JPH0161249B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はテープレコーダに使用するALC付き
の録音増巾器に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a recording amplifier with ALC used in a tape recorder.

一般にテープレコーダにおいて、録音時にマイ
ク等から過大信号が入力されると録音信号が大き
く歪むので、これをさけるため録音信号にALC
をかけることが行なわれている。 Generally, in tape recorders, if an excessive signal is input from a microphone etc. during recording, the recording signal will be greatly distorted, so to avoid this, ALC is applied to the recording signal.
is being applied.

本発明はALC動作が電源電圧の変動によつて
もほとんど影響を受けないALC付の録音増幅回
路を提供することを目的とするものである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a recording amplifier circuit with ALC whose ALC operation is hardly affected by fluctuations in power supply voltage.

以下本発明に基づく一実施例を図面を用いて詳
細に説明する。 An embodiment based on the present invention will be described in detail below with reference to the drawings.

第１図は本発明の録音増幅器をステレオテープ
レコーダ用ALC付録音増巾器の集積回路に適用
した場合の具体的な電気的結線図を示している。 FIG. 1 shows a specific electrical wiring diagram when the recording amplifier of the present invention is applied to an integrated circuit of a recording amplifier with ALC for a stereo tape recorder.

第１図に示すALC付録音増巾器は、可変イン
ピーダンス素子Ｅが直流的に直結された初段入力
回路を持つ少くとも一つ以上の低周波増巾回路Ａ
と、この低周波増巾回路Ａの出力電圧と比較しう
る基準電圧源Ｂと、この基準電圧源Ｂにより発生
する基準電圧と上記低周波増巾回路Ａの出力電圧
とを比較する比較回路Ｃと、この比較回路Ｃの出
力信号と増巾し、可変インピーダンス素子Ｅを駆
動するための駆動回路Ｄより構成されている。そ
して、上記比較回路Ｃは各々のエミツタに少くと
も一つ以上のダイオードD₅，D₆，D₇，D₈が直列
に挿入された差動増巾器Q₂₃，Q₂₄，Q₂₆，Q₂₇に
より構成されている。 The recording amplifier with ALC shown in FIG.
, a reference voltage source B that can be compared with the output voltage of the low frequency amplification circuit A, and a comparison circuit C that compares the reference voltage generated by the reference voltage source B with the output voltage of the low frequency amplification circuit A. and a drive circuit D for amplifying the output signal of the comparator circuit C and driving the variable impedance element E. The comparator circuit C includes differential amplifiers Q ₂₃ , Q ₂₄ , Q ₂₆ , Q in which at least one diode D ₅ , D ₆ , D ₇ , D ₈ is inserted in series in each emitter. It is composed of ₂₇ people.

第１図に示すALC付録音増幅器はステレオテ
ープレコーダ用のALC付録音増巾器として適用
したものであり、低周波増巾器Ａ及び可変インピ
ーダンス素子Ｅは各々左右各チヤンネルに１つづ
つ設けられている。 The recording amplifier with ALC shown in Fig. 1 is applied as a recording amplifier with ALC for a stereo tape recorder, and a low frequency amplifier A and a variable impedance element E are provided one each for each left and right channel. ing.

第１図において、３は電源端子、１，９は各々
左チヤンネル、右チヤンネルの信号入力端子であ
り、マイク等の信号源抵抗R_gをもつ信号源S_igよ
りカツプリングコンデンサC₁，C₇を介して信号
が入力される。５，７は各々左チヤンネル、右チ
ヤンネルの信号出力端子であり、R_Lは次段の入
力インピーダンスと等価な値をもつ負荷抵抗であ
り、各々カツプリングコンデンサC₄，C₅を介し
て出力信号が取り出される。２，８は各々左チヤ
ンネル、右チヤンネルの低周波増巾回路Ａの交流
負帰還用端子であり、C₂，C₆は直流分離用のコ
ンデンサーであり、R_NFは各々低周波増巾回路Ａ
内の抵抗R₁₂と共に交流負帰還量を決定するため
の抵抗であり、低周波増巾回路Ａの交流利得を決
定している。 In Fig. 1, 3 is a power supply terminal, 1 and 9 are left channel and right channel signal input terminals, respectively, and coupling capacitors C ₁ and C ₇ are connected to a signal source S _ig having a signal source resistance R _g such as a microphone. A signal is input via. 5 and 7 are signal output terminals for the left channel and right channel, respectively, R _L is a load resistance with a value equivalent to the input impedance of the next stage, and output signals are output via coupling capacitors C ₄ and C ₅ , respectively. is taken out. 2 and 8 are the AC negative feedback terminals of the low frequency amplification circuit A of the left channel and the right channel, respectively, C ₂ and C ₆ are capacitors for DC separation, and R _NF is the terminal of the low frequency amplification circuit A of the left channel and right channel, respectively.
This is a resistor for determining the amount of AC negative feedback together with the resistor _R12 inside, and determines the AC gain of the low frequency amplification circuit A.

４はリツプルフイルタ用のコンデンサC₃を接
続するための端子であり、抵抗R₁₁と共に電源端
子３に印加された電源電圧中のリツプル成分を除
去するために設けられている。 4 is a terminal for connecting a capacitor _C3 for a ripple filter, and is provided to remove ripple components in the power supply voltage applied to the power supply terminal 3 together with a resistor _R11 .

１０はALC信号を増巾し可変インピーダンス
素子Ｅを駆動するための駆動回路Ｄ内に設けられ
た端子であり、C₈及びR_TはALC信号を平滑する
と共に、ALCのアタツク、リカバリーの各々の
時定数を決定するためのものである。 10 is a terminal provided in the drive circuit D for amplifying the ALC signal and driving the variable impedance element E, and _C8 and R _T are terminals for smoothing the ALC signal and controlling each of the attack and recovery of the ALC. This is for determining the time constant.

６は接地端子である。 6 is a ground terminal.

以下、回路素子の接続及び電気的動作の説明を
行う。主に左チヤンネルだけの説明を行うが右チ
ヤンネルも同様に動作する。 The connections and electrical operations of the circuit elements will be explained below. We will mainly explain only the left channel, but the right channel operates in the same way.

R₁はALC動作時に可変インピーダンス素子Ｅ
であるトランジスタQ₁，Q₂と共に入力信号を分
割させるための抵抗であり、その値は約数ＫΩで
ある。Q₁，Q₂はALC動作時に入力信号が歪むの
を軽減させるために各々、コレクタ、エミツタを
逆に接続してある。 _R1 is variable impedance element E during ALC operation
It is a resistor for dividing the input signal together with the transistors Q ₁ and Q ₂ , and its value is about several KΩ. The collectors and emitters of Q ₁ and Q ₂ are reversely connected to reduce input signal distortion during ALC operation.

R₂はトランジスタQ₅のベースバイアスを与え
るための抵抗であり、R₁と共に減衰を少なくす
るため高抵抗値（50KΩ程度）に設定してある。
トランジスタQ₄及びQ₅はコンプリメンタリー差
動入力段を構成し、トランジスタQ₅のコレクタ
は接地され、ベースは抵抗R₁を介して入力端子
１に接続されていると共に抵抗R₂によりバイア
スされており、入力信号が印加される。そして、
エミツタはトランジスタQ₄のエミツタに接続さ
れている。トランジスタQ₄のベースは帰還抵抗
R₁₂を介して直流帰還されていると共に交流帰還
決定用端子２に接続され、且つ帰還電流決定用の
トランジスタQ₆のコレクタに接続されている。
R₁₂は帰還用の抵抗であり、交流帰還用の抵抗
R_NFと共に低周波増巾回路Ａの交流利得を決定す
ると共にトランジスタQ₆により決定される電流
により発生する電位降下によりトランジスタQ₄
のベースに直流帰還をほどこしている。 _R2 is a resistor for providing base bias to the transistor _Q5 , and together with _R1, it is set to a high resistance value (approximately 50KΩ) to reduce attenuation.
Transistors Q ₄ and Q ₅ constitute a complementary differential input stage, the collector of transistor Q ₅ is grounded, the base is connected to input terminal 1 via resistor R ₁ and biased by resistor R ₂ . and an input signal is applied. and,
The emitter is connected to the emitter of transistor _Q4 . The base of transistor _Q4 is a feedback resistor
It is fed back via _R12 and is connected to the AC feedback determining terminal 2, and is also connected to the collector of the feedback current determining transistor _Q6 .
_R12 is the feedback resistor, and the AC feedback resistor
Along with R _NF, it determines the AC gain of the low frequency amplification circuit A, and the potential drop caused by the current determined by the transistor Q ₆ causes the transistor Q ₄ to
DC feedback is applied to the base.

ダイオード接続されたトランジスタQ₈とエミ
ツタに抵抗R₃が接続されたトランジスタQ₃はカ
レントミラー回路を構成し、ミラー比は抵抗R₃
により決定されている。抵抗R₃により決定され
たトランジスタQ₄のコレクタ電流はトランジス
タQ₄，Q₅で構成されるコンプリメンタリー差動
増巾回路に供給されると共にトランジスタQ₃の
コレクタは上記コンプリメンタリー差動増巾回路
の能動負荷となつている。 A diode-connected transistor _Q8 and a transistor _Q3 whose emitter is connected to a resistor _R3 form a current mirror circuit, and the mirror ratio is set by the resistor _R3.
It is determined by The collector current of transistor Q ₄ determined by resistor R ₃ is supplied to the complementary differential amplification circuit composed of transistors Q ₄ and Q ₅ , and the collector of transistor Q ₃ is connected to the complementary differential amplification circuit described above. It has become an active load.

トランジスタQ₆，Q₁₀，Q₁₁，Q₇、ダイオード
D₁、抵抗R₄，R₅，R₆は低周波増巾回路Ａの出力
端子５の直流電位V₀が電源電圧V_CCに係わらずそ
の中点の電位、即ちV_CC／２の電位になるよう構
成され、設定するための電流源を構成している。
トランジスタQ₇のベースは上記電流源に電源端
子３からの電源電圧のリツプル成分が混入するの
を防止するため、抵抗R₁₁、コンデンサC₃で上記
リツプル成分を除去した後、抵抗R₁₁を介してベ
ースバイアスされている。そしてトランジスタ
Q₇のエミツタにはダイオードD₁と抵抗R₅が各々
直列に接続されており、上記電流源の電流を決定
している。トランジスタQ₆，Q₁₀の各々のベース
はトランジスタQ₁₁のエミツタに接続され、各々
のエミツタは同じ値の抵抗R₄，R₆を介して接地
されている。トランジスタQ₆のコレクタはトラ
ンジスタQ₄のベースに接続されると共に帰還抵
抗R₁₂に接続されている。 Transistors Q ₆ , Q ₁₀ , Q ₁₁ , Q ₇ , diodes
D ₁ , resistors R ₄ , R ₅ , and R ₆ ensure that the DC potential V ₀ of the output terminal 5 of the low frequency amplification circuit A is at its midpoint potential, that is, the potential of V _CC /2, regardless of the power supply voltage V _CC . The current source for setting is configured such that
In order to prevent the ripple component of the power supply voltage from the power supply terminal 3 from entering the current source, the base of the transistor _Q7 is connected to the current source through the resistor _R11 after removing the ripple component with the resistor _R11 and the capacitor _C3 . They are base biased. and transistor
A diode D ₁ and a resistor R ₅ are each connected in series to the emitter of Q ₇ to determine the current of the current source. The bases of transistors Q ₆ and Q ₁₀ are connected to the emitter of transistor Q ₁₁ , and the emitters of each transistor are grounded via resistors R ₄ and R ₆ having the same value. The collector of transistor _Q6 is connected to the base of transistor _Q4 and to feedback resistor _R12 .

一方トランジスタQ₁₀のコレクタはトランジス
タQ₁₁のベースに接続されると共に抵抗R₅の一端
に接続されている。 On the other hand, the collector of transistor _Q10 is connected to the base of transistor _Q11 and to one end of resistor _R5 .

今上記構成において各トランジスタのベース・
エミツタ間の電圧V_BEを一定とし、各トランジス
タのβが非常に大きいとして各々のベース電流を
無視すると抵抗R₅に流れる電流ｉは電源電圧V_CC
からトランジスタQ₇のV_BEとダイオードD₁の順方
向電圧（ダイオードD₁がトランジスタをダイオ
ード接続したもので構成されているとすると
V_BE）トランジスタQ₁₁のV_BE、トランジスタQ₁₀
のV_BE、を差し引いた電圧をR₅で割つたものであ
る。ここで抵抗R₆に発生する電圧は電源電圧V_CC
に比較し無視できるものとするとｉ＝（V_CC−
4V_BE）／R₅となる。 Now, in the above configuration, the base of each transistor
If the emitter-to-emitter voltage V _BE is constant and β of each transistor is very large, and the base current of each transistor is ignored, the current i flowing through the resistor R ₅ is equal to the power supply voltage V _CC
V _BE of transistor Q ₇ and forward voltage of diode D ₁ (assuming diode D ₁ consists of a diode-connected transistor)
V _BE ) of transistor Q ₁₁ , V _BE of transistor Q ₁₀
is the voltage minus V _BE , divided by R ₅ . Here, the voltage generated across resistor _R6 is the power supply voltage V _CC
i=(V _CC −
4V _BE )/R ₅ .

そしてトランジスタQ₁₀，Q₆のベースは共通に
接続されており又抵抗R₄，R₆は同じ値であるの
でトランジスタQ₆のコレクタ電流もｉとなり、
抵抗R₁₂を流れる。よつて出力端子５の直流電圧
V₀は抵抗R₁₂に発生する電圧降下とトランジスタ
Q₄のV_BEとトランジスタQ₅のV_BEを加算したもの
となる。 Since the bases of transistors Q ₁₀ and Q ₆ are connected in common and the resistors R ₄ and R ₆ have the same value, the collector current of transistor Q ₆ is also i,
Flows through resistance R ₁₂ . Therefore, the DC voltage at output terminal 5
V ₀ is the voltage drop across resistor R ₁₂ and the transistor
It is the sum of the V _BE of Q ₄ and the V _BE of transistor Q ₅ .

即ち V₀＝｛（V_CC−4V_BE）／R₅｝×R₁₂＋2V_BE ここでR₅≒2R₁₂となるように設定すると、 V₀≒１／２V_CC−2V_BE＋2V_BE≒１／２V_CC となり電源電圧V_CCにかかわりなく常に出力端子
５の直流電圧V₀を電源電圧の中点電圧とするこ
とができる。 That is, V ₀ = {(V _CC −4V _BE )/R ₅ }×R ₁₂ +2V _BE Here, if we set R ₅ ≒2R ₁₂ , then V ₀ ≒1/2V _CC −2V _BE +2V _BE ≒1/ 2V _CC , so that the DC voltage V ₀ of the output terminal 5 can always be the midpoint voltage of the power supply voltage, regardless of the power supply voltage V _CC .

次にトランジスタQ₁₁のエミツタに接続されて
いる抵抗R₇でそのコレクタ電流が決定される。
抵抗R₇の両端の電圧は電源電圧にかかわらずほ
ぼV_BEに保持されるのでそのコレクタ電流も一定
となりトランジスタQ₈，Q₃、抵抗R₃でカレント
ミラーされるのでトランジスタQ₄，Q₅で構成さ
れるコンプリメンタリー差動増巾回路に供給され
る電流も一定となりトランジスタQ₅のベース電
流と抵抗R₂で生じるベース電圧も電源電圧にか
かわらず一定となる。 The collector current of the transistor _Q11 is then determined by the resistor _R7 connected to the emitter of the transistor Q11.
Since the voltage across resistor _R7 is maintained at approximately V _BE regardless of the power supply voltage, its collector current is also constant and is current mirrored by transistors _Q8 , _Q3 and resistor _R3 , so transistors _Q4 and _Q5 The current supplied to the complementary differential amplification circuit constructed is also constant, and the base current of transistor _Q5 and the base voltage generated by resistor _R2 are also constant regardless of the power supply voltage.

端子１に印加された入力信号はトランジスタ
Q₅，Q₄で構成されるコンプリメンタリー差動回
路でトランジスタQ₃を負荷として増巾されトラ
ンジスタQ₁₂のベースに印加される。トランジス
タQ₁₂のコレクタは電源端子３に接続されエミツ
タはその電流源となる定電流トランジスタQ₃₉の
コレクタに接続されている。信号はトランジスタ
Q₁₂のエミツタに出力されトランジスタQ₁₃のベ
ースに印加される。トランジスタQ₁₃、抵抗R₉，
R₁₀は反転増巾器を構成する。トランジスタQ₁₃
のコレクタに接続されている抵抗R₁₀がそのエミ
ツタ電流を決定し、エミツタに接続されている抵
抗R₉と上記抵抗R₁₀でその利得がほゞ決定されて
いる。出力信号は抵抗R₁₀の両端に取り出されト
ランジスタQ₁₅のベースに印加され、トランジス
タQ₁₄、ダイオードD₂，D₃を負荷としてそのコレ
クタに出力される。トランジスタQ₁₄のベースは
ダイオード接続されたトランジスタQ₈と共にカ
レントミラー回路を構成しており、ダイオード
D₂，D₃、トランジスタQ₁₅のコレクタをバイアス
している。トランジスタQ₁₄のコレクタはトラン
ジスタQ₁₅の能動負荷となる。 The input signal applied to terminal 1 is the transistor
A complementary differential circuit consisting of Q ₅ and Q ₄ amplifies the signal using transistor Q ₃ as a load and applies it to the base of transistor Q ₁₂ . The collector of the transistor _Q12 is connected to the power supply terminal 3, and the emitter is connected to the collector of a constant current transistor _Q39 serving as its current source. signal is transistor
It is output to the emitter of _Q12 and applied to the base of transistor _Q13 . Transistor Q ₁₃ , Resistor R ₉ ,
R ₁₀ constitutes an inverting amplifier. transistor Q ₁₃
The resistor _R10 connected to the collector of the emitter determines its emitter current, and the gain is approximately determined by the resistor _R9 connected to the emitter and the resistor _R10 . The output signal is taken out across the resistor _R10 , applied to the base of the transistor _Q15 , and output to its collector with the transistor _Q14 and diodes _D2 and _D3 as loads. The base of transistor _Q14 forms a current mirror circuit together with diode-connected transistor _Q8 , and
D ₂ , D ₃ and the collector of transistor Q ₁₅ are biased. The collector of transistor _Q14 becomes the active load of transistor _Q15 .

トランジスタQ₁₅のコレクタはPNP型トランジ
スタQ₁₇とNPN型トランジスタQ₁₈を図のように
組合わせた複合トランジスタの一方のトランジス
タQ₁₇のベースに接続されている。トランジスタ
Q₁₄のコレクタはトランジスタQ₁₆のベースに接
続され各々トランジスタQ₁₅により増巾された信
号が印加されトランジスタQ₁₆のエミツタ及びト
ランジスタQ₁₇のエミツタとトランジスタQ₁₈の
コレクタの接続点つまり出力端子５に出力され負
荷抵抗R_Lに交流出力信号として取り出される。 The collector of the transistor _Q15 is connected to the base of one transistor _Q17 of a composite transistor which is a combination of a PNP type transistor _Q17 and an NPN type transistor _Q18 as shown in the figure. transistor
The collector of Q ₁₄ is connected to the base of transistor Q ₁₆ to which a signal amplified by transistor Q ₁₅ is applied, and the connection point between the emitter of transistor Q ₁₆ , the emitter of transistor Q ₁₇ , and the collector of transistor Q ₁₈ , that is, output terminal 5. It is output to the load resistor R _L and taken out as an AC output signal.

Ｃは位相補償用のコンデンサーである。 C is a phase compensation capacitor.

上記出力信号はALC回路の比較回路Ｃを構成
する差動増巾器Q₂₆，Q₂₇の内トランジスタQ₂₇の
ベースに入力されるよう接続されている。 The output signal is connected to be input to the base of transistor Q 27 of differential amplifiers Q ₂₆ and _{Q 27} that constitute comparator circuit C of the ALC circuit.

トランジスタQ₂₆，Q₂₇の各々のエミツタは
各々ダイオードD₇，D₈を介しそのカソード側を
共通とし電流源であるトランジスタQ₂₈のコレク
タに接続されている。トランジスタQ₂₈，Q₃₀、
抵抗R₁₆，R₁₇はカレントミラー回路を構成して
おりトランジスタQ₂₉のコレクタからダイオード
接続されたトランジスタQ₃₀に供給される。トラ
ンジスタQ₂₆のベースは基準電圧源Ｂの基準電圧
出力トランジスタQ₃₂のエミツタに接続されてい
る。トランジスタQ₂₆のコレクタは直接電源に接
続されている。一方トランジスタQ₂₇のコレクタ
は負荷抵抗R₁₄を介して電源に接続されている。 The emitters of the transistors Q ₂₆ and Q ₂₇ have their cathodes common through diodes D ₇ and D ₈ , respectively, and are connected to the collector of a transistor Q ₂₈ , which is a current source. Transistors Q ₂₈ , Q ₃₀ ,
Resistors R ₁₆ and R ₁₇ constitute a current mirror circuit, and are supplied from the collector of transistor Q ₂₉ to diode-connected transistor Q ₃₀ . The base of transistor _Q26 is connected to the emitter of reference voltage output transistor _Q32 of reference voltage source B. The collector of transistor Q ₂₆ is connected directly to the power supply. On the other hand, the collector of transistor _Q27 is connected to the power supply via load resistor _R14 .

今上記のように各々のエミツタにダイオードを
直列に挿入した差動増巾器Q₂₇，Q₂₆のベース電
圧を各々V₁，V₂とし定電流用トランジスタQ₂₈の
コレクタ電流をI₀とするとトランジスタQ₂₇のコ
レクタ電流I_cは、 I_c＝I₀／｛１＋expｑ／2KT（V₁−V₂）｝ …(1) となる。他方、今差動増巾器のエミツタにダイオ
ードD₇，D₈がなく直接各々共通接続されトラン
ジスタQ₂₈のコレクタに接続されているとすると I_c＝I₀／｛１＋expｑ／KT（V₁−V₂）｝ …(2) となる。 Now, let us assume that the base voltages of differential amplifiers Q ₂₇ and Q ₂₆ with diodes inserted in series in their emitters as described above are V ₁ and V ₂ , respectively, and the collector current of constant current transistor Q ₂₈ is I ₀ . The collector current I _c of the transistor Q ₂₇ is I _c =I ₀ /{1+expq/2KT(V ₁ −V ₂ )} (1). On the other hand, if we assume that the emitters of the differential amplifier do not have diodes D ₇ and D ₈ and are directly connected in common and connected to the collector of transistor Q ₂₈ , then I _c = I ₀ / {1 + expq / KT (V ₁ − V ₂ )} …(2).

上記(1)、(2)式の（V₁−V₂）対I_cの比較をそれ
ぞれ第２図ロ，イに示す。第２図ロより明らかな
ようにダイオードD₇，D₈を付加して第１図に示
すように比較回路Ｃを構成することにより差動増
巾器Q₂₆，Q₂₇の各々のベースに印加される電圧
（V₁−V₂）に対するI_cの変化即ちトランジスタ
Q₂₇のコレクタ電流の変化がゆるくなる。 A comparison of (V ₁ −V ₂ ) versus I _c in equations (1) and (2) above is shown in FIGS. 2B and 2B, respectively. As is clear from FIG. 2B, by adding diodes D ₇ and _{D 8} and configuring the comparator circuit C as shown in _FIG . Change in I _c with respect to voltage (V ₁ − V ₂ ), that is, transistor
_Q27 's collector current changes slowly.

基準電圧源Ｂは基本的にトランジスタQ₃₈，
Q₃₆，Q₃₇，Q₃₂、抵抗R₂₀，R₂₁より構成されてい
る。 The reference voltage source B is basically a transistor Q ₃₈ ,
It consists of Q ₃₆ , Q ₃₇ , Q ₃₂ and resistors R ₂₀ and R ₂₁ .

トランジスタQ₃₈のベースは、出力基準電圧に
電源のリツプル成分が混入するのを防止するた
め、抵抗R₁₁、コンデンサC₃で上記リツプル成分
を除去した後、抵抗R₁₁を介してベースバイアス
されている。抵抗R₂₀，R₂₁は同じ値の抵抗とし
V_BE（約0.7V）が電源電圧に比較し充分小さいと
すると、抵抗R₂₀，R₂₁の接続点は電源電圧にか
かわりなくほぼ電源電圧の中点電圧１／２V_CCとな る。 The base of the transistor _Q38 is biased through the resistor _R11 after removing the ripple component with the resistor _R11 and capacitor _C3 to prevent the ripple component of the power supply from being mixed into the output reference voltage. There is. Resistors R ₂₀ and R ₂₁ are of the same value.
Assuming that V _BE (approximately 0.7V) is sufficiently small compared to the power supply voltage, the connection point between the resistors R ₂₀ and R ₂₁ becomes approximately the midpoint voltage of the power supply voltage 1/2 V _CC regardless of the power supply voltage.

トランジスタQ₃₂のベースが上記抵抗R₂₀，R₂₁
の接続点に接続されており、エミツタは定電流源
用トランジスタQ₃₁のコレクタに接続されており
トランジスタQ₃₂のエミツタ電流を供給してい
る。よつてトランジスタQ₃₂のエミツタ電位はほ
とんど電源電圧にかかわらず V_CC／２＋0.7Vとなり基準電圧として取り出されト ランジスタQ₂₆のベースに印加される。 The base of transistor Q ₃₂ is connected to the above resistors R ₂₀ and R ₂₁
The emitter is connected to the collector of the constant current source transistor _Q31 , and supplies the emitter current of the transistor _Q32 . Therefore, the emitter potential of transistor _Q32 becomes V _CC /2+0.7V, almost regardless of the power supply voltage, which is taken out as a reference voltage and applied to the base of transistor _Q26 .

トランジスタQ₃₃，Q₃₄，Q₃₅，Q₃₆，Q₃₇ダイオ
ードD₁₀，D₉は定電流源を構成しており、抵抗
R₁₉，R₁₈でその電流値が決定される。抵抗R₁₉で
決定された電流はダイオードD₁₀、トランジスタ
Q₃₅を介してカレントミラーされトランジスタ
Q₃₅のコレクタからトランジスタQ₃₄に供給され、
続いて抵抗R₁₈で決定された電流はダイオードD₉
とトランジスタQ₃₁，Q₂₉でカレントミラーされ
る。 Transistors Q ₃₃ , Q ₃₄ , Q ₃₅ , Q ₃₆ , Q ₃₇ diodes D ₁₀ , D ₉ constitute a constant current source, and the resistor
The current value is determined by R ₁₉ and R ₁₈ . The current determined by the resistor R ₁₉ is the diode D ₁₀ , the transistor
Current mirrored transistor through _Q35
From the collector of Q ₃₅ is supplied to transistor Q ₃₄ ,
The current determined by resistor R ₁₈ is then passed through diode D ₉
The current is mirrored by transistors Q ₃₁ and Q ₂₉ .

以上のように電流源を２段縦続接続しているの
は定電流値の電源電圧依存性を微小にするためで
ある。これは比較回路Ｃを構成するトランジスタ
Q₂₆，Q₂₇に供給する電流をも安定化させ電源電
圧によりALC信号である前記I_cの変動をなくすこ
とに寄与している。 The reason for cascade-connecting the current sources in two stages as described above is to minimize the dependence of the constant current value on the power supply voltage. This is the transistor that makes up comparison circuit C.
It also stabilizes the current supplied to Q ₂₆ and Q ₂₇ and contributes to eliminating fluctuations in the ALC signal I _c due to the power supply voltage.

今、後述のようにトランジスタQ₂₇のベース電
位が、トランジスタQ₂₆のベース電位よりも高く
なつた時、第２図のようにトランジスタQ₂₇のコ
レクタ電流が増加し負荷抵抗R₁₄にALC制御信号
が取り出される。そして規定のレベルにトランジ
スタQ₂₇のベース電圧が達した時にトランジスタ
Q₂₂のベース・エミツタ間にバイアスがかかるよ
うに抵抗R₁₄の値を設定しておくと可変インピー
ダンス素子Ｅを駆動するための駆動回路Ｄを構成
するトランジスタQ₂₂に電流が流れ、コンデンサ
C₈で平滑されると共にトランジスタQ₂₁のベース
電流を与える。ベースバイアスされたトランジス
タQ₂₁に電流が流れると、ダイオードD₄とトラン
ジスタQ₁₉で構成されるカレントミラー回路によ
りミラーされ、トランジスタQ₁₉のコレクタ電流
で可変インピーダンス素子Ｅを構成するトランジ
スタQ₁，Q₂のベースを駆動し、その飽和抵抗を
変化させ、抵抗R₁と共に入力信号を分圧させる。 Now, as will be described later, when the base potential of transistor _Q27 becomes higher than the base potential of transistor _Q26 , the collector current of transistor _Q27 increases as shown in Figure 2, and the ALC control signal is sent to load resistor _R14 . is taken out. When the base voltage of transistor _Q27 reaches the specified level, the transistor
If the value of the resistor _R14 is set so that a bias is applied between the base and emitter of _Q22 , current will flow through the transistor _Q22 that constitutes the drive circuit D for driving the variable impedance element E, and the capacitor
It is smoothed by C ₈ and provides the base current of transistor Q ₂₁ . When a current flows through the base-biased transistor Q ₂₁ , it is mirrored by a current mirror circuit consisting of a diode D ₄ and a transistor Q ₁₉ , and the collector current of the transistor Q ₁₉ flows through the transistors Q ₁ and Q, which constitute a variable impedance element E. ₂ , changes its saturation resistance and, together with resistor R ₁ , divides the input signal.

今上記の構成において、入力端子１に入力信号
が印加されると低周波増巾回路Ａによりほぼ抵抗
R₁₂，R_NFで決定される利得分だけ増巾され出力
端子５に出力される。この点の直流電圧は電源電
圧V_CCの中点電圧となるため、出力信号は１／２V_CC を中心に振れる交流信号となる。故にトランジス
タQ₂₇のベース入力信号は電源電圧の1/2を中心
に振れ、他方のトランジスタQ₂₆のベースは常に
ほぼ（１／２V_CC＋V_BE）となつている。 Now, in the above configuration, when an input signal is applied to input terminal 1, the low frequency amplification circuit A generates almost a resistance.
The signal is amplified by the gain determined by R ₁₂ and R _NF and output to the output terminal 5. Since the DC voltage at this point becomes the midpoint voltage of the power supply voltage V _CC , the output signal becomes an AC signal that swings around 1/2 V _CC . Therefore, the base input signal of transistor _Q27 swings around 1/2 of the power supply voltage, and the base of the other transistor _Q26 is always approximately (1/2V _CC +V _BE ).

トランジスタQ₂₇のベース入力信号が第３図Ａ
に示すようにQ₂₆のベース電位であるほぼ（１／２ V_CC＋V_BE）よりも低い時即ち入力信号レベルが
小さい時にはトランジスタQ₂₇のコレクタには電
流が流れないため、負荷抵抗R₁₄を介してトラン
ジスタQ₂₂をバイアスしないため、駆動回路Ｄは
動作せず、可変インピーダンス素子Ｅはカツトオ
フの状態となり、トランジスタQ₁，Q₂のコレク
タ・エミツタ間のインピーダンスは非常に大きく
なり、抵抗R₁との入力信号の分圧は行われず低
周波増巾回路Ａの利得分だけ増幅された信号が負
荷抵抗R_Lに取り出される。 The base input signal of transistor _Q27 is shown in Figure 3A.
As shown in , when the base potential of Q ₂₆ is lower than approximately (1/2 V _CC + V _BE ), that is, when the input signal level is small, no current flows to the collector of transistor Q ₂₇ , so load resistor R ₁₄ is Since the transistor Q ₂₂ is not biased through the transistor Q 22 , the drive circuit D does not operate, the variable impedance element E is cut off, and the impedance between the collector and emitter of the transistors Q ₁ and Q ₂ becomes extremely large, and the resistor R ₁ No voltage division of the input signal is performed, and a signal amplified by the gain of the low frequency amplification circuit A is taken out to the load resistor R _L.

次に入力信号レベルが大きくなり第３図Ｂに示
すようにトランジスタQ₂₇のベース入力信号がト
ランジスタQ₂₈のベース電位（V_CC／２＋V_BE）より も高くなる部分があるとV_CC／２＋V_BE以上の時だけ その過大分に相当した電流I_cがトランジスタQ₂₇
に流れる。この電流により抵抗R₁₄に電圧降下が
発生すると共にトランジスタQ₂₂のベースバイア
スを与えられることになり、トランジスタQ₂₂が
導通し脈流電流が流れコンデンサC₈で平滑され
ると共にトランジスタQ₂₁のベースバイアスも与
えられる。トランジスタQ₂₁のコレクタには抵抗
R₁₃で決められる電流が流れ、ダイオードD₄、ト
ランジスタQ₁₉で構成されるカレントミラー回路
を介し、可変インピーダンス素子Ｅであるトラン
ジスタQ₁，Q₂のコレクタ・エミツタ間の飽和抵
抗を下げると共に抵抗R₁と共に分圧することに
より端子５に出力される信号レベルを下げALC
動作に入る。 Next, as the input signal level increases and there is a portion where the base input signal of transistor _Q27 becomes higher than the base potential of transistor _Q28 (V _CC /2+V _BE ) as shown in FIG. 3B, V _CC /2+V _BE Only in the above case, the current I _c corresponding to the excess amount flows through the transistor Q ₂₇
flows to This current causes a voltage drop across the resistor R ₁₄ and biases the base of the transistor Q ₂₂ , causing the transistor Q ₂₂ to conduct and a pulsating current flowing, which is smoothed by the capacitor C ₈ and biasing the base of the transistor Q ₂₁ . Bias is also given. There is a resistor in the collector of transistor Q ₂₁
A current determined by _R13 flows through a current mirror circuit composed of a diode _D4 and a transistor _Q19 , and reduces the saturation resistance between the collector and emitter of transistors _Q1 and _Q2 , which are variable impedance elements E, and also reduces the resistance. ALC lowers the signal level output to terminal 5 by dividing the voltage with _R1 .
Get into action.

以上、実施例の動作に於て、今トランジスタ
Q₄，Q₅で構成されるコンプリメンタリ差動入力
回路に流れる電流、即ちトランジスタQ₄，Q₅の
コレクタ電流をｉとしトランジスタQ₅のエミツ
タ接地電流増巾率をβとすると、そのベース電流
はｉ／βとなる。そこで今入力信号レベルが小さ
い時、即ちALCがかからない領域ではそのベー
ス電位は（ｉ／β）×R₂となる。抵抗R₂は前記の
理由により高抵抗値に設定してあるため上記ベー
ス電位は無視できない。そしてこのベース電位は
低周波増巾回路Ａの利得分だけ増巾され出力端子
５の直流電位の変動となる。即ち中点電位よりの
ズレとなる。 As described above, in the operation of the embodiment, the transistor
If the current flowing in the complementary differential input circuit composed of Q ₄ and Q ₅ , that is, the collector current of transistors Q ₄ and Q ₅ is i, and the common emitter current amplification factor of transistor Q ₅ is β, then the base current is It becomes i/β. Therefore, when the input signal level is low, that is, in a region where ALC is not applied, the base potential becomes (i/β)×R ₂ . Since the resistor R ₂ is set to a high resistance value for the reason described above, the base potential cannot be ignored. Then, this base potential is amplified by the gain of the low frequency amplification circuit A, resulting in a fluctuation in the DC potential at the output terminal 5. In other words, there is a deviation from the midpoint potential.

よつて実施例において今ｉが定電流化されてお
らず電源電圧に対して依存性をもつと出力端子３
の直流電位も電源電圧に対し依存性をもつことに
なりALCのかかり始める入力レベルの値が電源
電圧により変化すると共にALCがかかつた状態
での出力レベルも変動することとなる。 Therefore, in the embodiment, if i is not a constant current and has dependence on the power supply voltage, the output terminal 3
The DC potential also has dependence on the power supply voltage, and the value of the input level at which ALC starts to apply changes depending on the power supply voltage, and the output level when ALC is applied also changes.

よつて本実施例のように初段入力回路即ちコン
プリメンタリー差動入力回路を定電流で駆動する
ことは前記目的を実現する上で非常に有力な手段
となる。 Therefore, driving the first-stage input circuit, that is, the complementary differential input circuit, with a constant current as in this embodiment is a very effective means for achieving the above object.

尚、以上の説明では片チヤンネルだけでの動作
を説明したが第１図では他チヤンネルでも同様の
動作が行われる。基準電圧源Ｂは両チヤンネルに
共用されており、実施例においては左チヤンネル
用比較回路、及び右チヤンネル用比較回路のトラ
ンジスタQ₂₃，Q₂₇のコレクタは互に接続され共
通の負荷抵抗R₁₄が接続されており以後共通の駆
動回路Ｄを介し各々のチヤンネルの可変インピー
ダンス素子Ｅを駆動するよう構成されている。 Incidentally, in the above explanation, the operation was explained for only one channel, but in FIG. 1, the same operation is performed for the other channels as well. The reference voltage source B is shared by both channels, and in the embodiment, the collectors of the transistors Q ₂₃ and Q ₂₇ of the comparison circuit for the left channel and the comparison circuit for the right channel are connected together and a common load resistance R ₁₄ is connected. The variable impedance elements E of each channel are then driven via a common drive circuit D.

以上のように基準電圧源Ｂ、駆動回路Ｄを共用
することによりALCのかかり始めるレベル、及
びALC状態でのALC効果の左右両チヤンネルの
バラツキが少なくなると共に、さらに集積回路化
した場合にはトランジスタQ₁，Q₂，Q₃₉，Q₄₀，
Q₁₉，Q₂₀の特性をそろえることも可能であるた
め左右両チヤンネル間の上記バラツキをさらに少
なくなることが期待できる。 As described above, by sharing the reference voltage source B and the drive circuit D, the level at which ALC starts to be applied and the variation in both left and right channels of the ALC effect in the ALC state are reduced. Q ₁ , Q ₂ , Q ₃₉ , Q ₄₀ ,
Since it is also possible to make the characteristics of Q ₁₉ and Q ₂₀ the same, it is expected that the above-mentioned variation between the left and right channels will be further reduced.

以上、ALC付録音増巾器として説明を行つて
きたが第４図のように端子１０にスイツチを設け
録音・再生スイツチとして使用することもでき
る。即ちスイツチＳが開放の時以上説明したよう
に録音増巾器として使用し、スイツチＳを閉じた
時再生用増巾器として使用することができる。 Although the above explanation has been given as a recording amplifier with ALC, it is also possible to provide a switch at the terminal 10 and use it as a recording/playback switch as shown in FIG. That is, when the switch S is open, it can be used as a recording amplifier as described above, and when the switch S is closed, it can be used as a reproduction amplifier.

つまりＳを閉した時にはトランジスタQ₂₁のベ
ースが接地されるため、駆動回路Ｄの動作が停止
し可変インピーダンス素子Ｅを駆動しないためい
かなる出力信号レベル、即ちいかなる入力信号レ
ベルにおいてもトランジスタQ₁，Q₂のエミツ
タ・コレクタ間は開放状態となり、入力信号は分
圧されることなくトランジスタQ₅に印加され出
力信号は低周波増巾回路Ａの利得分だけ増巾され
端子５，７より出力される。 In other words, when S is closed, the base of transistor Q ₂₁ is grounded, so the operation of drive circuit D is stopped and variable impedance element E is _not driven. ₂ is in an open state between the emitter and collector, the input signal is applied to transistor _Q5 without voltage division, and the output signal is amplified by the gain of low frequency amplification circuit A and output from terminals 5 and 7. .

したがつて、この状態で再生用増幅器として使
用することができる。 Therefore, it can be used as a regenerative amplifier in this state.

以上のように本発明の録音増幅回路は、初段に
コンプリメンタリ差動入力回路を有し、入力端子
に第１抵抗と可変インピーダンス素子を介して上
記コンプリメンタリ差動入力回路を構成するベー
スと接地間に第２抵抗を設けた第１トランジスタ
のベースが接続され、上記コンプリメンタリ差動
入力回路を構成する第２トランジスタのベースに
帰還抵抗を介して出力端子が接続された低周波増
幅回路と、この低周波増幅回路の出力端子に出力
される電圧と比較しうる基準電圧を作成する基準
電圧源と、前記出力端子の電圧を前記基準電圧源
の基準電圧と比較し、前記出力電圧が基準電圧以
上のときその差電圧を生じる比較回路と、前記差
電圧に応じて前記可変インピーダンス素子の飽和
抵抗を変化させ、前記入力端子の電圧を前記飽和
抵抗と前記第１抵抗により分圧せしめる駆動回路
とを備え、前記低周波増幅回路に、前記コンプリ
メンタリ差動入力回路を定電流で駆動する定電流
源を設けたものであるので、電源電圧が変動して
もALCのかかつた状態での前記低周波増幅回路
の出力電圧レベルが変動することはなく、電源電
圧の変動の影響をほとんど受けることなく非常に
滑らかなALC動作をさせることができる利点を
有する。 As described above, the recording amplifier circuit of the present invention has a complementary differential input circuit in the first stage, and connects the base of the complementary differential input circuit to the ground through the first resistor and the variable impedance element at the input terminal. A low frequency amplification circuit to which the base of a first transistor provided with a second resistor is connected, and an output terminal connected to the base of a second transistor constituting the complementary differential input circuit via a feedback resistor; a reference voltage source that creates a reference voltage that can be compared with a voltage output to an output terminal of an amplifier circuit; and a voltage at the output terminal is compared with a reference voltage of the reference voltage source, and when the output voltage is equal to or higher than the reference voltage. comprising a comparator circuit that generates the differential voltage, and a drive circuit that changes the saturation resistance of the variable impedance element according to the differential voltage and divides the voltage at the input terminal by the saturation resistor and the first resistor, Since the low frequency amplifier circuit is provided with a constant current source that drives the complementary differential input circuit with a constant current, even if the power supply voltage fluctuates, the low frequency amplifier circuit with ALC applied remains stable. The output voltage level does not fluctuate, and it has the advantage of being able to perform extremely smooth ALC operation without being affected by fluctuations in the power supply voltage.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の録音増幅回路における一実施
例の電気的結線図、第２図は同実施例に使用する
比較回路の特性図、第３図は同実施例の要部動作
説明図、第４図は他の実施例の要部電気的結線図
である。 Ａ……低周波増幅回路、Ｂ……基準電圧源、Ｃ
……比較回路、Ｄ……駆動回路、Ｅ……可変イン
ピーダンス素子。 Fig. 1 is an electrical wiring diagram of an embodiment of the recording amplifier circuit of the present invention, Fig. 2 is a characteristic diagram of a comparison circuit used in the embodiment, and Fig. 3 is an explanatory diagram of the main part operation of the embodiment. FIG. 4 is an electrical wiring diagram of main parts of another embodiment. A...Low frequency amplifier circuit, B...Reference voltage source, C
...Comparison circuit, D...Drive circuit, E...Variable impedance element.

Claims (1)

【特許請求の範囲】[Claims] １ 初段にコンプリメンタリ差動入力回路を有
し、入力端子に第１抵抗と可変インピーダンス素
子を介して上記コンプリメンタリ差動入力回路を
構成するベースと接地間に第２抵抗を設けた第１
トランジスタのベースが接続され、上記コンプリ
メンタリ差動入力回路を構成する第２トランジス
タのベースに帰還抵抗を介して出力端子が接続さ
れた低周波増幅回路と、この低周波増幅回路の出
力端子に出力される電圧と比較しうる基準電圧を
作成する基準電圧源と、前記出力端子の電圧を前
記基準電圧源の基準電圧と比較し、前記出力電圧
が基準電圧以上のときその差電圧を生じる比較回
路と、前記差電圧に応じて前記可変インピーダン
ス素子の飽和抵抗を変化させ、前記入力端子の電
圧を前記飽和抵抗と前記第１抵抗により分圧せし
める駆動回路とを備え、前記低周波増幅回路に、
前記コンプリメンタリ差動入力回路を定電流で駆
動する定電流源を設けたことを特徴とする録音増
幅回路。1. A first stage having a complementary differential input circuit at the first stage, and having a second resistor provided between the base and ground that constitute the complementary differential input circuit through a first resistor and a variable impedance element at the input terminal.
A low frequency amplifier circuit is connected to the base of the transistor, and an output terminal is connected to the base of the second transistor constituting the complementary differential input circuit via a feedback resistor, and the output terminal of the low frequency amplifier circuit is connected. a reference voltage source that generates a reference voltage that can be compared with a voltage of the reference voltage source; and a comparison circuit that compares the voltage of the output terminal with the reference voltage of the reference voltage source and generates a difference voltage when the output voltage is equal to or higher than the reference voltage. , a drive circuit that changes the saturation resistance of the variable impedance element according to the differential voltage and divides the voltage at the input terminal by the saturation resistance and the first resistance, the low frequency amplification circuit;
A recording amplifier circuit comprising a constant current source that drives the complementary differential input circuit with a constant current.