JPH0161249B2 - - Google Patents
Info
- Publication number
- JPH0161249B2 JPH0161249B2 JP711182A JP711182A JPH0161249B2 JP H0161249 B2 JPH0161249 B2 JP H0161249B2 JP 711182 A JP711182 A JP 711182A JP 711182 A JP711182 A JP 711182A JP H0161249 B2 JPH0161249 B2 JP H0161249B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- resistor
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 17
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 17
- 230000000295 complement effect Effects 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000009429 electrical wiring Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明はテープレコーダに使用するALC付き
の録音増巾器に関するものである。
の録音増巾器に関するものである。
一般にテープレコーダにおいて、録音時にマイ
ク等から過大信号が入力されると録音信号が大き
く歪むので、これをさけるため録音信号にALC
をかけることが行なわれている。
ク等から過大信号が入力されると録音信号が大き
く歪むので、これをさけるため録音信号にALC
をかけることが行なわれている。
本発明はALC動作が電源電圧の変動によつて
もほとんど影響を受けないALC付の録音増幅回
路を提供することを目的とするものである。
もほとんど影響を受けないALC付の録音増幅回
路を提供することを目的とするものである。
以下本発明に基づく一実施例を図面を用いて詳
細に説明する。
細に説明する。
第1図は本発明の録音増幅器をステレオテープ
レコーダ用ALC付録音増巾器の集積回路に適用
した場合の具体的な電気的結線図を示している。
レコーダ用ALC付録音増巾器の集積回路に適用
した場合の具体的な電気的結線図を示している。
第1図に示すALC付録音増巾器は、可変イン
ピーダンス素子Eが直流的に直結された初段入力
回路を持つ少くとも一つ以上の低周波増巾回路A
と、この低周波増巾回路Aの出力電圧と比較しう
る基準電圧源Bと、この基準電圧源Bにより発生
する基準電圧と上記低周波増巾回路Aの出力電圧
とを比較する比較回路Cと、この比較回路Cの出
力信号と増巾し、可変インピーダンス素子Eを駆
動するための駆動回路Dより構成されている。そ
して、上記比較回路Cは各々のエミツタに少くと
も一つ以上のダイオードD5,D6,D7,D8が直列
に挿入された差動増巾器Q23,Q24,Q26,Q27に
より構成されている。
ピーダンス素子Eが直流的に直結された初段入力
回路を持つ少くとも一つ以上の低周波増巾回路A
と、この低周波増巾回路Aの出力電圧と比較しう
る基準電圧源Bと、この基準電圧源Bにより発生
する基準電圧と上記低周波増巾回路Aの出力電圧
とを比較する比較回路Cと、この比較回路Cの出
力信号と増巾し、可変インピーダンス素子Eを駆
動するための駆動回路Dより構成されている。そ
して、上記比較回路Cは各々のエミツタに少くと
も一つ以上のダイオードD5,D6,D7,D8が直列
に挿入された差動増巾器Q23,Q24,Q26,Q27に
より構成されている。
第1図に示すALC付録音増幅器はステレオテ
ープレコーダ用のALC付録音増巾器として適用
したものであり、低周波増巾器A及び可変インピ
ーダンス素子Eは各々左右各チヤンネルに1つづ
つ設けられている。
ープレコーダ用のALC付録音増巾器として適用
したものであり、低周波増巾器A及び可変インピ
ーダンス素子Eは各々左右各チヤンネルに1つづ
つ設けられている。
第1図において、3は電源端子、1,9は各々
左チヤンネル、右チヤンネルの信号入力端子であ
り、マイク等の信号源抵抗Rgをもつ信号源Sigよ
りカツプリングコンデンサC1,C7を介して信号
が入力される。5,7は各々左チヤンネル、右チ
ヤンネルの信号出力端子であり、RLは次段の入
力インピーダンスと等価な値をもつ負荷抵抗であ
り、各々カツプリングコンデンサC4,C5を介し
て出力信号が取り出される。2,8は各々左チヤ
ンネル、右チヤンネルの低周波増巾回路Aの交流
負帰還用端子であり、C2,C6は直流分離用のコ
ンデンサーであり、RNFは各々低周波増巾回路A
内の抵抗R12と共に交流負帰還量を決定するため
の抵抗であり、低周波増巾回路Aの交流利得を決
定している。
左チヤンネル、右チヤンネルの信号入力端子であ
り、マイク等の信号源抵抗Rgをもつ信号源Sigよ
りカツプリングコンデンサC1,C7を介して信号
が入力される。5,7は各々左チヤンネル、右チ
ヤンネルの信号出力端子であり、RLは次段の入
力インピーダンスと等価な値をもつ負荷抵抗であ
り、各々カツプリングコンデンサC4,C5を介し
て出力信号が取り出される。2,8は各々左チヤ
ンネル、右チヤンネルの低周波増巾回路Aの交流
負帰還用端子であり、C2,C6は直流分離用のコ
ンデンサーであり、RNFは各々低周波増巾回路A
内の抵抗R12と共に交流負帰還量を決定するため
の抵抗であり、低周波増巾回路Aの交流利得を決
定している。
4はリツプルフイルタ用のコンデンサC3を接
続するための端子であり、抵抗R11と共に電源端
子3に印加された電源電圧中のリツプル成分を除
去するために設けられている。
続するための端子であり、抵抗R11と共に電源端
子3に印加された電源電圧中のリツプル成分を除
去するために設けられている。
10はALC信号を増巾し可変インピーダンス
素子Eを駆動するための駆動回路D内に設けられ
た端子であり、C8及びRTはALC信号を平滑する
と共に、ALCのアタツク、リカバリーの各々の
時定数を決定するためのものである。
素子Eを駆動するための駆動回路D内に設けられ
た端子であり、C8及びRTはALC信号を平滑する
と共に、ALCのアタツク、リカバリーの各々の
時定数を決定するためのものである。
6は接地端子である。
以下、回路素子の接続及び電気的動作の説明を
行う。主に左チヤンネルだけの説明を行うが右チ
ヤンネルも同様に動作する。
行う。主に左チヤンネルだけの説明を行うが右チ
ヤンネルも同様に動作する。
R1はALC動作時に可変インピーダンス素子E
であるトランジスタQ1,Q2と共に入力信号を分
割させるための抵抗であり、その値は約数KΩで
ある。Q1,Q2はALC動作時に入力信号が歪むの
を軽減させるために各々、コレクタ、エミツタを
逆に接続してある。
であるトランジスタQ1,Q2と共に入力信号を分
割させるための抵抗であり、その値は約数KΩで
ある。Q1,Q2はALC動作時に入力信号が歪むの
を軽減させるために各々、コレクタ、エミツタを
逆に接続してある。
R2はトランジスタQ5のベースバイアスを与え
るための抵抗であり、R1と共に減衰を少なくす
るため高抵抗値(50KΩ程度)に設定してある。
トランジスタQ4及びQ5はコンプリメンタリー差
動入力段を構成し、トランジスタQ5のコレクタ
は接地され、ベースは抵抗R1を介して入力端子
1に接続されていると共に抵抗R2によりバイア
スされており、入力信号が印加される。そして、
エミツタはトランジスタQ4のエミツタに接続さ
れている。トランジスタQ4のベースは帰還抵抗
R12を介して直流帰還されていると共に交流帰還
決定用端子2に接続され、且つ帰還電流決定用の
トランジスタQ6のコレクタに接続されている。
R12は帰還用の抵抗であり、交流帰還用の抵抗
RNFと共に低周波増巾回路Aの交流利得を決定す
ると共にトランジスタQ6により決定される電流
により発生する電位降下によりトランジスタQ4
のベースに直流帰還をほどこしている。
るための抵抗であり、R1と共に減衰を少なくす
るため高抵抗値(50KΩ程度)に設定してある。
トランジスタQ4及びQ5はコンプリメンタリー差
動入力段を構成し、トランジスタQ5のコレクタ
は接地され、ベースは抵抗R1を介して入力端子
1に接続されていると共に抵抗R2によりバイア
スされており、入力信号が印加される。そして、
エミツタはトランジスタQ4のエミツタに接続さ
れている。トランジスタQ4のベースは帰還抵抗
R12を介して直流帰還されていると共に交流帰還
決定用端子2に接続され、且つ帰還電流決定用の
トランジスタQ6のコレクタに接続されている。
R12は帰還用の抵抗であり、交流帰還用の抵抗
RNFと共に低周波増巾回路Aの交流利得を決定す
ると共にトランジスタQ6により決定される電流
により発生する電位降下によりトランジスタQ4
のベースに直流帰還をほどこしている。
ダイオード接続されたトランジスタQ8とエミ
ツタに抵抗R3が接続されたトランジスタQ3はカ
レントミラー回路を構成し、ミラー比は抵抗R3
により決定されている。抵抗R3により決定され
たトランジスタQ4のコレクタ電流はトランジス
タQ4,Q5で構成されるコンプリメンタリー差動
増巾回路に供給されると共にトランジスタQ3の
コレクタは上記コンプリメンタリー差動増巾回路
の能動負荷となつている。
ツタに抵抗R3が接続されたトランジスタQ3はカ
レントミラー回路を構成し、ミラー比は抵抗R3
により決定されている。抵抗R3により決定され
たトランジスタQ4のコレクタ電流はトランジス
タQ4,Q5で構成されるコンプリメンタリー差動
増巾回路に供給されると共にトランジスタQ3の
コレクタは上記コンプリメンタリー差動増巾回路
の能動負荷となつている。
トランジスタQ6,Q10,Q11,Q7、ダイオード
D1、抵抗R4,R5,R6は低周波増巾回路Aの出力
端子5の直流電位V0が電源電圧VCCに係わらずそ
の中点の電位、即ちVCC/2の電位になるよう構
成され、設定するための電流源を構成している。
トランジスタQ7のベースは上記電流源に電源端
子3からの電源電圧のリツプル成分が混入するの
を防止するため、抵抗R11、コンデンサC3で上記
リツプル成分を除去した後、抵抗R11を介してベ
ースバイアスされている。そしてトランジスタ
Q7のエミツタにはダイオードD1と抵抗R5が各々
直列に接続されており、上記電流源の電流を決定
している。トランジスタQ6,Q10の各々のベース
はトランジスタQ11のエミツタに接続され、各々
のエミツタは同じ値の抵抗R4,R6を介して接地
されている。トランジスタQ6のコレクタはトラ
ンジスタQ4のベースに接続されると共に帰還抵
抗R12に接続されている。
D1、抵抗R4,R5,R6は低周波増巾回路Aの出力
端子5の直流電位V0が電源電圧VCCに係わらずそ
の中点の電位、即ちVCC/2の電位になるよう構
成され、設定するための電流源を構成している。
トランジスタQ7のベースは上記電流源に電源端
子3からの電源電圧のリツプル成分が混入するの
を防止するため、抵抗R11、コンデンサC3で上記
リツプル成分を除去した後、抵抗R11を介してベ
ースバイアスされている。そしてトランジスタ
Q7のエミツタにはダイオードD1と抵抗R5が各々
直列に接続されており、上記電流源の電流を決定
している。トランジスタQ6,Q10の各々のベース
はトランジスタQ11のエミツタに接続され、各々
のエミツタは同じ値の抵抗R4,R6を介して接地
されている。トランジスタQ6のコレクタはトラ
ンジスタQ4のベースに接続されると共に帰還抵
抗R12に接続されている。
一方トランジスタQ10のコレクタはトランジス
タQ11のベースに接続されると共に抵抗R5の一端
に接続されている。
タQ11のベースに接続されると共に抵抗R5の一端
に接続されている。
今上記構成において各トランジスタのベース・
エミツタ間の電圧VBEを一定とし、各トランジス
タのβが非常に大きいとして各々のベース電流を
無視すると抵抗R5に流れる電流iは電源電圧VCC
からトランジスタQ7のVBEとダイオードD1の順方
向電圧(ダイオードD1がトランジスタをダイオ
ード接続したもので構成されているとすると
VBE)トランジスタQ11のVBE、トランジスタQ10
のVBE、を差し引いた電圧をR5で割つたものであ
る。ここで抵抗R6に発生する電圧は電源電圧VCC
に比較し無視できるものとするとi=(VCC−
4VBE)/R5となる。
エミツタ間の電圧VBEを一定とし、各トランジス
タのβが非常に大きいとして各々のベース電流を
無視すると抵抗R5に流れる電流iは電源電圧VCC
からトランジスタQ7のVBEとダイオードD1の順方
向電圧(ダイオードD1がトランジスタをダイオ
ード接続したもので構成されているとすると
VBE)トランジスタQ11のVBE、トランジスタQ10
のVBE、を差し引いた電圧をR5で割つたものであ
る。ここで抵抗R6に発生する電圧は電源電圧VCC
に比較し無視できるものとするとi=(VCC−
4VBE)/R5となる。
そしてトランジスタQ10,Q6のベースは共通に
接続されており又抵抗R4,R6は同じ値であるの
でトランジスタQ6のコレクタ電流もiとなり、
抵抗R12を流れる。よつて出力端子5の直流電圧
V0は抵抗R12に発生する電圧降下とトランジスタ
Q4のVBEとトランジスタQ5のVBEを加算したもの
となる。
接続されており又抵抗R4,R6は同じ値であるの
でトランジスタQ6のコレクタ電流もiとなり、
抵抗R12を流れる。よつて出力端子5の直流電圧
V0は抵抗R12に発生する電圧降下とトランジスタ
Q4のVBEとトランジスタQ5のVBEを加算したもの
となる。
即ち
V0={(VCC−4VBE)/R5}×R12+2VBE
ここでR5≒2R12となるように設定すると、
V0≒1/2VCC−2VBE+2VBE≒1/2VCC
となり電源電圧VCCにかかわりなく常に出力端子
5の直流電圧V0を電源電圧の中点電圧とするこ
とができる。
5の直流電圧V0を電源電圧の中点電圧とするこ
とができる。
次にトランジスタQ11のエミツタに接続されて
いる抵抗R7でそのコレクタ電流が決定される。
抵抗R7の両端の電圧は電源電圧にかかわらずほ
ぼVBEに保持されるのでそのコレクタ電流も一定
となりトランジスタQ8,Q3、抵抗R3でカレント
ミラーされるのでトランジスタQ4,Q5で構成さ
れるコンプリメンタリー差動増巾回路に供給され
る電流も一定となりトランジスタQ5のベース電
流と抵抗R2で生じるベース電圧も電源電圧にか
かわらず一定となる。
いる抵抗R7でそのコレクタ電流が決定される。
抵抗R7の両端の電圧は電源電圧にかかわらずほ
ぼVBEに保持されるのでそのコレクタ電流も一定
となりトランジスタQ8,Q3、抵抗R3でカレント
ミラーされるのでトランジスタQ4,Q5で構成さ
れるコンプリメンタリー差動増巾回路に供給され
る電流も一定となりトランジスタQ5のベース電
流と抵抗R2で生じるベース電圧も電源電圧にか
かわらず一定となる。
端子1に印加された入力信号はトランジスタ
Q5,Q4で構成されるコンプリメンタリー差動回
路でトランジスタQ3を負荷として増巾されトラ
ンジスタQ12のベースに印加される。トランジス
タQ12のコレクタは電源端子3に接続されエミツ
タはその電流源となる定電流トランジスタQ39の
コレクタに接続されている。信号はトランジスタ
Q12のエミツタに出力されトランジスタQ13のベ
ースに印加される。トランジスタQ13、抵抗R9,
R10は反転増巾器を構成する。トランジスタQ13
のコレクタに接続されている抵抗R10がそのエミ
ツタ電流を決定し、エミツタに接続されている抵
抗R9と上記抵抗R10でその利得がほゞ決定されて
いる。出力信号は抵抗R10の両端に取り出されト
ランジスタQ15のベースに印加され、トランジス
タQ14、ダイオードD2,D3を負荷としてそのコレ
クタに出力される。トランジスタQ14のベースは
ダイオード接続されたトランジスタQ8と共にカ
レントミラー回路を構成しており、ダイオード
D2,D3、トランジスタQ15のコレクタをバイアス
している。トランジスタQ14のコレクタはトラン
ジスタQ15の能動負荷となる。
Q5,Q4で構成されるコンプリメンタリー差動回
路でトランジスタQ3を負荷として増巾されトラ
ンジスタQ12のベースに印加される。トランジス
タQ12のコレクタは電源端子3に接続されエミツ
タはその電流源となる定電流トランジスタQ39の
コレクタに接続されている。信号はトランジスタ
Q12のエミツタに出力されトランジスタQ13のベ
ースに印加される。トランジスタQ13、抵抗R9,
R10は反転増巾器を構成する。トランジスタQ13
のコレクタに接続されている抵抗R10がそのエミ
ツタ電流を決定し、エミツタに接続されている抵
抗R9と上記抵抗R10でその利得がほゞ決定されて
いる。出力信号は抵抗R10の両端に取り出されト
ランジスタQ15のベースに印加され、トランジス
タQ14、ダイオードD2,D3を負荷としてそのコレ
クタに出力される。トランジスタQ14のベースは
ダイオード接続されたトランジスタQ8と共にカ
レントミラー回路を構成しており、ダイオード
D2,D3、トランジスタQ15のコレクタをバイアス
している。トランジスタQ14のコレクタはトラン
ジスタQ15の能動負荷となる。
トランジスタQ15のコレクタはPNP型トランジ
スタQ17とNPN型トランジスタQ18を図のように
組合わせた複合トランジスタの一方のトランジス
タQ17のベースに接続されている。トランジスタ
Q14のコレクタはトランジスタQ16のベースに接
続され各々トランジスタQ15により増巾された信
号が印加されトランジスタQ16のエミツタ及びト
ランジスタQ17のエミツタとトランジスタQ18の
コレクタの接続点つまり出力端子5に出力され負
荷抵抗RLに交流出力信号として取り出される。
スタQ17とNPN型トランジスタQ18を図のように
組合わせた複合トランジスタの一方のトランジス
タQ17のベースに接続されている。トランジスタ
Q14のコレクタはトランジスタQ16のベースに接
続され各々トランジスタQ15により増巾された信
号が印加されトランジスタQ16のエミツタ及びト
ランジスタQ17のエミツタとトランジスタQ18の
コレクタの接続点つまり出力端子5に出力され負
荷抵抗RLに交流出力信号として取り出される。
Cは位相補償用のコンデンサーである。
上記出力信号はALC回路の比較回路Cを構成
する差動増巾器Q26,Q27の内トランジスタQ27の
ベースに入力されるよう接続されている。
する差動増巾器Q26,Q27の内トランジスタQ27の
ベースに入力されるよう接続されている。
トランジスタQ26,Q27の各々のエミツタは
各々ダイオードD7,D8を介しそのカソード側を
共通とし電流源であるトランジスタQ28のコレク
タに接続されている。トランジスタQ28,Q30、
抵抗R16,R17はカレントミラー回路を構成して
おりトランジスタQ29のコレクタからダイオード
接続されたトランジスタQ30に供給される。トラ
ンジスタQ26のベースは基準電圧源Bの基準電圧
出力トランジスタQ32のエミツタに接続されてい
る。トランジスタQ26のコレクタは直接電源に接
続されている。一方トランジスタQ27のコレクタ
は負荷抵抗R14を介して電源に接続されている。
各々ダイオードD7,D8を介しそのカソード側を
共通とし電流源であるトランジスタQ28のコレク
タに接続されている。トランジスタQ28,Q30、
抵抗R16,R17はカレントミラー回路を構成して
おりトランジスタQ29のコレクタからダイオード
接続されたトランジスタQ30に供給される。トラ
ンジスタQ26のベースは基準電圧源Bの基準電圧
出力トランジスタQ32のエミツタに接続されてい
る。トランジスタQ26のコレクタは直接電源に接
続されている。一方トランジスタQ27のコレクタ
は負荷抵抗R14を介して電源に接続されている。
今上記のように各々のエミツタにダイオードを
直列に挿入した差動増巾器Q27,Q26のベース電
圧を各々V1,V2とし定電流用トランジスタQ28の
コレクタ電流をI0とするとトランジスタQ27のコ
レクタ電流Icは、 Ic=I0/{1+expq/2KT(V1−V2)} …(1) となる。他方、今差動増巾器のエミツタにダイオ
ードD7,D8がなく直接各々共通接続されトラン
ジスタQ28のコレクタに接続されているとすると Ic=I0/{1+expq/KT(V1−V2)} …(2) となる。
直列に挿入した差動増巾器Q27,Q26のベース電
圧を各々V1,V2とし定電流用トランジスタQ28の
コレクタ電流をI0とするとトランジスタQ27のコ
レクタ電流Icは、 Ic=I0/{1+expq/2KT(V1−V2)} …(1) となる。他方、今差動増巾器のエミツタにダイオ
ードD7,D8がなく直接各々共通接続されトラン
ジスタQ28のコレクタに接続されているとすると Ic=I0/{1+expq/KT(V1−V2)} …(2) となる。
上記(1)、(2)式の(V1−V2)対Icの比較をそれ
ぞれ第2図ロ,イに示す。第2図ロより明らかな
ようにダイオードD7,D8を付加して第1図に示
すように比較回路Cを構成することにより差動増
巾器Q26,Q27の各々のベースに印加される電圧
(V1−V2)に対するIcの変化即ちトランジスタ
Q27のコレクタ電流の変化がゆるくなる。
ぞれ第2図ロ,イに示す。第2図ロより明らかな
ようにダイオードD7,D8を付加して第1図に示
すように比較回路Cを構成することにより差動増
巾器Q26,Q27の各々のベースに印加される電圧
(V1−V2)に対するIcの変化即ちトランジスタ
Q27のコレクタ電流の変化がゆるくなる。
基準電圧源Bは基本的にトランジスタQ38,
Q36,Q37,Q32、抵抗R20,R21より構成されてい
る。
Q36,Q37,Q32、抵抗R20,R21より構成されてい
る。
トランジスタQ38のベースは、出力基準電圧に
電源のリツプル成分が混入するのを防止するた
め、抵抗R11、コンデンサC3で上記リツプル成分
を除去した後、抵抗R11を介してベースバイアス
されている。抵抗R20,R21は同じ値の抵抗とし
VBE(約0.7V)が電源電圧に比較し充分小さいと
すると、抵抗R20,R21の接続点は電源電圧にか
かわりなくほぼ電源電圧の中点電圧1/2VCCとな る。
電源のリツプル成分が混入するのを防止するた
め、抵抗R11、コンデンサC3で上記リツプル成分
を除去した後、抵抗R11を介してベースバイアス
されている。抵抗R20,R21は同じ値の抵抗とし
VBE(約0.7V)が電源電圧に比較し充分小さいと
すると、抵抗R20,R21の接続点は電源電圧にか
かわりなくほぼ電源電圧の中点電圧1/2VCCとな る。
トランジスタQ32のベースが上記抵抗R20,R21
の接続点に接続されており、エミツタは定電流源
用トランジスタQ31のコレクタに接続されており
トランジスタQ32のエミツタ電流を供給してい
る。よつてトランジスタQ32のエミツタ電位はほ
とんど電源電圧にかかわらず VCC/2+0.7Vとなり基準電圧として取り出されト ランジスタQ26のベースに印加される。
の接続点に接続されており、エミツタは定電流源
用トランジスタQ31のコレクタに接続されており
トランジスタQ32のエミツタ電流を供給してい
る。よつてトランジスタQ32のエミツタ電位はほ
とんど電源電圧にかかわらず VCC/2+0.7Vとなり基準電圧として取り出されト ランジスタQ26のベースに印加される。
トランジスタQ33,Q34,Q35,Q36,Q37ダイオ
ードD10,D9は定電流源を構成しており、抵抗
R19,R18でその電流値が決定される。抵抗R19で
決定された電流はダイオードD10、トランジスタ
Q35を介してカレントミラーされトランジスタ
Q35のコレクタからトランジスタQ34に供給され、
続いて抵抗R18で決定された電流はダイオードD9
とトランジスタQ31,Q29でカレントミラーされ
る。
ードD10,D9は定電流源を構成しており、抵抗
R19,R18でその電流値が決定される。抵抗R19で
決定された電流はダイオードD10、トランジスタ
Q35を介してカレントミラーされトランジスタ
Q35のコレクタからトランジスタQ34に供給され、
続いて抵抗R18で決定された電流はダイオードD9
とトランジスタQ31,Q29でカレントミラーされ
る。
以上のように電流源を2段縦続接続しているの
は定電流値の電源電圧依存性を微小にするためで
ある。これは比較回路Cを構成するトランジスタ
Q26,Q27に供給する電流をも安定化させ電源電
圧によりALC信号である前記Icの変動をなくすこ
とに寄与している。
は定電流値の電源電圧依存性を微小にするためで
ある。これは比較回路Cを構成するトランジスタ
Q26,Q27に供給する電流をも安定化させ電源電
圧によりALC信号である前記Icの変動をなくすこ
とに寄与している。
今、後述のようにトランジスタQ27のベース電
位が、トランジスタQ26のベース電位よりも高く
なつた時、第2図のようにトランジスタQ27のコ
レクタ電流が増加し負荷抵抗R14にALC制御信号
が取り出される。そして規定のレベルにトランジ
スタQ27のベース電圧が達した時にトランジスタ
Q22のベース・エミツタ間にバイアスがかかるよ
うに抵抗R14の値を設定しておくと可変インピー
ダンス素子Eを駆動するための駆動回路Dを構成
するトランジスタQ22に電流が流れ、コンデンサ
C8で平滑されると共にトランジスタQ21のベース
電流を与える。ベースバイアスされたトランジス
タQ21に電流が流れると、ダイオードD4とトラン
ジスタQ19で構成されるカレントミラー回路によ
りミラーされ、トランジスタQ19のコレクタ電流
で可変インピーダンス素子Eを構成するトランジ
スタQ1,Q2のベースを駆動し、その飽和抵抗を
変化させ、抵抗R1と共に入力信号を分圧させる。
位が、トランジスタQ26のベース電位よりも高く
なつた時、第2図のようにトランジスタQ27のコ
レクタ電流が増加し負荷抵抗R14にALC制御信号
が取り出される。そして規定のレベルにトランジ
スタQ27のベース電圧が達した時にトランジスタ
Q22のベース・エミツタ間にバイアスがかかるよ
うに抵抗R14の値を設定しておくと可変インピー
ダンス素子Eを駆動するための駆動回路Dを構成
するトランジスタQ22に電流が流れ、コンデンサ
C8で平滑されると共にトランジスタQ21のベース
電流を与える。ベースバイアスされたトランジス
タQ21に電流が流れると、ダイオードD4とトラン
ジスタQ19で構成されるカレントミラー回路によ
りミラーされ、トランジスタQ19のコレクタ電流
で可変インピーダンス素子Eを構成するトランジ
スタQ1,Q2のベースを駆動し、その飽和抵抗を
変化させ、抵抗R1と共に入力信号を分圧させる。
今上記の構成において、入力端子1に入力信号
が印加されると低周波増巾回路Aによりほぼ抵抗
R12,RNFで決定される利得分だけ増巾され出力
端子5に出力される。この点の直流電圧は電源電
圧VCCの中点電圧となるため、出力信号は1/2VCC を中心に振れる交流信号となる。故にトランジス
タQ27のベース入力信号は電源電圧の1/2を中心
に振れ、他方のトランジスタQ26のベースは常に
ほぼ(1/2VCC+VBE)となつている。
が印加されると低周波増巾回路Aによりほぼ抵抗
R12,RNFで決定される利得分だけ増巾され出力
端子5に出力される。この点の直流電圧は電源電
圧VCCの中点電圧となるため、出力信号は1/2VCC を中心に振れる交流信号となる。故にトランジス
タQ27のベース入力信号は電源電圧の1/2を中心
に振れ、他方のトランジスタQ26のベースは常に
ほぼ(1/2VCC+VBE)となつている。
トランジスタQ27のベース入力信号が第3図A
に示すようにQ26のベース電位であるほぼ(1/2 VCC+VBE)よりも低い時即ち入力信号レベルが
小さい時にはトランジスタQ27のコレクタには電
流が流れないため、負荷抵抗R14を介してトラン
ジスタQ22をバイアスしないため、駆動回路Dは
動作せず、可変インピーダンス素子Eはカツトオ
フの状態となり、トランジスタQ1,Q2のコレク
タ・エミツタ間のインピーダンスは非常に大きく
なり、抵抗R1との入力信号の分圧は行われず低
周波増巾回路Aの利得分だけ増幅された信号が負
荷抵抗RLに取り出される。
に示すようにQ26のベース電位であるほぼ(1/2 VCC+VBE)よりも低い時即ち入力信号レベルが
小さい時にはトランジスタQ27のコレクタには電
流が流れないため、負荷抵抗R14を介してトラン
ジスタQ22をバイアスしないため、駆動回路Dは
動作せず、可変インピーダンス素子Eはカツトオ
フの状態となり、トランジスタQ1,Q2のコレク
タ・エミツタ間のインピーダンスは非常に大きく
なり、抵抗R1との入力信号の分圧は行われず低
周波増巾回路Aの利得分だけ増幅された信号が負
荷抵抗RLに取り出される。
次に入力信号レベルが大きくなり第3図Bに示
すようにトランジスタQ27のベース入力信号がト
ランジスタQ28のベース電位(VCC/2+VBE)より も高くなる部分があるとVCC/2+VBE以上の時だけ その過大分に相当した電流IcがトランジスタQ27
に流れる。この電流により抵抗R14に電圧降下が
発生すると共にトランジスタQ22のベースバイア
スを与えられることになり、トランジスタQ22が
導通し脈流電流が流れコンデンサC8で平滑され
ると共にトランジスタQ21のベースバイアスも与
えられる。トランジスタQ21のコレクタには抵抗
R13で決められる電流が流れ、ダイオードD4、ト
ランジスタQ19で構成されるカレントミラー回路
を介し、可変インピーダンス素子Eであるトラン
ジスタQ1,Q2のコレクタ・エミツタ間の飽和抵
抗を下げると共に抵抗R1と共に分圧することに
より端子5に出力される信号レベルを下げALC
動作に入る。
すようにトランジスタQ27のベース入力信号がト
ランジスタQ28のベース電位(VCC/2+VBE)より も高くなる部分があるとVCC/2+VBE以上の時だけ その過大分に相当した電流IcがトランジスタQ27
に流れる。この電流により抵抗R14に電圧降下が
発生すると共にトランジスタQ22のベースバイア
スを与えられることになり、トランジスタQ22が
導通し脈流電流が流れコンデンサC8で平滑され
ると共にトランジスタQ21のベースバイアスも与
えられる。トランジスタQ21のコレクタには抵抗
R13で決められる電流が流れ、ダイオードD4、ト
ランジスタQ19で構成されるカレントミラー回路
を介し、可変インピーダンス素子Eであるトラン
ジスタQ1,Q2のコレクタ・エミツタ間の飽和抵
抗を下げると共に抵抗R1と共に分圧することに
より端子5に出力される信号レベルを下げALC
動作に入る。
以上、実施例の動作に於て、今トランジスタ
Q4,Q5で構成されるコンプリメンタリ差動入力
回路に流れる電流、即ちトランジスタQ4,Q5の
コレクタ電流をiとしトランジスタQ5のエミツ
タ接地電流増巾率をβとすると、そのベース電流
はi/βとなる。そこで今入力信号レベルが小さ
い時、即ちALCがかからない領域ではそのベー
ス電位は(i/β)×R2となる。抵抗R2は前記の
理由により高抵抗値に設定してあるため上記ベー
ス電位は無視できない。そしてこのベース電位は
低周波増巾回路Aの利得分だけ増巾され出力端子
5の直流電位の変動となる。即ち中点電位よりの
ズレとなる。
Q4,Q5で構成されるコンプリメンタリ差動入力
回路に流れる電流、即ちトランジスタQ4,Q5の
コレクタ電流をiとしトランジスタQ5のエミツ
タ接地電流増巾率をβとすると、そのベース電流
はi/βとなる。そこで今入力信号レベルが小さ
い時、即ちALCがかからない領域ではそのベー
ス電位は(i/β)×R2となる。抵抗R2は前記の
理由により高抵抗値に設定してあるため上記ベー
ス電位は無視できない。そしてこのベース電位は
低周波増巾回路Aの利得分だけ増巾され出力端子
5の直流電位の変動となる。即ち中点電位よりの
ズレとなる。
よつて実施例において今iが定電流化されてお
らず電源電圧に対して依存性をもつと出力端子3
の直流電位も電源電圧に対し依存性をもつことに
なりALCのかかり始める入力レベルの値が電源
電圧により変化すると共にALCがかかつた状態
での出力レベルも変動することとなる。
らず電源電圧に対して依存性をもつと出力端子3
の直流電位も電源電圧に対し依存性をもつことに
なりALCのかかり始める入力レベルの値が電源
電圧により変化すると共にALCがかかつた状態
での出力レベルも変動することとなる。
よつて本実施例のように初段入力回路即ちコン
プリメンタリー差動入力回路を定電流で駆動する
ことは前記目的を実現する上で非常に有力な手段
となる。
プリメンタリー差動入力回路を定電流で駆動する
ことは前記目的を実現する上で非常に有力な手段
となる。
尚、以上の説明では片チヤンネルだけでの動作
を説明したが第1図では他チヤンネルでも同様の
動作が行われる。基準電圧源Bは両チヤンネルに
共用されており、実施例においては左チヤンネル
用比較回路、及び右チヤンネル用比較回路のトラ
ンジスタQ23,Q27のコレクタは互に接続され共
通の負荷抵抗R14が接続されており以後共通の駆
動回路Dを介し各々のチヤンネルの可変インピー
ダンス素子Eを駆動するよう構成されている。
を説明したが第1図では他チヤンネルでも同様の
動作が行われる。基準電圧源Bは両チヤンネルに
共用されており、実施例においては左チヤンネル
用比較回路、及び右チヤンネル用比較回路のトラ
ンジスタQ23,Q27のコレクタは互に接続され共
通の負荷抵抗R14が接続されており以後共通の駆
動回路Dを介し各々のチヤンネルの可変インピー
ダンス素子Eを駆動するよう構成されている。
以上のように基準電圧源B、駆動回路Dを共用
することによりALCのかかり始めるレベル、及
びALC状態でのALC効果の左右両チヤンネルの
バラツキが少なくなると共に、さらに集積回路化
した場合にはトランジスタQ1,Q2,Q39,Q40,
Q19,Q20の特性をそろえることも可能であるた
め左右両チヤンネル間の上記バラツキをさらに少
なくなることが期待できる。
することによりALCのかかり始めるレベル、及
びALC状態でのALC効果の左右両チヤンネルの
バラツキが少なくなると共に、さらに集積回路化
した場合にはトランジスタQ1,Q2,Q39,Q40,
Q19,Q20の特性をそろえることも可能であるた
め左右両チヤンネル間の上記バラツキをさらに少
なくなることが期待できる。
以上、ALC付録音増巾器として説明を行つて
きたが第4図のように端子10にスイツチを設け
録音・再生スイツチとして使用することもでき
る。即ちスイツチSが開放の時以上説明したよう
に録音増巾器として使用し、スイツチSを閉じた
時再生用増巾器として使用することができる。
きたが第4図のように端子10にスイツチを設け
録音・再生スイツチとして使用することもでき
る。即ちスイツチSが開放の時以上説明したよう
に録音増巾器として使用し、スイツチSを閉じた
時再生用増巾器として使用することができる。
つまりSを閉した時にはトランジスタQ21のベ
ースが接地されるため、駆動回路Dの動作が停止
し可変インピーダンス素子Eを駆動しないためい
かなる出力信号レベル、即ちいかなる入力信号レ
ベルにおいてもトランジスタQ1,Q2のエミツ
タ・コレクタ間は開放状態となり、入力信号は分
圧されることなくトランジスタQ5に印加され出
力信号は低周波増巾回路Aの利得分だけ増巾され
端子5,7より出力される。
ースが接地されるため、駆動回路Dの動作が停止
し可変インピーダンス素子Eを駆動しないためい
かなる出力信号レベル、即ちいかなる入力信号レ
ベルにおいてもトランジスタQ1,Q2のエミツ
タ・コレクタ間は開放状態となり、入力信号は分
圧されることなくトランジスタQ5に印加され出
力信号は低周波増巾回路Aの利得分だけ増巾され
端子5,7より出力される。
したがつて、この状態で再生用増幅器として使
用することができる。
用することができる。
以上のように本発明の録音増幅回路は、初段に
コンプリメンタリ差動入力回路を有し、入力端子
に第1抵抗と可変インピーダンス素子を介して上
記コンプリメンタリ差動入力回路を構成するベー
スと接地間に第2抵抗を設けた第1トランジスタ
のベースが接続され、上記コンプリメンタリ差動
入力回路を構成する第2トランジスタのベースに
帰還抵抗を介して出力端子が接続された低周波増
幅回路と、この低周波増幅回路の出力端子に出力
される電圧と比較しうる基準電圧を作成する基準
電圧源と、前記出力端子の電圧を前記基準電圧源
の基準電圧と比較し、前記出力電圧が基準電圧以
上のときその差電圧を生じる比較回路と、前記差
電圧に応じて前記可変インピーダンス素子の飽和
抵抗を変化させ、前記入力端子の電圧を前記飽和
抵抗と前記第1抵抗により分圧せしめる駆動回路
とを備え、前記低周波増幅回路に、前記コンプリ
メンタリ差動入力回路を定電流で駆動する定電流
源を設けたものであるので、電源電圧が変動して
もALCのかかつた状態での前記低周波増幅回路
の出力電圧レベルが変動することはなく、電源電
圧の変動の影響をほとんど受けることなく非常に
滑らかなALC動作をさせることができる利点を
有する。
コンプリメンタリ差動入力回路を有し、入力端子
に第1抵抗と可変インピーダンス素子を介して上
記コンプリメンタリ差動入力回路を構成するベー
スと接地間に第2抵抗を設けた第1トランジスタ
のベースが接続され、上記コンプリメンタリ差動
入力回路を構成する第2トランジスタのベースに
帰還抵抗を介して出力端子が接続された低周波増
幅回路と、この低周波増幅回路の出力端子に出力
される電圧と比較しうる基準電圧を作成する基準
電圧源と、前記出力端子の電圧を前記基準電圧源
の基準電圧と比較し、前記出力電圧が基準電圧以
上のときその差電圧を生じる比較回路と、前記差
電圧に応じて前記可変インピーダンス素子の飽和
抵抗を変化させ、前記入力端子の電圧を前記飽和
抵抗と前記第1抵抗により分圧せしめる駆動回路
とを備え、前記低周波増幅回路に、前記コンプリ
メンタリ差動入力回路を定電流で駆動する定電流
源を設けたものであるので、電源電圧が変動して
もALCのかかつた状態での前記低周波増幅回路
の出力電圧レベルが変動することはなく、電源電
圧の変動の影響をほとんど受けることなく非常に
滑らかなALC動作をさせることができる利点を
有する。
第1図は本発明の録音増幅回路における一実施
例の電気的結線図、第2図は同実施例に使用する
比較回路の特性図、第3図は同実施例の要部動作
説明図、第4図は他の実施例の要部電気的結線図
である。 A……低周波増幅回路、B……基準電圧源、C
……比較回路、D……駆動回路、E……可変イン
ピーダンス素子。
例の電気的結線図、第2図は同実施例に使用する
比較回路の特性図、第3図は同実施例の要部動作
説明図、第4図は他の実施例の要部電気的結線図
である。 A……低周波増幅回路、B……基準電圧源、C
……比較回路、D……駆動回路、E……可変イン
ピーダンス素子。
Claims (1)
- 1 初段にコンプリメンタリ差動入力回路を有
し、入力端子に第1抵抗と可変インピーダンス素
子を介して上記コンプリメンタリ差動入力回路を
構成するベースと接地間に第2抵抗を設けた第1
トランジスタのベースが接続され、上記コンプリ
メンタリ差動入力回路を構成する第2トランジス
タのベースに帰還抵抗を介して出力端子が接続さ
れた低周波増幅回路と、この低周波増幅回路の出
力端子に出力される電圧と比較しうる基準電圧を
作成する基準電圧源と、前記出力端子の電圧を前
記基準電圧源の基準電圧と比較し、前記出力電圧
が基準電圧以上のときその差電圧を生じる比較回
路と、前記差電圧に応じて前記可変インピーダン
ス素子の飽和抵抗を変化させ、前記入力端子の電
圧を前記飽和抵抗と前記第1抵抗により分圧せし
める駆動回路とを備え、前記低周波増幅回路に、
前記コンプリメンタリ差動入力回路を定電流で駆
動する定電流源を設けたことを特徴とする録音増
幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP711182A JPS58124313A (ja) | 1982-01-19 | 1982-01-19 | 録音増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP711182A JPS58124313A (ja) | 1982-01-19 | 1982-01-19 | 録音増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58124313A JPS58124313A (ja) | 1983-07-23 |
JPH0161249B2 true JPH0161249B2 (ja) | 1989-12-27 |
Family
ID=11656971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP711182A Granted JPS58124313A (ja) | 1982-01-19 | 1982-01-19 | 録音増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58124313A (ja) |
-
1982
- 1982-01-19 JP JP711182A patent/JPS58124313A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58124313A (ja) | 1983-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6119170B2 (ja) | ||
JPS5857807A (ja) | 電圧制御可変利得回路 | |
US5812028A (en) | Audio signal amplifier circuit and a portable acoustic apparatus using the same | |
JP2733962B2 (ja) | 利得制御増幅器 | |
JP2877315B2 (ja) | 低周波増幅器のための集積可能なab級出力段 | |
JPH0682308B2 (ja) | 電流源回路配置 | |
JPH0626287B2 (ja) | 増幅装置 | |
JPH0161249B2 (ja) | ||
JPH0161247B2 (ja) | ||
JPH0226808B2 (ja) | ||
JPH0161248B2 (ja) | ||
US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
JPH0421940B2 (ja) | ||
JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
JPH0527282B2 (ja) | ||
JPH0226809B2 (ja) | ||
JPH0421939B2 (ja) | ||
JP2538013Y2 (ja) | ハイパスフィルタ回路 | |
JPS609206A (ja) | バイアス回路 | |
JPS646583Y2 (ja) | ||
JPH01268302A (ja) | 増幅回路 | |
JPH0345568B2 (ja) | ||
JP2598121Y2 (ja) | 電力増幅回路 | |
JP2557398B2 (ja) | 増幅回路 | |
JPS6325765Y2 (ja) |