JPH0156388B2

JPH0156388B2 -

Info

Publication number: JPH0156388B2
Application number: JP58080991A
Authority: JP
Inventors: Toshio Kurimura; Hiroshi Kagaya
Original assignee: Koden Electronics Co Ltd
Current assignee: Koden Electronics Co Ltd
Priority date: 1983-05-11
Filing date: 1983-05-11
Publication date: 1989-11-29
Also published as: JPS59206786A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は無指向性アンテナを円周上に等間隔に
配置してこれを順次切替え、受信して得られる受
信信号の位相変化より、受信電波の到来方位を知
るいわゆる静止形ドプラ方向探知機に関するもの
である。

〔従来の技術〕

この種の方向探知機における従来の基本的構成
を第１図により説明する。

１はアンテナ群で第３図に示すように円周上に
等間隔に配置された同一特性の無指向性アンテナ
A₁〜Anの中心に同様特性のアンテナA₀を設けそ
の出力を受信機３１のRF入力端子に接続する。
２はアンテナ切替器でアンテナA₁〜Anの出力を
順次切替走査してその出力を受信機３２のRF入
力端子に接続する。３は局部発振器の共通な主受
信機３１及び従受信機３２で構成された２チヤン
ネル受信機で主受信機３１の周波数を調整するこ
とにより従受信機３２の周波数も同時に調整する
ことが出来、同一の電波を同時に受信出来るよう
になつている。なおA₁〜Anアンテナを順次切替
走査して電波を受信すると受信信号は第６図(a)
（８本アンテナの例を示す）のようなアンテナ配
置に関係ずけられた位相変調を受けることは特公
昭56−35828号でも既に公知である。

２チヤンネル受信機３でそれぞれ増幅された
IF出力は信号処理回路４へ加えられた増幅検波
されて所定の方位信号が得られる。信号処理回路
４では別に基準信号を発生しこれをアンテナ切替
信号発生回路６に加え各アンテナの切替走査信号
を発生する。前述の方位信号は信号処理回路内の
加算回路で平均処理される。この出力は指示器５
に加えられる３桁又は４桁のデジタル方位測定値
を数字表示器に表示すると同時に、ブラウン管上
に当該方位を指示する単ペラ像又は単向輝線像と
して表示される。

こうした無線方向探知機においては、検波器例
えばデイスクリ又はPLL（位相同期回路）などに
より上記位相変化成分を抽出してアンテナ走査基
準信号との位相差を測定して到来電波の方位とす
るのであるが、抽出された方位成分は一般に雑音
を含んでおり、極めてＳ／Ｎ比が悪いので直接前
述の位相測定を行うことは出来ない。

このため波器又は別に設けた位相安定化回路
により方位成分中の有効成分の抽出を行うのであ
るが、何分にもこの方位信号成分は周波数が低い
ので応答速度がはなはだおそくなる。又方位信号
成分に瞬断や混信号等があるとその過渡現象が長
く続き方位が定まらなくなるなど方位測定上の不
都合があつた。

このため、上記の位相差を検出して得られるデ
ータをメモリに記憶して蓄積しておき、方位信号
が三角関数状に変化することを利用して、蓄積し
たデータを三角関数と相関処理し、あるいは統計
処理して不良のデータを検出するとともに、この
不良データに代えて良好と判断されるデータを取
り込むようにして方位表示のための信号の精度を
向上させる手段を、上記の信号処理回路４に相当
する部分に設けたものが特開昭56−137169などに
より開示されている。

また、上記の切替走査の各切替え時点に生ずる
受信信号の過渡的な不良変化部分により、上記の
データが不良になることを防止するため、各切替
時点の前後にわたるごく短い時間だけ上記の
PLLの動作を停止する手段を設けたものが特開
昭56−124067などにより開示されている。

〔発明が解決しようとする課題〕

上記のように、信号処理回路４にデータを蓄積
しておき、蓄積したデータを相関処理または統計
処理して不良データを検出し、あるいは不良デー
タに代えて良好と判断されるデータを取り込むよ
うにする手段では、不良データを検出するための
処理およびこれに代わる良好データの判断などに
相当の演算時間を要するため、早期に方位測定結
果が得られないほか、不良データが長く連続する
と、メモリが不良データで満配になつてしまい、
目的とする演算処理が不可能になるなどの不都合
がある。

したがつて、メモリに蓄積するデータに不良デ
ータを含まれないように、上記のPLLの動作停
止手段を、仮に、当該不良データの生ずる期間だ
け停止するように転用構成することが考えられる
が、この手段では、その間のデータが得られなく
なり、目的とする方位測定が行えなくなるという
不都合が生ずる。

このため、こうした不都合を解決したものの提
供が望まれているという課題がある。

〔課題を解決するための手段〕

本発明は、こうした無線方向探知機において、アンテナの切替走査の周期の１／２の周期ごと
に交互に正負の極性に形成される信号を内部信号
として発生する手段と、位相差検出信号にもとづいて得られる交互に正
負の極性に形成された信号と上記の内部信号とを
掛算して得られる信号を掛算極性信号として得る
手段と、上記の掛算極性信号を検出データとしてメモリ
ーの第１のメモリ部分に記憶する手段と、第１のメモリ部分に記憶した検出データの記憶
内容をメモリーの第２のメモリ部分に移して記憶
する手段と、第２のメモリ部分に記憶した検出データの各極
性部分の平均レベルにより得られる信号によつて
上記の内部信号の位相を可変制御する手段と、切替走査を行わない無指向性アンテナによる受
信信号にもとづいて得られる信号により電波の
Ｓ／Ｎの悪化または前記電波の断続の状態を検出
した検出信号を得る手段と、この検出信号にもとづいて、第１のメモリ部分
に記憶されるべき検出データに代えて、第２のメ
モリ部分に記憶されている検出データを第１のメ
モリ部分に記憶する手段と、上記の検出信号にもとづいて、位相検出信号を
得るための検波回路の動作を停止する手段と、上記の第２のメモリ部分に記憶した検出データ
の内容にもとづいて得られる上記の内部信号の位
相値または内部信号の発生にともなつて得られる
位相値により方位表示信号を得る方位表示信号手
段とを設けることにより上記の課題を解決し得るよう
にしたものである。

〔実施例〕

以下、実施例を図面により説明する。

実施例の無線方向探知機における基本構成部分
は第１図により説明した構成と同様に構成されて
おり、その信号処理回路４に相当する部分を以下
のように構成するものである。

第２図は信号処理回路４の詳細を示したもので
ある。４１は第４図に示すような構成よりなる
FM成分回路除去回路で、２チヤンネル受信機３
で増幅されたIF出力は二つの入力端子に加わり
二つの周波数の異なる局部発振器４１ｃ，４１ｄ
によりそれぞれ周波数変換器４１ａ，４１ｂで周
波数変換された後、更に別に設けた周波数変換器
４１ｅにより混合され１つのビート信号に変換さ
れる。このようにFM成分除去回路を通すことに
より受信電波に附与されている周波数変調成分を
除去することが出来る。従つてFM（FS）、SSB等
のような電波でも方位信号へのじよう乱を除去す
ることが出来、安定な方位測定が可能になる。

又通常受信信号に周波数変化を伴う変調が附与
されていない場合でも、上述の回路を通してアン
テナ切替えにより得られる位相変化成分を抽出出
来ることは言う迄もないことである。FM成分除
去回路の出力はPLL又はデイスクリ及び積分器
等で構成された検波回路４３で検波された位相の
変換点で急激に電圧の変化する第６図ｂのような
信号が得られるので、これを積分するとアンテナ
の切替走査によつて生じた位相変化、第６図ａと
等価な信号第６図ｃが得られる。この方位信号は
第６図ｄのような両波整流波形状の信号（整流前
の極性をそのまま付してある）とした後積回路４
４に加える。

４２は信号検出回路でA₀アンテナ出力を増幅
して得られたIF出力がFM成分除去回路を通して
入力に加えられる。このIF入力の振幅及び中心
周波数を検出し、そのAND（論理積）を取つて検
波回路４３とメモリ制御回路４１３に加えられた
検波回路に於ては電波の瞬断時にPLLの無用の
混乱をさけるためPLLの動作を一時的に停止さ
せ、又メモリ制御回路に於ては第１メモリ―回路
への入力をADC４５の出力から第２メモリー回
路の出力に切替える為に用いる。積回路４４は第
５図に示すように掛算器４４ａとSINROM４４
ｂにより構成されている。

すなわちSINROM４４ｂは複数ビツトの入出
力を持ちSIN波の１周期又は半周期分メモリーさ
れており、内部信号発生用分周回路４７の出力が
入力されると第６図ｅのような変化をする複数ビ
ツトのデジタル値が得られる。この信号の波形図
はSINROMの入出力ビツト数によつて定まる階
段的SIN状の変化をするのであるが、簡単のため
その平均位相で描いてある。掛算器４４ａは２つ
の入力の積を与えるものであつて、前記検波出力
両波整流波形第６図ｄのアナログ信号と上記
SINROMの出力第４図ｅのデジタル信号との掛
算を行い両信号の位相が丁度90゜差、つまりｄ図
の波形とｅ図Ｘとの積出力、第６図ｆのような出
力が得られる。

SINROMの出力がｅ図Ｙ，ｅ図Ｚの各場合の
積回路出力は波形図ｇ，ｈに示すように変化す
る。

前述の掛算器は本発明の実施例では１つの入力
がアナログ他の入力がデジタル形式のものである
が、両入力がアナログ形式のものでもデジタル形
式のものでも結果は全く同一である。掛算回路４
４の出力は次段のADC（アナログデジタル変換
器）に加えられ第６図ｆに示す信号の並列複数ビ
ツトのデジタル値として次の第１メモリ回路４１
０に入力される。

前述した内部信号発生用分周回路４７はカウン
ター及び複数ビツトの入出力を持つプリセツタブ
ルカウンタで構成されており、基準信号発振器４
８より入力された信号はカウンタで分周されて、
プリセツタブルカウンタの入力となり最大ビツト
が検波出力第６図ｃの１周期と周波数が完全に一
致するように所定の分周を行うと同時にプリセツ
ト入力に必要な数値をプリセツトすることにより
各出力ビツトの位相を進めたり遅らせたりするこ
とが出来、その結果として前述のSINROM４４
ｂの両波整流出力状の信号（整流前の極性そのま
ま付してある）第６図ｅの位相を進め又は遅らせ
て積回路出力がｆ図の波形になるように制御する
のである。

基準信号発振器は水晶又は自励式クロツク及び
基準信号発生用発振器でその出力は内部信号発生
用分周回路４７及び遅延分周回路４６の入力とな
る。遅延分周回路４６はアツプダウンカウンタで
構成されたアンテナ走査基準信号を発生する分周
回路で受信信号が受信機通過中に生じた遅延時間
を補正した出力をアンテナ切替信号発生回路６に
加えて正しい方位指示を与えるためのものであ
る。４９は遅延時間設定器でデジタルスイツチ等
で構成され、デジタル出力を遅延分周回路４６の
アツプダウンカウンタのプリセツト入力に加えプ
リセツトし、アツプカウントせしめればプリセツ
ト値だけ遅延分周回路出力は位相が進むことにな
る。すなわち複数ビツト出力のアツプダウンカウ
ンタはクロツク入力により第７図のようにカウン
タの内容が０からフルカウント迄変化しこれを順
次くり返す。従つて前述のようにＲの時点に於て
Ｐなる数値をカウンタにプリセツトすれば、第７
図の点線のように出力は変化するので、プリセツ
トする前の実線の波形に対してｑだけ信号が進む
ことになる。このようにすると受信機中で生じた
遅延が自動的に補正された検波器出力は正しく基
準信号に対する電波の方位を指示することが出来
る。

４１０は第１メモリ回路、４１１は第２メモリ
回路でADC（アナログ・デジタル変換器）４５の
出力は第１メモリ回路に蓄積される。

第１メモリ回路への入力に際して各アンテナの
出力ごとにメモリエリアを設けて順次入力しこれ
を所定回数ｍだけ蓄積する。第１メモリ回路の出
力はｍ回の蓄積が終了すると第２メモリ回路へ転
送され同時に第１メモリ回路の内容はクリアさ
れ、前述のような蓄積をくり返す。

４１３は制御回路で信号検出回路の出力により
受信信号が瞬断した時には第１メモリ回路への入
力をADC（アナログ・デジタル変換回路）出力か
ら第２メモリ出力に切替えたり、メモリ間のデー
タ転送、加算命令等の各種制御を行う。

今検波回路４３の出力第６図ｄとSINROM出
力第６図ｅとが図の曲線Ｘのように90゜位相差の
関係にあるとすれば積回路の出力は第６図ｆのよ
うになる。説明の為第２メモリ回路を省略して考
えると第１メモリ回路の１周期（又はｍ周期）の
総和は第６図ｆから明らかなように、（＋）、（−）
相殺して０となるので加算回路４１２の出力は０
となる。第６図ｄとｅが90゜位相差からずれると
（例えばｅ図Ｙ又はＺの場合）掛算器の出力は第
６図ｇ又はｈとなり、従つて加算回路４９の出力
は０からずれ（＋）又は（−）となる。

このように積回路の出力の平均レベルは二つの
入力第６図ｄとｅの位相関係により０を中心とし
て（＋）又は（−）に変化する。従つて加算回路
４１２の内容で内部信号発生用分周回路４７のプ
リセツタブルカウンタのプリセツトを行えば内部
信号発生用分周回路４７の出力の位相は加算回路
出力の内容と同じになり、積回路の２つの入力信
号の位相差が90゜になる迄加算回路の内容が増減
してSINROM出力信号の位相を制御して平衡点
に達するのである。

この動作は、逆の見方をすれば、プリセツタブ
ルカウンタの出力の位相、つまり、プリセツト値
は加算回路４１２の出力値と同じなるようにして
あるわけで、この値は上記の平均レベルの出力値
を加算していつた値になつているわけである。

したがつて、第２メモリの内容にもとづいて算
定して得られた値が加算回路４１２の出力になつ
ているが、この値は、上記のようにプリセツタブ
ルカウンタの出力の位相、つまり、内部信号（第
６図ｅ）の位相値になつており、検波出力（第６
図ｄ）の位相と90゜の位相差があるので、この90゜
内部的に補正して基準点より測定すれば電波の到
来方位を知ることが出来るのでこれを指示器５に
加えて測定した方位を表示することが出来る。

実際の電波を受信する際には雑音や電波の瞬断
等に検波器のPLLのロツクはずれ等が生じ正常
な検波出力が得られないことがある。このため加
算回路４１２の内容は無用の変動を生じ制御系、
指示系に混乱を生じ測定方位が変動することがし
ばしば起る。

このため第２メモリ回路を設けて所定周期ｍだ
け第２メモリ回路に方位データを蓄積した後、こ
れをそれぞれ対応する第２メモリ回路に転送し、
これの総和を前述のように加算回路４１２に積算
して内部信号発生用分周回路４７の制御を行うの
であるが、検波出力が断になつた時は直ちに第１
メモリ回路の入力をADC出力の代りに対応する
第２メモリ回路出力に切替えるのである。ただし
第２メモリ回路出力の値は所定周期分だけ積算さ
れたものとなつているので所定周期ｍで除算処理
した後第１メモリ回路に入力する必要がある。

これらの操作により平均化が行なわれ雑音混信
などにより検波出力が毎回相当変動する場合でも
その平均値が第１メモリ回路に入力されるため第
２メモリ回路の総和も安定化される。

（変形実施）なお、本発明は次のように変形して実施するこ
とができる。

(1) 内部信号発生用分周回路の出力の位相は、図
から明らかなように、加算回路の制御が完了し
た時点では、検波出力（第６図ｄ）と常に90゜
位相差をもつ内部信号の位相値になつているの
で、加算回路により90゜を補正した出力、例え
ば、３桁の数値を指示器５に加えれば安定な電
波到来方位を指示することが出来る。

(2) 受信機のIFバンド幅切替に連動して遅延時
間設定器の出力を切替えることにより、受信機
等の遅延による方位修正の要がなくなり、測定
操作が非常に簡単化され又検波回路内のタイミ
ング調整も不要とすることが出来る。

(3) 前述のメモリ制御、平均化処理等の制御を行
う為の第２図点線内の各回路はマイクロコンピ
ユータを用いて簡単に実現出来るので、方位信
号検出以後はすべてデジタル的に処理され、動
作が安定確実で製作調整も非常に容易な無線方
向探知機を実現出来るのである。

〔発明の効果〕

本発明によれば、以上のように、ａ信号検出回路４２により、電波自体の良否を
検出した信号で、不良データの取り込みを事前
に排除するとともに、その間のデータに代えて
以前に得られたデータを取り込ませているの
で、メモリ内のデータを安定正確なものにする
とともに、メモリ内を不良データで満配にして
計測不能になることを防止できる。

ｂ積回路４４およびこれに付随する回路によ
り、内部信号と位相差検出記憶とを調歩同期さ
せているので、電波の受信信号が良好に回復し
た時点で、直ちに、良好なデータをメモリに取
り込みできる。

ｃ電波のＳ／Ｎの悪化や断続がさほどひどくな
いものを対象に探知する装置においては、上記
の位相差検出用回路の動作を停止する手段を付
加しなくても、十分に目的を達し得られる。

ものを提供できるなどの特長がある。

【図面の簡単な説明】

図面は実施例を示し、第１図は基本構成部分の
系統図、第２図は第１図信号処理回路４の詳細系
統図、第３図はアンテナ群の配置例、第４図は
FM成分除去回路４１の詳細系統図、第５図は積
回路４４の詳細系統図、第６図は各部の動作を示
す波形図、第７図は遅延分周回路４６の動作を示
す波形図である。１……アンテナ群、２……アンテナ切替器、３
……受信機、４……信号処理回路、５……方位指
示器、６……アンテナ切替信号発生回路、４１…
…FM成分除去回路、４２……信号検出回路、４
３……検波回路、４４……積回路、４４ａ……掛
算器、４４ｂ……SIN ROM（SIN READ
ONLY MEMORY）、４５……ADC（アナログ・
デジタル変換回路）、４６……遅延分周回路、４
７……内部信号発生用分周回路、４８……基準信
号発振器、４９……遅延時間設定器、４１０……
第１メモリ回路、４１１……第２メモリ回路、４
１２……加算回路、４１３……制御回路。

Claims

【特許請求の範囲】１円周上に間隔配置した無指向性アンテナを順
次に切替えて走査しながら電波を受信することに
より得られる受信信号中の前記切替えにより生ず
る位相変化の位相差を検出した信号（以下、位相
差検出信号という）にもとづいて得たデータ（以
下、検出データという）をメモリに記憶してお
き、前記電波のＳ／Ｎの悪化または前記電波の断
続により生ずる不良の前記検出データに代えて、
以前に得られた良好な前記検出データを用いるこ
とにより、前記電波の到来方位を表示するための
信号（以下、方位表示信号という）を得る無線方
向探知機（以下、装置という）において、ａ前記走査の周期の1/2の周期ごとに交互に正
負の極性に形成される信号を内部信号として発
生する内部信号発生手段と、ｂ前記位相差検出信号にもとづいて得た交互に
正負の極性に形成された信号と前記内部信号と
を掛算して得られる信号を掛算極性信号として
得る掛算極性信号手段と、ｃ前記掛算極性信号を前記検出データとして前
記メモリーの第１のメモリ部分に記憶する第１
データ記憶手段と、ｄ前記第１のメモリ部分に記憶した前記検出デ
ータの記憶内容を前記メモリーの第２のメモリ
部分に移して記憶する第２データ記憶手段と、ｅ前記第２のメモリ部分に記憶した前記検出デ
ータの前記各極性部分の平均レベルにより得ら
れる信号（以下、平均レベル信号という）によ
つて前記内部信号の位相を可変制御する内部信
号位相制御手段と、ｆ前記切替えを行わない無指向性アンテナによ
る受信信号にもとづいて得られる信号（以下、
第２受信信号という）により電波のＳ／Ｎの悪
化または前記電波の断続の状態を検出した信号
を検出信号として得る電波状態検出手段と、ｇ前記検出信号にもとづいて、前記第１のメモ
リ部分に記憶されるべき前記検出データに代え
て、前記第２のメモリ部分に記憶されている前
記検出データを前記第１のメモリ部分に記憶す
る代替記憶手段と、ｈ前記第２のメモリ部分に記憶した前記検出デ
ータの内容にもとづいて得られる前記内部信号
の位相値または前記内部信号の発生にともなつ
て得られる前記内部信号の位相値により前記方
位表示信号を得る方位表示信号手段とを具備することを特徴とする装置。２特許請求の範囲第１項記載の装置であつて、ａ前記内部信号をSIN RONによつて発生する
前記内部信号発生手段を具備することを特徴とする装置。３特許請求の範囲第１項記載の装置であつて、ａ前記平均レベル信号を加算回路とにより得る
とともに、前記加算回路の出力にもとづいてプ
リセツタブルカウンタのプリセツト入力を与え
ることにより前記可変制御を行う前記内部信号
位相制御手段を具備することを特徴とする装置。４特許請求の範囲第１項記載の装置であつて、ａ前記第２受信信号の振幅と中心周波数とを検
出することにより前記検出信号を得る前記電波
状態検出手段を具備することを特徴とする装置。５円周上に間隔配置した無指向性アンテナを順
次に切替えて走査しながら電波を受信することに
より得られる受信信号中の前記切替えにより生ず
る位相変化の位相差を検出した信号（以下、位相
差検出信号という）にもとづいて得たデータ（以
下、検出データという）をメモリに記憶してお
き、前記電波のＳ／Ｎの悪化または前記電波の断
続により生ずる不良の前記検出データに代えて、
以前に得られた良好な前記検出データを用いるこ
とにより、前記電波の到来方位を表示するための
信号（以下、方位表示信号という）を得る無線方
向探知機（以下、装置という）において、ａ前記走査の周期の1/2の周期ごとに交互に正
負の極性に形成される信号を内部信号として発
生する内部信号発生手段と、ｂ前記位相差検出信号にもとづいて得た交互に
正負の極性に形成された信号と前記内部信号と
掛算して得られる信号を掛算極性信号として得
る掛算極性信号手段と、ｃ前記掛算極性信号を前記検出データとして前
記メモリーの第１のメモリ部分に記憶する第１
データ記憶手段と、ｄ前記第１のメモリ部分に記憶した前記検出デ
ータの記憶内容を前記メモリーの第２のメモリ
部分に移して記憶する第２データ記憶手段と、ｅ前記第２のメモリ部分に記憶した前記検出デ
ータの前記各極性部分の平均レベルにより得ら
れる信号（以下、平均レベル信号という）によ
つて前記内部信号の位相を可変制御する内部信
号位相制御手段と、ｆ前記切替えを行わない無指向性アンテナによ
る受信信号にもとづいて得られる信号（以下、
第２受信信号という）により電波のＳ／Ｎの悪
化または前記電波の断続の状態を検出した信号
を検出信号として得る電波状態検出手段と、ｇ前記検出信号にもとづいて、前記第１のメモ
リ部分に記憶されるべき前記検出データに代え
て、前記第２のメモリ部分に記憶されている前
記検出データを前記第１のメモリ部分に記憶す
る代替記憶手段と、ｈ前記検出信号にもとづいて、前記位相差検出
信号を得るための回路（以下、検波回路とい
う）の動作を停止する検波動作停止手段と、ｉ前記第２のメモリ部分に記憶した前記検出デ
ータの内容にもとづいて得られる前記内部信号
の位相値または前記内部信号の発生にともなつ
て得られる前記内部信号の位相値により前記方
位表示信号を得る方位表示信号手段とを具備することを特徴とする装置。６特許請求の範囲第５項記載の装置であつて、ａ前記内部信号をSIN RONによつて発生する
前記内部信号発生手段を具備することを特徴とする装置。７特許請求の範囲第５項記載の装置であつて、ａ前記平均レベル信号を加算回路とにより得る
とともに、前記加算回路の出力にもとづいてプ
リセツタブルカウンタのプリセツト入力を与え
ることにより前記可変制御を行う前記内部信号
位相制御手段を具備することを特徴とする装置。８特許請求の範囲第５項記載の装置であつて、ａ前記第２受信信号の振幅と中心周波数とを検
出することにより前記検出信号を得る前記電波
状態検出手段を具備することを特徴とする装置。９特許請求の範囲第５項記載の装置であつて、ａ前記検波回路をPLLを用いた検波回路によ
り構成する検波手段と、ｂ前記検出信号により前記PLLの動作を停止
する前記検波動作停止手段とを具備することを特徴とする装置。