JPH0149016B2 - - Google Patents

Info

Publication number
JPH0149016B2
JPH0149016B2 JP933984A JP933984A JPH0149016B2 JP H0149016 B2 JPH0149016 B2 JP H0149016B2 JP 933984 A JP933984 A JP 933984A JP 933984 A JP933984 A JP 933984A JP H0149016 B2 JPH0149016 B2 JP H0149016B2
Authority
JP
Japan
Prior art keywords
molded part
hydrogen gas
burrs
mold part
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP933984A
Other languages
English (en)
Other versions
JPS60153133A (ja
Inventor
Fumio Yabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP933984A priority Critical patent/JPS60153133A/ja
Publication of JPS60153133A publication Critical patent/JPS60153133A/ja
Publication of JPH0149016B2 publication Critical patent/JPH0149016B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスター、ダイオード又は
IC等のように合成樹脂のモールド部を有する電
子部品の製造に際して、前記モールド部の成形時
に発生するばりを除去する方法に関するものであ
る。
〔従来の技術とその問題点〕
一般に、トランジスターは、薄い金属板から第
1図に示すように、一つのトランジスターを構成
するベースリード片2、エミツタリード片3及び
コレクタリード片4とを一定の間隔(P)で多数
個連接して成るリードフレーム1を打ち抜き、該
リードフレーム1における各ベースリード片2の
先端部に半導体チツプをダイボンデングし、次い
で、この半導体チツプとエミツタリード片3及び
コレクタリード片4とを極く細い金線にてワイヤ
ーボンデングしたのち、各リード片対2,3,4
の先端部における半導体チツプ及び金線部分を、
成形金型内での合成樹脂の成形によるモールド部
5で第2図に示すように密封し、そして、リード
フレーム1における各リード片対2,3,4の相
互間の連接を、第3図に示すように、切断するこ
とにより、製品トランジスター6にするようにし
て製造していることは周知の通りである。
この製造中における合成樹脂によるモールド部
5の成形に際して、該モールド部5の周囲には、
成形金型の合せ面部に極く薄いフイルム状のばり
が発生する。このばりは、前記第3図における切
断時に除去されるが、完全に除去されるものでな
く、一部のばりがモールド部5に残ることにな
り、この残つたばりが、モールド部5に付いたま
ま次の工程に移行してその工程中において脱落す
るので、機械系及び電気系のトラブルの原因にな
り、特に、モールド部5の表面に製品名や仕様の
標印を捺印する工程では、その捺印ローラにモー
ルド部5から脱落したばり片が付着することによ
つて、捺印の不良を多発するのである。
しかも、前記モールド部5の成形時に発生する
ばりは、極く薄いフイルム状で、且つ、弾力性を
有するので、これを刃物で完全に切断除去するこ
とは著しく困難であるばかりか、一つの電子部品
におけるばりを一個づつ除去するにはコストが嵩
むのである。
本発明は、この問題を解消したばり取り方法を
提供するものである。
〔問題を解決するための手段〕
この目的を達成するため本発明は、電子部品に
おけるモールド部に、当該モールド部の成形後に
おいて水素ガスの火炎を吹き付けたのち、空気を
吹き付けることにした。
〔実施例〕
以下、本発明の実施例について述べる。
すなわち、前記第2図に示すようにしてモール
ド部5の成形の終わつたリードフレーム1を矢印
Aの方向に一定の速度で移送する途中において、
そのモールド部5に対して、第4図及び第5図に
示すように、水素トーチノズル7から噴出した水
素ガス火炎を吹き付けるのである。
すると、前記モールド部5の周囲に形成されて
いる極く薄いフイルム状のばりは、水素ガスの火
炎による燃焼によつて、焼失するか、或いは炭化
して極めて脆い状態になるから、次に、前記水素
トーチノズル7の個所よりリードフレーム1の移
送方向に適宜距離(L)だけ前方の位置におい
て、空気噴出ノズル8にから噴出する空気を吹き
付けることにより、前記ばりの炭化物は、モール
ド部5から吹き飛ばし除去されるのである(この
場合、前記空気噴出ノズル6に対向する位置に真
空吸引ノズル9を設けると、前記炭化物の除去効
率がより向上すると共に、炭化物の飛散による作
業環境の悪化を防止できる)。
ここに水素ガスの火炎を用いたのは、水素ガス
はクリーンでその燃焼に煤及び有害ガスの発生が
ないからであり、この水素ガスの火炎の吹き付け
は極く短時間で良いから、モールド部5内の半導
体チツプ、金線及びリード片2,3,4に対する
熱的な悪影響はなく、また、前記水素ガスの火炎
の吹き付け及びこれに続く空気の吹き付けによつ
て、前記モールド部5の表面に付着しているごみ
も同時に除去されるのである。
この場合において本発明者の実験によると、リ
ードフレーム1の長手方向への移送速度が毎秒
100mmであるとき、口径を0.2mmにした水素トーチ
ノズル7から毎分約3リツトル前後の水素ガスの
火炎を噴出したときにおいて、半導体チツプ等に
対する熱的悪影響が少ない状態のもとで、総ての
ばりを除去できるのであつた。
なお、上記実施例は、トランジスターの場合に
ついて説明したが、本発明はこれに限らず、合成
樹脂のモールド部を有するダイオード又はIC等
の他の電子部品におけるばり取りにも同様に適用
できることは言うまでもない。
〔発明の作用・効果〕
以上の通り本発明によれば、電子部品のモール
ド部の周囲におけるばりを、刃物によることな
く、水素ガスの火炎と空気との吹き付けによつて
至極簡単に除去できると共に、モールド部の表面
のごみをも同時に除去できるから、次の工程にお
いてばり及びごみが、機械系及び電気系に対する
トラブルの原因にならないばかりか、標印工程に
おいてはばり及びごみによつて捺印不良を生じる
ことを防止できるのであり、しかも、クリーンな
水素ガスの火炎を使用するため作業環境を悪化す
ることがなく、且つ、ばり取りに要するコストを
著しく低減できる効果を有する。
【図面の簡単な説明】
第1図、第2図及び第3図はトランジスターの
製造工程を示す図、第4図は本発明の実施例を示
す正面図、第5図は第4図の平面図である。 1……リードフレーム、2,3,4……リード
片、5……モールド部、6……トランジスター、
7……水素トーチノズル、8……空気噴出ノズ
ル。

Claims (1)

    【特許請求の範囲】
  1. 1 電子部品におけるモールド部に、当該モール
    ド部の成形後において水素ガスの火炎を吹き付け
    たのち、空気を吹き付けることを特徴とする電子
    部品におけるモールド部のばり取り方法。
JP933984A 1984-01-20 1984-01-20 電子部品におけるモ−ルド部のばり取り方法 Granted JPS60153133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP933984A JPS60153133A (ja) 1984-01-20 1984-01-20 電子部品におけるモ−ルド部のばり取り方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP933984A JPS60153133A (ja) 1984-01-20 1984-01-20 電子部品におけるモ−ルド部のばり取り方法

Publications (2)

Publication Number Publication Date
JPS60153133A JPS60153133A (ja) 1985-08-12
JPH0149016B2 true JPH0149016B2 (ja) 1989-10-23

Family

ID=11717709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP933984A Granted JPS60153133A (ja) 1984-01-20 1984-01-20 電子部品におけるモ−ルド部のばり取り方法

Country Status (1)

Country Link
JP (1) JPS60153133A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712047B2 (ja) * 1986-06-28 1995-02-08 新日本無線株式会社 半導体装置の製造方法
JPH0271535A (ja) * 1988-05-12 1990-03-12 Sanken Electric Co Ltd 樹脂封止型電子部品の樹脂バリ除去方法
US5075255A (en) * 1991-02-27 1991-12-24 Motorola, Inc. Method of removing contaminants from a plated article with a clean burning hydrogen flame

Also Published As

Publication number Publication date
JPS60153133A (ja) 1985-08-12

Similar Documents

Publication Publication Date Title
EP1756857B1 (en) Production method of compound semiconductor device wafer
US7041579B2 (en) Hard substrate wafer sawing process
JPH0149016B2 (ja)
JP2005333122A (ja) 化合物半導体発光素子ウェハーの製造方法
US6960119B1 (en) Method and system for deflashing mold compound
JPH0145228B2 (ja)
JPH0629332A (ja) 半導体素子吸着治具
JPH03139862A (ja) 半導体装置
JPS61135145A (ja) リ−ドフレ−ム
JP2500639B2 (ja) 半導体レ―ザの端面コ―ティング膜の形成方法
JPS61148825A (ja) 電子部品におけるモ−ルド部のばり取り方法
JP3003630B2 (ja) コレット装置及びチップ取扱方法
JP2606175B2 (ja) 回路基板の分割方法
JPS61241957A (ja) リードフレームの製造方法およびリードフレームを用いた半導体装置の製造方法
JP3564300B2 (ja) リード切断方法およびその方法に用いられる金型
JP2861960B2 (ja) ダイシング方法
JP2007152438A (ja) 半導体製造装置及びその製造方法
JPH0567599A (ja) 半導体装置の製造方法
JPS60103628A (ja) 樹脂封止型半導体装置の製造方法
JPS6158261A (ja) 半導体装置の製造方法
JPS63296256A (ja) 樹脂封止型半導体装置の製造方法
JPH0342687Y2 (ja)
JPS6311717Y2 (ja)
JPS63136636A (ja) 成形金型
JPS6166952U (ja)