JPH0148672B2 - - Google Patents

Info

Publication number
JPH0148672B2
JPH0148672B2 JP3167883A JP3167883A JPH0148672B2 JP H0148672 B2 JPH0148672 B2 JP H0148672B2 JP 3167883 A JP3167883 A JP 3167883A JP 3167883 A JP3167883 A JP 3167883A JP H0148672 B2 JPH0148672 B2 JP H0148672B2
Authority
JP
Japan
Prior art keywords
conductor
paste
baking
connection
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3167883A
Other languages
English (en)
Other versions
JPS59155995A (ja
Inventor
Asao Morikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP3167883A priority Critical patent/JPS59155995A/ja
Publication of JPS59155995A publication Critical patent/JPS59155995A/ja
Publication of JPH0148672B2 publication Critical patent/JPH0148672B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
本発明はW又はMo導体の同時焼成多層基板上
にCu導体配線とガラス被覆層とを交互に複層形
成して成る多層配線基板のW又はMo導体とCu導
体との接続技術に関するものである。 最近、W又はMo導体の同時焼成多層基板技術
とCu導体材料とを使用した厚膜多層配線技術と
を組み合わせた多層配線基板が見られるようにな
つてきた。この方法は、Cu導体の導電率が高く、
マイグレーシヨンを起こしにくくて、W又はMo
導体の信号速度に比べて約20%(厚膜形成法)短
くなるため高速化用途例えばコンピユーター、テ
レビチユーナー等に最適である。又多層配線基板
の上部形成Cuの配線層は種類の異なるLSIを載せ
るときの設計変更部としても使用出来るためであ
る。 この多層配線基板の従来の作成法は、スルーホ
ールを設けたグリーンシート上にW又はMo粉末
を溶剤等で調製したペーストをスクリーン印刷に
てスルーホール埋めと配線部とを形成し、これを
所望枚数だけ積層接着して、樹脂抜き後非酸化零
囲気中にて焼結し、上面にW又はMo部の露出し
た多層基板を得る。この露出したW又はMo上に
Niメツキを施し、その上にCuペーストを印刷し
て窒素雰囲気中で焼き付け後、その上面をガラス
ペーストでスクリーン印刷して被覆し、窒素雰囲
気中で焼き付ける。このCuペースト印刷、焼き
付け、ガラスペースト印刷、焼き付け工程を反復
して所望の2〜5層を形成して作成されていた。 この従来法によると、W又はMo導体+Niメツ
キ+Cu導体との密着性は良好となるが、Cuペー
スト焼き付けとガラスペースト焼き付け工程の反
復形成で、3層形成品までは良好な接続結線が出
来るが、しかし4〜5層形成品になるにつれての
焼き付け回数が増加するにつれ接続部の結合が弱
くなり、接続不良の発生もみられる様になつてき
た。 本発明は焼き付け回数を増加して積層数をどん
なに増しても、接続結線部に異常が生ぜず強固な
結合状態であり、かつ多層配線基板として使用さ
れる時、導通抵抗の経時変化の起きないものを作
成すべく鋭意研究の結果、下記の方法を見い出し
た。 本発明の要旨を第1図A図の多層配線基板の省
略断面図及びB図の一部拡大断面図により述べれ
ば、W又はMo導体2の同時焼成多層基板1上
に、Cu導体配線3とガラス被覆層4とを交互に
複層形成して成る多層配線基板のW又はMo導体
2とCu導体3との接続法において該W又はMo導
体2の接続部7にNiメツキ5を施し、その上に
更にNiペースト6を印刷し水素/窒素雰囲気で
焼き付けた後、Cuペースト3を印刷し窒素雰囲
気で焼き付けてW又はMo導体2とCu導体3との
接続を形成したことを特徴とするものである。 本発明の採用により、焼き付け回数を10回繰返
しても導通抵抗は殆ど変化しない強個な結線とな
り、かつ多層配線基板としての実用通電試験も
4000時間経過後も何等異常を認めず現在続行中で
ある。 本発明の導体接続法で強固な結線が出来た理由
として、W又はMoとCu間に、どちらとも反応し
やすいNi層を介在したこと、窒素雰囲気にて酸
化されるW又はMo層をNiメツキにて確実完全に
被覆したこと(直接のNiペースト被覆では不充
分)、Niペースト被覆によりCuペーストとの接触
凹凸面の食い込みにより、一段と反応結合層を強
固に形成したこと等によるものと判断される。ま
た窒素雰囲気中にてCuとガラスの焼き付けを行
つたのは、ガラス層の水素による強度劣化を防止
するためである。 以下、実施例につき説明するが、本発明の要旨
を越えない範囲内において、これに限定されな
い。 可塑剤、分散剤、溶剤等を添加して調製したア
ルミナ含有量96%の泥漿をキヤリアフイルム上
に、公知のドクターブレード工法でキヤステイン
グして、厚さ0.5mmのグリーンシートを成形した。
これを120×60mm寸法に裁断して10枚を作り、こ
の内の9枚に上下層との結線用のスルーホールを
穿設し、この孔内へW金属粉末よりなるベースト
を充填した。以上10枚のシート上面に所望の回路
配線をWペーストでスクリーン印刷にて形成し、
乾燥後10枚を上、下層との導通のない1枚を最下
層として積層圧着した。これを脂樹抜き後、水素
と窒素との混合雰囲気中の1550℃にて焼結し、多
層基板を得た。この基板の最上面に露出したWメ
タライズ上にNiメツキを厚さ3〜5μm施し、そ
の上にNi粉末よりなるペーストにて厚さ15〜20μ
mをクリーン印刷にて塗布し、水素と窒素との混
合雰囲気中の850℃にて焼き付けた。 次にNiメタライズ上を通り所望の回路配線を、
市販のデユポン製Ciペースト(No.9922)にて厚さ
15〜20μmをスクリーン印刷して配線を形成し、
窒素雰囲気中の850℃にて焼き付けた。このCuメ
タライズ上面を市販のデユポン製ガラスペースト
(No.4175)にてスクリーン印刷を2回反復して厚
さ30〜40μmの被覆層を形成し、乾燥後、窒素雰
囲気中の850℃にて焼き付けた。 以上のCuペーストでの回路配線印刷、焼き付
け、ガラスペースト被覆印刷、焼き付けの工程を
反復繰返して5層を形成し、目的の多層配線基板
を製作した。 比較例 上記実施例と同じ方法で10層形成したW配線の
同時焼成多層基板上にNiペースト印刷とその焼
き付けの工程を省略した以外はすべて実施例と同
じ方法で多層配線基板を製作した。 以上の実施例、比較例でのW配線の同時焼成基
板上にCuペースト配線印刷、焼き付け、ガラス
ペースト印刷、焼き付けを一層として、各層毎に
導通抵抗を測定したものを第1表に示す。
【表】 (注) ×印は断線を示す。
第1表より明らかな様にWメタライズ上にNi
メツキを施しそれにCuをメタライズした比較品
は、その焼き付けの回数が増加するに従つて導通
抵抗が大きくなり、5層形成品(焼き付け回数10
回)になると接続断線が発生する。それに対して
Wメタライズ−Niメツキ−Niペースト焼き付け
−Cuメタライズの本発明品は、焼き付け回数が
増加しても導通抵抗の増加はなく、5層形成品も
異常は認められず良好な導体接続の多層配線基板
が完了した、この基板の実用通電試験4000時間経
過後も異常なく現在続行中である。
【図面の簡単な説明】
第1図Aは本発明の多層配線基板の省略断面図
を示し、図中円Bの拡大図をB図に示す。 1……セラミツク基板、2……W又はMo回路
配線、3,3′……Cu導体配線、4……ガラス被
覆層、5……Niメツキ、6……Niペースト焼き
付け層、7……接続部。

Claims (1)

    【特許請求の範囲】
  1. 1 W又はMo導体の同時焼成多層基板上に、Cu
    導体配線とガラス被覆層とを交互に複層形成して
    成る多層配線基板のW又はMo導体とCu導体との
    接続法において、該W又はMo導体の接続部にNi
    メツキを施し、その上に更にNiペーストを印刷
    し水素/窒素雰囲気で焼き付けた後、Cuペース
    トを印刷し窒素雰囲気で焼き付けてW又はMo導
    体とCu導体との接続を形成したことを特徴とす
    る多層配線基板の導体接続法。
JP3167883A 1983-02-25 1983-02-25 多層配線基板の導体接続法 Granted JPS59155995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3167883A JPS59155995A (ja) 1983-02-25 1983-02-25 多層配線基板の導体接続法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3167883A JPS59155995A (ja) 1983-02-25 1983-02-25 多層配線基板の導体接続法

Publications (2)

Publication Number Publication Date
JPS59155995A JPS59155995A (ja) 1984-09-05
JPH0148672B2 true JPH0148672B2 (ja) 1989-10-20

Family

ID=12337764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3167883A Granted JPS59155995A (ja) 1983-02-25 1983-02-25 多層配線基板の導体接続法

Country Status (1)

Country Link
JP (1) JPS59155995A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153893A (ja) * 1986-12-18 1988-06-27 伊勢電子工業株式会社 多層プリント配線板

Also Published As

Publication number Publication date
JPS59155995A (ja) 1984-09-05

Similar Documents

Publication Publication Date Title
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
EP0660651B1 (en) Multilayer ceramic circuit substrate, process for producing the same, and electrically conductive material for use in multilayer ceramic circuit substrate
JPS62279695A (ja) セラミツク多層配線基板
JPH0148672B2 (ja)
JP3167796B2 (ja) セラミックス回路基板
JPH0466688B2 (ja)
JP2738600B2 (ja) 回路基板
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JPH08203769A (ja) セラミック電子部品
JPS63239999A (ja) セラミツク多層積層体の製造方法
JP2842707B2 (ja) 回路基板
JP2515165B2 (ja) 多層配線基板の製造方法
JP3950950B2 (ja) セラミック配線基板の製造方法
JPH03280491A (ja) 回路基板
JPH0217952B2 (ja)
JPH0794839A (ja) 回路基板
JPH0620516A (ja) 導体組成物,セラミック多層基板及び半導体装置
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPS60198761A (ja) ろう付け方法
JPH10208970A (ja) 積層セラミックコンデンサ
JPH04369288A (ja) 回路基板
JPS6381894A (ja) セラミツクス回路基板の製造方法
JPH05343851A (ja) 多層セラミック基板の製造方法
JPS62123795A (ja) 配線基板
JPH0473994A (ja) セラミック配線基板