JPH0145152Y2 - - Google Patents
Info
- Publication number
- JPH0145152Y2 JPH0145152Y2 JP1983167575U JP16757583U JPH0145152Y2 JP H0145152 Y2 JPH0145152 Y2 JP H0145152Y2 JP 1983167575 U JP1983167575 U JP 1983167575U JP 16757583 U JP16757583 U JP 16757583U JP H0145152 Y2 JPH0145152 Y2 JP H0145152Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- voltage
- power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 229920006395 saturated elastomer Polymers 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は保護回路に係り、特に、オーデイオア
ンプ等の低周波増幅器に用いて最適な保護回路に
関する。
ンプ等の低周波増幅器に用いて最適な保護回路に
関する。
(従来技術)
一般に、オーデイオアンプは第1図に示すよう
な構成が採られており、入力部INから入力され
た信号は電圧増幅部VAを介して電力増幅部PA
で電力増幅された後、スピーカーSPを駆動する
ようになつている。上記電力増幅部PAには定格
出力に見合つた単一電源回路により電力が供給さ
れるように構成されている。
な構成が採られており、入力部INから入力され
た信号は電圧増幅部VAを介して電力増幅部PA
で電力増幅された後、スピーカーSPを駆動する
ようになつている。上記電力増幅部PAには定格
出力に見合つた単一電源回路により電力が供給さ
れるように構成されている。
しかるに、上記した従来のオーデイオアンプに
おいては、アンプからの出力が常に直接的にスピ
ーカーに印加されるものであるため、オーデイオ
システムの誤接続、ハウリング、又は使用者の操
作ミス等によつてアンプの入力端に過大な信号が
入力されると、これがそのまま増幅され、電源電
圧に匹適する電圧がスピーカーに印加されてしま
うこととなつていた。しかも最近のアンプは定格
出力の2倍程度の最大出力を出力する能力がある
ため、最大許容入力の十分でないスピーカーを使
用するとボイスコイルが焼損する等の事故が頻出
し、特に、最大出力時には出力がクリツプした状
態となるため高域のスペクトルが大巾に増加し、
特にツイーターが破壊され易くなる等の問題があ
つた。このような事故を防止すべく、アンプとス
ピーカーとの整合に関する基準がIEC
(INTERNATIONAL ELECTRONICAL
COMMISSON)で討議されるなどしているが、
従来のASO検出型保護回路などはアンプの保護
を主目的としておりアンプのクリツプに起因する
スピーカー破損についてはほとんど効果がないば
かりか、性能・音質が劣化する等の欠点もあり十
分なものではなかつた。
おいては、アンプからの出力が常に直接的にスピ
ーカーに印加されるものであるため、オーデイオ
システムの誤接続、ハウリング、又は使用者の操
作ミス等によつてアンプの入力端に過大な信号が
入力されると、これがそのまま増幅され、電源電
圧に匹適する電圧がスピーカーに印加されてしま
うこととなつていた。しかも最近のアンプは定格
出力の2倍程度の最大出力を出力する能力がある
ため、最大許容入力の十分でないスピーカーを使
用するとボイスコイルが焼損する等の事故が頻出
し、特に、最大出力時には出力がクリツプした状
態となるため高域のスペクトルが大巾に増加し、
特にツイーターが破壊され易くなる等の問題があ
つた。このような事故を防止すべく、アンプとス
ピーカーとの整合に関する基準がIEC
(INTERNATIONAL ELECTRONICAL
COMMISSON)で討議されるなどしているが、
従来のASO検出型保護回路などはアンプの保護
を主目的としておりアンプのクリツプに起因する
スピーカー破損についてはほとんど効果がないば
かりか、性能・音質が劣化する等の欠点もあり十
分なものではなかつた。
(考案の目的)
本考案は、上記した点に鑑みてなされたもので
あり、その目的は、アンプ本来の性能・音質劣化
を招くことなく、アンプのの出力がクリツプ状態
になつたときにだけ適確な保護動作を行わせるこ
とができるようにした保護回路を提供することに
ある。
あり、その目的は、アンプ本来の性能・音質劣化
を招くことなく、アンプのの出力がクリツプ状態
になつたときにだけ適確な保護動作を行わせるこ
とができるようにした保護回路を提供することに
ある。
(考案の構成)
本考案に係る保護回路は、低圧側及び高圧側の
二組の電源回路と、夫々の電源を選択的に用いる
電力増幅回路と、該電力増幅回路の前段に設けら
れた電圧増幅回路と、上記二組の電源回路を選択
的に電力増幅回路に接続する制御部とを有する増
幅器において、 上記制御部は電力増幅回路からの出力電圧を検
出し、出力電圧の飽和が一定時間以上持続したと
きにだけ信号を出力するようになつている検出回
路と、該検出回路からの信号によつて作動し、い
ずれの電源回路を使用するかを選択する分配回路
とを具備し、負荷への印加電圧を制限するように
構成されている。
二組の電源回路と、夫々の電源を選択的に用いる
電力増幅回路と、該電力増幅回路の前段に設けら
れた電圧増幅回路と、上記二組の電源回路を選択
的に電力増幅回路に接続する制御部とを有する増
幅器において、 上記制御部は電力増幅回路からの出力電圧を検
出し、出力電圧の飽和が一定時間以上持続したと
きにだけ信号を出力するようになつている検出回
路と、該検出回路からの信号によつて作動し、い
ずれの電源回路を使用するかを選択する分配回路
とを具備し、負荷への印加電圧を制限するように
構成されている。
(実施例)
本考案に係る保護回路の実施例を第2図乃至第
4図に基づいて説明する。第2図は基本的ブロツ
ク図、第3図は具体的回路例、第4図は他の実施
例を示し、図中BHは高圧側電源、BLは低圧側
電源を夫々示し、夫々高圧側アンプPH、低圧側
アンプPLを駆動するようになつている。1は検
出回路であつて、電圧増幅回路VAからの出力電
圧を検出し、出力電圧の飽和が一定時間以上接続
したときにだけ信号を出力するようになつてお
り、クリツプ検出部2、積分器3、振巾制御部4
とから構成されている。Sは分配回路であつて、
スイツチ制御部SCとスイツチ部S1とから構成さ
れており、電圧増幅回路VAからの出力を高圧側
アンプPH又は低圧側アンプPLに分配して供給す
ることができるようになつている。この結果、
夫々のアンプPH又はPLに電源を供給すべき電源
BH又はBLが選択的に使用されることとなる。
したがつて、高圧側アンプPHの動作中に上記電
圧増幅回路VAからの出力がクリツプした場合に
おいては自動的に高圧側アンプPHからの低圧側
アンプPLに切り換えられ、出力部OUTにおける
電力は減少する。第3図は具体的回路例を示し、
トランジスタQ1,Q2、抵抗R26はライバー段を構
成する回路、トランジスタQ3〜Q6、抵抗R1〜R5
はスイツチ回路、トランジスタQ7〜Q9、ダイオ
ードD1,D2、抵抗R7〜R11、電源E1,E2は出力
レベル検出とスイツチ制御とを行なわせるように
構成された回路、トランジスタQ11,Q12は高出
力用増巾段を構成する回路トランジスタQ13,
Q14は低出力用電力増幅段、トランジスタQ15、
抵抗R15、バイアス回路BIはプリドライバー段、
トランジスタQ16、抵抗R17,R18はクリツプ検出
回路、トランジスタQ17〜Q21、ダイオードD5〜
D8、抵抗R19〜R25、コンデンサC1は出力制限回
路を夫々構成している。
4図に基づいて説明する。第2図は基本的ブロツ
ク図、第3図は具体的回路例、第4図は他の実施
例を示し、図中BHは高圧側電源、BLは低圧側
電源を夫々示し、夫々高圧側アンプPH、低圧側
アンプPLを駆動するようになつている。1は検
出回路であつて、電圧増幅回路VAからの出力電
圧を検出し、出力電圧の飽和が一定時間以上接続
したときにだけ信号を出力するようになつてお
り、クリツプ検出部2、積分器3、振巾制御部4
とから構成されている。Sは分配回路であつて、
スイツチ制御部SCとスイツチ部S1とから構成さ
れており、電圧増幅回路VAからの出力を高圧側
アンプPH又は低圧側アンプPLに分配して供給す
ることができるようになつている。この結果、
夫々のアンプPH又はPLに電源を供給すべき電源
BH又はBLが選択的に使用されることとなる。
したがつて、高圧側アンプPHの動作中に上記電
圧増幅回路VAからの出力がクリツプした場合に
おいては自動的に高圧側アンプPHからの低圧側
アンプPLに切り換えられ、出力部OUTにおける
電力は減少する。第3図は具体的回路例を示し、
トランジスタQ1,Q2、抵抗R26はライバー段を構
成する回路、トランジスタQ3〜Q6、抵抗R1〜R5
はスイツチ回路、トランジスタQ7〜Q9、ダイオ
ードD1,D2、抵抗R7〜R11、電源E1,E2は出力
レベル検出とスイツチ制御とを行なわせるように
構成された回路、トランジスタQ11,Q12は高出
力用増巾段を構成する回路トランジスタQ13,
Q14は低出力用電力増幅段、トランジスタQ15、
抵抗R15、バイアス回路BIはプリドライバー段、
トランジスタQ16、抵抗R17,R18はクリツプ検出
回路、トランジスタQ17〜Q21、ダイオードD5〜
D8、抵抗R19〜R25、コンデンサC1は出力制限回
路を夫々構成している。
以下、その動作例をプラス側半サイクルについ
て説明するに、先ず、出力振巾が小さいときには
トランジスタQ3,Q7,Q9はオフ、トランジスタ
Q5はオンになるためトランジスタQ13が動作し、
電源+BLからのトランジスタQ13を通して負荷に
電力が供給される。ここで、出力振巾が基準電圧
E1より約1.2V(トランジスタQ9、ダイオードD1の
スレツシヨルドレベル)上昇するとトランジスタ
Q9がオンとなり、トランジスタQ7,Q3がオン状
態となる。従つて、負荷(スピーカーSP)への
電力は電源+BHからトランジスタQ11を通して
供給される。上記した動作は要するに出力振巾に
応じて電源と電力素子を選択するものであり、出
力素子の電力損失を軽減する効果がある。
て説明するに、先ず、出力振巾が小さいときには
トランジスタQ3,Q7,Q9はオフ、トランジスタ
Q5はオンになるためトランジスタQ13が動作し、
電源+BLからのトランジスタQ13を通して負荷に
電力が供給される。ここで、出力振巾が基準電圧
E1より約1.2V(トランジスタQ9、ダイオードD1の
スレツシヨルドレベル)上昇するとトランジスタ
Q9がオンとなり、トランジスタQ7,Q3がオン状
態となる。従つて、負荷(スピーカーSP)への
電力は電源+BHからトランジスタQ11を通して
供給される。上記した動作は要するに出力振巾に
応じて電源と電力素子を選択するものであり、出
力素子の電力損失を軽減する効果がある。
ここで更に振巾が大きくなり、出力はクリツプ
し始めるとプリドライバー段であるトランジスタ
Q16のエミツタ電位が急に上昇しトランジスタ
Q16をオン状態にする。するとトランジスタQ21
がオフ、トランジスタQ17〜Q20がオンとなり、
トランジスタQ1のベースの電位は電源電圧E1よ
り約0.6V高い電圧に制限される(ダイオードD5,
D7、トランジスタQ17のスレツシヨルド電圧によ
り決定される)。出力電圧は必ずトランジスタQ1
のベース電圧より1.2V以上低い電圧で動作する
ようになつているため、その電圧〔V〕は E1+0.6−1.2=E1−0.6〔V〕 となり、E1+1.2〔V〕以上でオン状態となるよう
に設定されているトランジスタQ9がオンするこ
とはない。従つて、トランジスタQ5がオンとな
り、第3図に示す回路は低圧側(+BL)の電源
及び低圧側の増幅器で動作することとなり、出力
電力は完全に抑制されて、スピーカーSPを保護
することができる。抵抗R21〜R23、コンデンサ
C1からなる積分回路はチヤタリング防止のため
のものであり、正常な楽音入力信号等の短時間に
於けるピーク電圧のクリツプによつては出力が制
限されないようにするためのものである。即ち、
或る特定の時間以上出力がクリツプ状態にある場
合にだけ上記した保護動作をさせるようにした遅
延機能を有し、誤動作を防止するようになつてい
る。
し始めるとプリドライバー段であるトランジスタ
Q16のエミツタ電位が急に上昇しトランジスタ
Q16をオン状態にする。するとトランジスタQ21
がオフ、トランジスタQ17〜Q20がオンとなり、
トランジスタQ1のベースの電位は電源電圧E1よ
り約0.6V高い電圧に制限される(ダイオードD5,
D7、トランジスタQ17のスレツシヨルド電圧によ
り決定される)。出力電圧は必ずトランジスタQ1
のベース電圧より1.2V以上低い電圧で動作する
ようになつているため、その電圧〔V〕は E1+0.6−1.2=E1−0.6〔V〕 となり、E1+1.2〔V〕以上でオン状態となるよう
に設定されているトランジスタQ9がオンするこ
とはない。従つて、トランジスタQ5がオンとな
り、第3図に示す回路は低圧側(+BL)の電源
及び低圧側の増幅器で動作することとなり、出力
電力は完全に抑制されて、スピーカーSPを保護
することができる。抵抗R21〜R23、コンデンサ
C1からなる積分回路はチヤタリング防止のため
のものであり、正常な楽音入力信号等の短時間に
於けるピーク電圧のクリツプによつては出力が制
限されないようにするためのものである。即ち、
或る特定の時間以上出力がクリツプ状態にある場
合にだけ上記した保護動作をさせるようにした遅
延機能を有し、誤動作を防止するようになつてい
る。
第4図は他の実施例を示し、電力増幅部PAに
選択的に低圧又は高圧の電源BL,BHを供給す
るようになつており、その切換はスイツチ部S2に
よつて行なわれるようにしたものである。
選択的に低圧又は高圧の電源BL,BHを供給す
るようになつており、その切換はスイツチ部S2に
よつて行なわれるようにしたものである。
(考案の効果)
本考案に係る保護回路によれば、オーデイオシ
ステムの誤接続、ハウリングの発生、又は誤操作
等による過大な入力信号があつても異常出力が発
生することはなく、増巾素子やスピーカーが劣化
したり破壊したりする虞はない。しかも或る一定
時間以上クリツプ状態が持続した場合にだけ保護
回路が動作するためアンプ本来の性能・音質が劣
化することはなく、特に、オーデイオアンプ用の
保護回路として最適である。
ステムの誤接続、ハウリングの発生、又は誤操作
等による過大な入力信号があつても異常出力が発
生することはなく、増巾素子やスピーカーが劣化
したり破壊したりする虞はない。しかも或る一定
時間以上クリツプ状態が持続した場合にだけ保護
回路が動作するためアンプ本来の性能・音質が劣
化することはなく、特に、オーデイオアンプ用の
保護回路として最適である。
第1図は一般的な増幅回路を示すブロツク図、
第2図乃至第4図は本考案に係る保護回路を増幅
回路に実施した例を示し、第2図はブロツク図、
第3図は具体的回路例、第4図は他の実施例を示
すブロツク図である。 BL:低圧側電源、BH:高圧側電源、PA:電
力増幅部、PL:低圧側アンプ、PH:高圧側アン
プ、1:検出回路、2:クリツプ検出部、3:積
分器、4:振巾制御部。
第2図乃至第4図は本考案に係る保護回路を増幅
回路に実施した例を示し、第2図はブロツク図、
第3図は具体的回路例、第4図は他の実施例を示
すブロツク図である。 BL:低圧側電源、BH:高圧側電源、PA:電
力増幅部、PL:低圧側アンプ、PH:高圧側アン
プ、1:検出回路、2:クリツプ検出部、3:積
分器、4:振巾制御部。
Claims (1)
- 【実用新案登録請求の範囲】 低圧側及び高圧側の二組の電源回路と、夫々の
電源を選択的に用いる電力増幅回路と、該電力増
幅回路の前段に設けられた電圧増幅回路と、上記
二組の電源回路を選択的に電力増幅回路に接続す
る制御部とを有する増幅器において、 上記制御部は、クリツプ検出部と積分器と振幅
制御部とによつて構成されていて電力増幅回路の
前段に設けられた上記電圧増幅回路からの出力電
圧を検出して出力電圧の飽和が一定時間以上持続
したときにだけ信号を出力するようになつている
検出回路と、該検出回路からの信号によつて作動
し、いずれの電源回路を使用するかを選択する分
配回路とを具備し、負荷への印加電圧を制限する
ように構成されていることを特徴とする保護回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16757583U JPS6077117U (ja) | 1983-10-31 | 1983-10-31 | 保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16757583U JPS6077117U (ja) | 1983-10-31 | 1983-10-31 | 保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6077117U JPS6077117U (ja) | 1985-05-29 |
JPH0145152Y2 true JPH0145152Y2 (ja) | 1989-12-27 |
Family
ID=30366582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16757583U Granted JPS6077117U (ja) | 1983-10-31 | 1983-10-31 | 保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6077117U (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6095719U (ja) * | 1983-12-06 | 1985-06-29 | 株式会社ケンウッド | 増幅器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5360146A (en) * | 1976-11-10 | 1978-05-30 | Torio Kk | Amplifying circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5668314U (ja) * | 1979-10-31 | 1981-06-06 |
-
1983
- 1983-10-31 JP JP16757583U patent/JPS6077117U/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5360146A (en) * | 1976-11-10 | 1978-05-30 | Torio Kk | Amplifying circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS6077117U (ja) | 1985-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4983927A (en) | Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients | |
US5199079A (en) | Supply voltage responsive audible transient (POP) suppression arrangement | |
US5208865A (en) | Muting circuit using common mode rejection of differential amplifier | |
JP3410061B2 (ja) | D級アンプ | |
US6040740A (en) | Audio transient suppression device | |
JPH06261386A (ja) | ミューティング制御回路 | |
US4015215A (en) | Push-pull power amplifier circuit | |
JP2002354571A (ja) | 音声ミューティング回路 | |
JP2002158542A (ja) | 出力回路 | |
US7940940B2 (en) | Muting circuit and semiconductor integrated circuit | |
JPH0145152Y2 (ja) | ||
JPH08213849A (ja) | 音声ミュート回路 | |
JPH041525B2 (ja) | ||
JP2534913B2 (ja) | スピ―カの逆起電力吸収回路 | |
JPH0411380Y2 (ja) | ||
KR910001299Y1 (ko) | 음성 찌그러짐 방지회로 | |
JP2544234Y2 (ja) | 3d方式の音響増幅器 | |
KR20040014819A (ko) | 오디오 앰프의 뮤트 제어회로 | |
JP2003168928A (ja) | 音声ミュート回路 | |
JPS641780Y2 (ja) | ||
KR200146250Y1 (ko) | 음성신호 스위칭 회로 | |
KR100211751B1 (ko) | 출력 직류 전압 변동 방지를 위한 뮤팅 회로 | |
JP2008067187A (ja) | ミュート回路、およびそれを備えた半導体集積回路 | |
KR200146560Y1 (ko) | 모니터의 음성 뮤트회로 | |
JP2578812Y2 (ja) | 電子機器用音声回路 |