JPH041525B2 - - Google Patents

Info

Publication number
JPH041525B2
JPH041525B2 JP5916882A JP5916882A JPH041525B2 JP H041525 B2 JPH041525 B2 JP H041525B2 JP 5916882 A JP5916882 A JP 5916882A JP 5916882 A JP5916882 A JP 5916882A JP H041525 B2 JPH041525 B2 JP H041525B2
Authority
JP
Japan
Prior art keywords
circuit
output
level
signal
amplification circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5916882A
Other languages
English (en)
Other versions
JPS58177022A (ja
Inventor
Yoshio Ochiai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5916882A priority Critical patent/JPS58177022A/ja
Publication of JPS58177022A publication Critical patent/JPS58177022A/ja
Publication of JPH041525B2 publication Critical patent/JPH041525B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 本発明はステレオ再生装置の出力回路等に使用
して好適な自動レベル制御回路に関し、特に大レ
ベルの信号が供給されたときにスピーカーシステ
ムのツイータが破損するのを防止すると共に常に
歪の少ない良好な信号を得ることができる様に
し、更に出力信号レベルの最大値を任意に設定で
きるようにしたものである。
一般にステレオ再生装置に於いて出力増幅回路
に大レベル信号が供給され、この出力増幅回路が
飽和し、この出力信号がクリツプしたときは、こ
の出力増幅回路の出力信号の周波数成分は高い周
波数側に片寄り、スピーカーシステムのツイータ
ーに供給される成分が多くなり、このツイーター
に許容電力(一般には全システムで100Wのとき
はツイーターは10W程度である。)以上の大電力
が連続的に供給されることがあり、このツイータ
ーが破損することがあつた。又小電力の出力増幅
回路に於いてもその出力信号の尖頭部がクリツプ
されるので信号の歪が多く音が濁る欠点があつ
た。
斯る点に鑑み先に大レベルの信号が供給された
ときにスピーカーシステムのツイーターが破損す
るのを防止する様にすると共に常に歪の少ない良
好な信号を得ることができる様にしたものが提案
されている。
以下第1図及び第2図を参照しながらこれにつ
き説明しよう。
第1図に於いて、1は例えば検波回路よりの音
声信号が供給される音声信号入力端子を示し、こ
の音声信号入力端子1に供給される音声信号を利
得制御回路2を介して電圧増幅回路3の入力側に
供給する。この利得制御回路2としては例えば第
1図に示す様に入力端子1を抵抗器2aを介して
電圧増幅回路3の入力側に接続し、この抵抗器2
a及び電圧増幅回路3の入力側の接続点をnチヤ
ンネルの電界効果トランジスタ2bのドレインに
接続し、この電界効果トランジスタ2bのソース
を接地し、この電界効果トランジスタ2bのゲー
トに利得制御信号を供給する様にしたものを使用
する。この電圧増幅回路3の出力側を電力増幅回
路4を介して例えば低音再生専用のウーハー、中
音再生専用のミツドレンジ、高音再生専用のツイ
ーターより成るスピーカーシステムに音声信号を
供給する音声出力端子5に接続する。この電力増
幅回路4の出力側を負帰還回路6を介して電圧増
幅回路3の負帰還信号入力端子に接続する。之等
電圧増幅回路3、電力増幅回路4及び負帰還回路
6は従来周知の如く構成する。
本例に於いては電圧増幅回路3及び電力増幅回
路4の接続点をこの電力増幅回路4の動作状態を
検出する検出回路7の入力側に接続する。この検
出回路7としては例えば第1図に示す如く構成す
る。即ちこの電圧増幅回路3及び電力増幅回路4
の接続点aを抵抗器7aを介して接地すると共に
この接続点aを正側信号の比較回路を構成する演
算増幅回路7bの正入力端子及び負側信号の比
較回路を構成する演算増幅回路7cの負入力端子
に夫々接続し、この演算増幅回路7bの負入力
端子を抵抗器7dを介して正の直流電圧が供給
される正電源端子+Bに接続すると共にこの負入
力端子を抵抗器7eを介して負の直流電圧が供
給される負電源端子−Bに接続し、この抵抗器7
d及び7eの夫々の抵抗値を選定し、接続点aの
正側の電圧レベルが電力増幅回路4を飽和する電
圧レベル以上となつたときにこの演算増幅回路7
bの出力側にその大きさに応じた正の信号が得ら
れる様にし、更に演算増幅回路7cの正入力端子
を抵抗器7fを介して正電源端子+Bに接続す
ると共にこの正入力端子を抵抗器7gを介して
負電源端子−Bに接続し、この抵抗器7f及び7
gの夫々の抵抗値を選定し、接続点aの負側の電
圧レベルの絶対値が電力増幅回路4を飽和する電
圧レベル以上となつたときにこの演算増幅回路7
cの出力側にその絶対値の大きさに応じた正の信
号が得られる様にする。
この演算増幅回路7b及び7cの夫々の出力側
を夫々正の信号のみを通過する様に接続されたダ
イオード7h及び7iを介して演算増幅回路7j
の正入力端子に接続する。このダイオード7h
及び7iの接続点と演算増幅回路7jの正入力端
子との間に所定時間後に徐々に元の状態に複元
する様になす為の時定数回路7kを設ける。この
時定数回路7kは演算増幅回路7jの正入力端子
をコンデンサ7lと抵抗器7m及び可変抵抗器
7nの直列回路との並列回路を介して接地するこ
とにより構成する。この時定数回路7kの時定数
はコンデンサ7lの容量値、抵抗器7m及び可変
抵抗器7nの夫々の抵抗値で決定され、可変抵抗
器7nの抵抗値を調整することによりこの時定数
を調整できる。この演算増幅回路7jの負入力端
子及び出力端子間に接続されている抵抗器7o
とこの負入力端子及び正電源端子+B間に接続
されている抵抗器7pとは検出回路7の出力信号
が無い時に電界効果トランジスタ2bのゲートを
負にバイアスし利得制御回路2が有効に働く様に
するものである。
この演算増幅回路7jの出力信号即ち検出回路
7の出力信号を制御信号として抵抗器8を介して
利得制御回路2を構成する電界効果トランジスタ
2bのゲートに供給する。
第1図では上述の如く構成されているので電力
増幅回路4が飽和しない通常のレベルの音声信号
が入力端子1に供給されているときには検出回路
7の出力側には制御信号が得られず、電界効果ト
ランジスタ2bは不動作であり、このインピーダ
ンスは無限大であるので入力端子1に供給される
音声信号のレベルは制御されず、電圧増幅回路
3、電力増幅回路4及び負帰還回路6は従来同様
に動作をし、出力端子5に良好な音声信号を得る
ことができる。
今入力端子1に供給される音声信号のレベルが
第2図Aに示す如く大きくなり電力増幅回路4が
飽和領域で動作をするとこの電力増幅回路4の出
力信号は第2図Bに示す如く尖頭部がクリツプさ
れる。このときは出力信号レベルが入力信号レベ
ルに応じたレベルとならないので負帰還回路6を
介して電圧増幅回路3の負帰還端子に供給される
負帰還量が入力信号レベルに応じた量よりも少な
いのでこの電圧増幅回路3の出力信号3aは第2
図Cに示す如く突然に大きくなり、これが検出回
路7の入力側に供給され、演算増幅回路7bの出
力側(負側信号であるときは演算増幅回路7cの
出力側)に第2図Dに示す如き検出信号が得ら
れ、これが時定数回路7kのコンデンサ7lに供
給され、所定時間保持されるので演算増幅回路7
jの出力側即ち検出回路7の出力側に第2図Eに
示す如き制御信号7Sが得られ、この制御信号7
Sにより利得制御回路2を構成する電界効果トラ
ンジスタ2bが制御され、電圧増幅回路3の入力
側に供給される信号のレベルが第2図Aに破線で
示す如く小さくなり、この為電力増幅回路4がリ
ニア領域で動作する如くなる。
従つて第1図に依れば電力増幅回路4の出力信
号は尖頭部がクリツプされた信号が連続して得ら
れることがないのでスピーカーシステムのツイー
ターに許容電力以上の電力が連続的に供給される
ことがなく、このツイーターを破損することがな
い。又第1図を小電力の出力増幅回路に使用した
場合に於いても出力増幅回路が飽和領域で動作し
ない様に動作するので出力信号の尖頭部がクリツ
プされ信号が歪んで音が濁つたり歪んだりする不
都合を防止できる。又第1図に於いては電圧増幅
回路3と電力増幅回路4との間の信号により検出
する様にしており、この信号によれば電源条件、
負荷条件を含めて電力増幅回路4が飽和領域で動
作するかどうかを検知することができるので極め
て有効に制御することができる。更に第1図に依
れば利得制御回路2を制御する制御信号7Sは電
力増幅回路4が飽和領域で動作する様になるまで
得られず、この利得制御回路2はそれまで動作し
ないので、この電力増幅回路4の能力を100%引
き出すことができる。
然しながら第1図に示す如き自動レベル制御回
路に於いては電力増幅回路4の能力より使用する
スピーカーシステムの許容電力が小のとき例えば
電力増幅回路4の能力が150Wであり、何等かの
事情によりスピーカーシステムの許容電力が
100Wのものを使用しなければならないときはこ
のスピーカーシステムを破損する虞れがあつた。
本発明は斯る点に鑑み、上述の如き自動レベル
制御回路に於いて電力増幅回路4の出力信号の最
大レベルを任意に設定することができる様にした
ものである。以下第3図を参照しながら本発明自
動レベル制御回路の一実施例にき説明しよう。こ
の第3図に於いて第1図に対応する部分には同一
符号を付し、その詳細説明は省略する。本例に於
いては第1図に示す如き電力増幅回路4の動作状
態を検出する検出回路7の出力側即ち演算増幅回
路7jの出力側をオア回路9の一方の入力端子に
接続する。又電力増幅回路4の出力信号をレベル
検出回路10を介して比較回路11の一方の入力
端子に供給し、この比較回路11の他方の入力端
子に出力レベル設定回路12のレベル設定信号を
供給する如くする。この出力レベル設定回路12
は手動にて最大出力レベルを任意に設定できる如
くし、その出力側にこの最大出力レベルの設定に
応じたレベル設定信号が得られる如くなされてい
る。又この比較回路11は出力レベル設定回路1
2のレベル設定信号とレベル検出回路10の出力
側に得られる出力増幅回路4の出力信号レベルと
を比較し、この出力信号レベルが設定レベルより
小さいときはこの比較回路11の出力側には何等
制御信号は得られず、この出力信号レベルが設定
レベルより大となつたときは第2図Eに示す如き
所定時間の時定数を有する制御信号が得られる如
くなされている。この比較回路11の出力端子を
オア回路9の他方の入力端子に接続し、このオア
回路9の出力端子を抵抗器8を介して利得制御回
路2を構成する電界効果トランジスタ2bのゲー
トに接続する。その他は第1図と同様に構成す
る。
本発明は上述の如く構成されているので出力レ
ベル設定回路12の最大出力レベル設定が、電力
増幅回路4の能力以上のときは大レベル信号が供
給されたとき電力増幅回路4の動作状態を検出す
る検出回路7のみが動作するので第1図と同様の
動作をし、第1図と同様の作用効果が得られる。
又使用する例えばスピーカーシステムの許容電
力が電力増幅回路4の能力例えば150W以下の例
えば100Wであるときにはこの出力レベル設定回
路12により最大出力レベル設定が100Wとなる
如く設定する。このときは電力増幅回路4の出力
信号レベルが100Wを越えたときは比較回路11
の出力側に第2図Eに示す如き制御信号が得ら
れ、この制御信号により利得制御回路2を構成す
る電界効果トランジスタ2bが制御され、電圧増
幅回路3の入力側に供給される信号のレベルが第
2図Aに破線で示す如く小さくなり、この為電力
増幅回路4の出力信号レベルを設定レベル以下例
えば100W以下とすることができスピーカーシス
テムを破損することがない。この出力レベル設定
回路12で他のレベルを設定したときも上述同様
に動作する。
以上述べた如く本発明に依れば第1図と同様の
作用効果が得られると共に出力レベル設定回路1
2のレベル設定を行うことにより出力端子5に得
られる出力信号の最大レベルを任意して設定で
き、この為使用するスピーカーシステムの許容電
力が何等かの事情に依り電力増幅回路4の能力例
えば150W以下の例えば100Wのときは電力増幅回
路4の最大出力信号レベルを100Wとすることが
でき、このスピーカーシステムを破損する虞れが
ない利益がある。
尚、本発明はステレオ再生装置の出力回路ばか
りでなくラジオ受信機等の小出力電力の出力回
路、その他の出力回路に使用できることは容易に
理解できよう。又本発明は上述実施例に限らず本
発明の要旨を逸脱することなくその他種々の構成
が取り得ることは勿論である。
【図面の簡単な説明】
第1図は自動レベル制御回路の例を示す構成
図、第2図は本発明の説明に供する線図、第3図
は本発明自動レベル制御回路の一実施例を示す構
成図である。 1は入力端子、2は利得制御回路、3は電圧増
幅回路、4は電力増幅回路、5は出力端子、6は
負帰還回路、7は電力増幅回路4の動作状態検出
回路、9はオア回路、10はレベル検出回路、1
1は比較回路、12は出力レベル設定回路であ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 入力端子を利得制御回路、電圧増幅回路及び
    電力増幅回路の直列回路を介して出力端子に接続
    すると共に上記電力増幅回路の出力側を負帰還回
    路を介して上記電圧増幅回路の負帰還信号入力端
    子に接続し、上記電圧増幅回路及び電力増幅回路
    の接続点を上記電力増幅回路の動作状態を検出す
    る検出回路の入力側に接続すると共に上記電力増
    幅回路の出力側を出力レベル検出回路に接続し、
    該出力レベル検出回路の出力信号を出力レベル設
    定回路の出力信号と比較する比較回路に供給し、
    上記検出回路及び比較回路の夫々の出力信号によ
    り上記利得制御回路の利得を制御する様にしたこ
    とを特徴とする自動レベル制御回路。
JP5916882A 1982-04-09 1982-04-09 自動レベル制御回路 Granted JPS58177022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5916882A JPS58177022A (ja) 1982-04-09 1982-04-09 自動レベル制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5916882A JPS58177022A (ja) 1982-04-09 1982-04-09 自動レベル制御回路

Publications (2)

Publication Number Publication Date
JPS58177022A JPS58177022A (ja) 1983-10-17
JPH041525B2 true JPH041525B2 (ja) 1992-01-13

Family

ID=13105577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5916882A Granted JPS58177022A (ja) 1982-04-09 1982-04-09 自動レベル制御回路

Country Status (1)

Country Link
JP (1) JPS58177022A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117478A (ja) * 1997-06-27 1999-01-22 Matsushita Electric Ind Co Ltd 電力増幅装置
JP4728737B2 (ja) * 2005-08-17 2011-07-20 Necエンジニアリング株式会社 振幅制御回路

Also Published As

Publication number Publication date
JPS58177022A (ja) 1983-10-17

Similar Documents

Publication Publication Date Title
JP2734265B2 (ja) エレクトレット・コンデンサ・マイクロフォン用増幅回路
US5199079A (en) Supply voltage responsive audible transient (POP) suppression arrangement
KR100339614B1 (ko) 전원의전력공급용량을가상적으로확장하는장치
US4983927A (en) Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients
KR100648584B1 (ko) 고효율 오디오 증폭기를 위한 방법
US7092533B1 (en) BTL amplifier apparatus
US4472687A (en) Audio power amplifier for supplying electric power to a load by switching of power supply voltage
US6266423B1 (en) Microphone output limiter
US5509080A (en) Bass clipping circuit
US2866859A (en) Audio amplifier bridge input circuits
US5043686A (en) Adaptive power line noise filter and switch for audio reproduction equipment
JPH041525B2 (ja)
US6765437B2 (en) Audio amplifying circuit
US6665408B1 (en) Dynamic bass control circuit with variable cut-off frequency
US6172561B1 (en) High volume expander circuit
JPS62202608A (ja) コンプレツサ
JPH05176255A (ja) 電 源
JPH06104664A (ja) オーディオ用パワーアンプic
JP3266203B2 (ja) 自動利得制御回路
JP3393409B2 (ja) ビデオ周辺機器の接続検出回路及びそれを備えたビデオ機器
JP2522936B2 (ja) 自動ラウドネス制御回路
WO1989008970A1 (en) Induction loop driving amplifiers
EP0903849B1 (en) Audio level compression circuit
JP2640552B2 (ja) 音声信号出力装置
JPH0645856A (ja) パワーアンプ電源供給装置