JPH0143484B2 - - Google Patents
Info
- Publication number
- JPH0143484B2 JPH0143484B2 JP55135632A JP13563280A JPH0143484B2 JP H0143484 B2 JPH0143484 B2 JP H0143484B2 JP 55135632 A JP55135632 A JP 55135632A JP 13563280 A JP13563280 A JP 13563280A JP H0143484 B2 JPH0143484 B2 JP H0143484B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- current source
- power supply
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は絶縁ゲート型電界効果トランジスタに
よつて構成される差動増幅器に関するものであ
る。
よつて構成される差動増幅器に関するものであ
る。
従来の絶縁ゲート型電界効果トランジスタによ
つて構成される差動増幅器を第１図に示す。Ｐチ
ヤネルトランジスタ（以下PTと称する）１１と
Ｎチヤネルトランジスタ（以下NTと称する）１
２はバイアス回路を形成し、１１は１２に対し
て、トランジスタとして同一のバイアス条件での
コンダクタンスが高く設計されるので、その出力
VGはNT１２の閾値電圧近傍の値になり、差動
増幅段及び出力段の定電流源トランジスタ１３，
１９に対する定電圧バイアスになる。NT１３，
１４，１５及びPT１６，１７からなる差動増幅
段において、１４，１５は差動入力トランジスタ
対、１６，１７は負荷トランジスタ対であり、１
４，１６；１５，１７は共に相補対であるため高
増幅率が達成される。１６は自己バイアスされる
ようにゲート・ドレインが共通接続されるととも
に１７のゲートに入力される。出力トランジスタ
PT１８及び定電流源トランジスタNT１９は出
力段を構成し、差動増幅段の出力VDは１８のゲ
ート入力となる。１８，１９は相補対であるため
高増幅率を有し、差動増幅段及び出力段によつ
て、差動入力は効果的に増幅される。
つて構成される差動増幅器を第１図に示す。Ｐチ
ヤネルトランジスタ（以下PTと称する）１１と
Ｎチヤネルトランジスタ（以下NTと称する）１
２はバイアス回路を形成し、１１は１２に対し
て、トランジスタとして同一のバイアス条件での
コンダクタンスが高く設計されるので、その出力
VGはNT１２の閾値電圧近傍の値になり、差動
増幅段及び出力段の定電流源トランジスタ１３，
１９に対する定電圧バイアスになる。NT１３，
１４，１５及びPT１６，１７からなる差動増幅
段において、１４，１５は差動入力トランジスタ
対、１６，１７は負荷トランジスタ対であり、１
４，１６；１５，１７は共に相補対であるため高
増幅率が達成される。１６は自己バイアスされる
ようにゲート・ドレインが共通接続されるととも
に１７のゲートに入力される。出力トランジスタ
PT１８及び定電流源トランジスタNT１９は出
力段を構成し、差動増幅段の出力VDは１８のゲ
ート入力となる。１８，１９は相補対であるため
高増幅率を有し、差動増幅段及び出力段によつ
て、差動入力は効果的に増幅される。
この従来の差動増幅回路は、差動増幅段及び出
力段の定電流源トランジスタのバイアス電圧が閾
値電圧近傍の値であるため、トランジスタサイズ
を大きくして電流が流れるようにすることから、
トランジスタの寄生容量も大きく、電流を流すこ
とにより有効に周波数特性を伸ばすことができな
い。
力段の定電流源トランジスタのバイアス電圧が閾
値電圧近傍の値であるため、トランジスタサイズ
を大きくして電流が流れるようにすることから、
トランジスタの寄生容量も大きく、電流を流すこ
とにより有効に周波数特性を伸ばすことができな
い。
本発明の目的は、周波数特性を伸ばせる構造の
差動増幅器を提供することにある。
差動増幅器を提供することにある。
寄生容量を増加させることなく、電流を流して
周波数特性を伸ばすには、差動増幅段及び出力段
にある定電流源トランジスタのゲートに大きい定
電圧を入力する必要があるが、差動増幅器全体と
しての特性を安定させるためには、その定電流源
トランジスタの実効ゲート電圧が電源電圧依存性
のないことが要請される。
周波数特性を伸ばすには、差動増幅段及び出力段
にある定電流源トランジスタのゲートに大きい定
電圧を入力する必要があるが、差動増幅器全体と
しての特性を安定させるためには、その定電流源
トランジスタの実効ゲート電圧が電源電圧依存性
のないことが要請される。
本発明の差動増幅器はこのために、差動入力ト
ランジスタ対及び出力トランジスタに直列接続さ
れる各定電流源トランジスタのゲートに、定電流
源トランジスタより高い閾値電圧を有し、ゲー
ト・ドレインの共通接続されたトランジスタのソ
ース・ドレイン間電圧を入力している。
ランジスタ対及び出力トランジスタに直列接続さ
れる各定電流源トランジスタのゲートに、定電流
源トランジスタより高い閾値電圧を有し、ゲー
ト・ドレインの共通接続されたトランジスタのソ
ース・ドレイン間電圧を入力している。
本発明の実施例を第２図に示す。第２図は第１
図の構成の差動増幅器を基本にし、バイアス回路
を改良している。２１，２３乃至２９は第１図１
１，１３乃至１９に対応し、２２が１２と異なる
点はその閾値電圧が高いことである。これを図示
するために２２はゲートに波線をそえて表わして
いる。PT２１はNT２２に対して、トランジス
タとして同一のバイアス条件でのコンダクタンス
が高く設計されるのでバイアス回路出力VGはNT
２２の閾値電圧近傍の値となり、差動増幅段及び
出力段の定電流源トランジスタ２３，２９の実効
ゲート電圧は、２２及び２３、或いは２２及び２
９の閾値電圧の差で与えられる。この閾値電圧差
が、電源電圧依存性をもたないこと、更には適当
な大きさにこの差電圧を設定し、トランジスタサ
イズを電流値に合わせて選択することにより、優
れた特性の差動増幅器を達成することができる。
図の構成の差動増幅器を基本にし、バイアス回路
を改良している。２１，２３乃至２９は第１図１
１，１３乃至１９に対応し、２２が１２と異なる
点はその閾値電圧が高いことである。これを図示
するために２２はゲートに波線をそえて表わして
いる。PT２１はNT２２に対して、トランジス
タとして同一のバイアス条件でのコンダクタンス
が高く設計されるのでバイアス回路出力VGはNT
２２の閾値電圧近傍の値となり、差動増幅段及び
出力段の定電流源トランジスタ２３，２９の実効
ゲート電圧は、２２及び２３、或いは２２及び２
９の閾値電圧の差で与えられる。この閾値電圧差
が、電源電圧依存性をもたないこと、更には適当
な大きさにこの差電圧を設定し、トランジスタサ
イズを電流値に合わせて選択することにより、優
れた特性の差動増幅器を達成することができる。
この高い閾値電圧を持つトランジスタ２２は、
(i)チヤネルドーピング (ii)ゲート材料の選択
のいずれかの方法を用いて行なわれる。
(i)については、そもそも２２，２３，２９とも
同一基板濃度のトランジスタとして形成し、２
３，２９にドナーイオン例えば 31P+をチヤネル
ドーピングして閾値電圧を下げるか、或いは２２
にアクセプターイオン例えば 11B+をチヤネルド
ーピングして閾値電圧を上げる。
同一基板濃度のトランジスタとして形成し、２
３，２９にドナーイオン例えば 31P+をチヤネル
ドーピングして閾値電圧を下げるか、或いは２２
にアクセプターイオン例えば 11B+をチヤネルド
ーピングして閾値電圧を上げる。
(ii)については特に多結晶シリコンをゲート材料
とするものでは２２はＰ型、２３，２９にＮ型の
不純物を導入したゲートを選択する。
とするものでは２２はＰ型、２３，２９にＮ型の
不純物を導入したゲートを選択する。
いずれの場合においても、差動入力トランジス
タ対２４，２５は、２３，２９と同閾値電圧のト
ランジスタとすることも、また２２と同閾値電圧
のトランジスタとすることも可能である。
タ対２４，２５は、２３，２９と同閾値電圧のト
ランジスタとすることも、また２２と同閾値電圧
のトランジスタとすることも可能である。
以上述べた本発明の差動増幅器は、差動増幅段
及び出力段の定電流源トランジスタに、同極性で
閾値電圧が高く、ゲート・ドレインの共通接続さ
れたトランジスタのソース・ドレイン電圧をバイ
アスすることにより、定電流源トランジスタの実
効ゲート電圧を大きくし、電流が流せる構成にし
て周波数特性を改善したものであつて、簡単な構
成で優れた特性を得ることができるものである。
及び出力段の定電流源トランジスタに、同極性で
閾値電圧が高く、ゲート・ドレインの共通接続さ
れたトランジスタのソース・ドレイン電圧をバイ
アスすることにより、定電流源トランジスタの実
効ゲート電圧を大きくし、電流が流せる構成にし
て周波数特性を改善したものであつて、簡単な構
成で優れた特性を得ることができるものである。
第１図は従来の差動増幅器である。第２図は本
発明の差動増幅器である。
発明の差動増幅器である。
Claims (1)
- １ 第１の電源電位にソース電極を接続する第１
の定電流源トランジスタと、該定電流源トランジ
スタに直列接続される差動入力トランジスタ対
と、該差動入力トランジスタと第２の電源電位の
間に接続される負荷素子と、前記第１の電源電位
にソース電極を接続する第２の定電流源トランジ
スタと、該第２の定電流源トランジスタと前記第
２の電源電位の間に接続され且つゲート電極を前
記差動入力トランジスタと前記負荷素子の接続点
に接続する出力トランジスタとを備える差動増幅
器において、前記第１の電源電位にソース電極を
接続すると共にゲート電極とドレイン電極を共通
接続し且つ前記第１及び第２の定電流源トランジ
スタの閾値電圧よりも高い閾値電圧を有するバイ
アス用トランジスタと、該バイアス用トランジス
タのドレイン電極と前記第２の電源電位の間に接
続されるバイアス用負荷素子とを具備し、前記第
１及び第２の定電流源トランジスタと前記バイア
ス用トランジスタを同極性のトランジスタとし、
前記第１及び第２の定電流源トランジスタの各ゲ
ート電極を前記バイアス用トランジスタのドレイ
ン電極に接続して成ることを特徴とする差動増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55135632A JPS5760711A (en) | 1980-09-29 | 1980-09-29 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55135632A JPS5760711A (en) | 1980-09-29 | 1980-09-29 | Differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5760711A JPS5760711A (en) | 1982-04-12 |
| JPH0143484B2 true JPH0143484B2 (ja) | 1989-09-21 |
Family
ID=15156338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55135632A Granted JPS5760711A (en) | 1980-09-29 | 1980-09-29 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5760711A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2545374B2 (ja) * | 1986-11-29 | 1996-10-16 | 富士通株式会社 | 定電流源回路を有する差動増幅回路 |
| DE69325810T2 (de) * | 1993-11-30 | 1999-11-18 | St Microelectronics Srl | CMOS-integrierter Hochleistungs-Transkonduktanz-Operationsverstärker |
| EP0661795B1 (en) * | 1993-12-28 | 1997-07-16 | STMicroelectronics S.r.l. | Voltage booster, particularly for nonvolatile memories |
| JP3713324B2 (ja) * | 1996-02-26 | 2005-11-09 | 三菱電機株式会社 | カレントミラー回路および信号処理回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539411A (en) * | 1978-09-13 | 1980-03-19 | Hitachi Ltd | Reference voltage generator |
-
1980
- 1980-09-29 JP JP55135632A patent/JPS5760711A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539411A (en) * | 1978-09-13 | 1980-03-19 | Hitachi Ltd | Reference voltage generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5760711A (en) | 1982-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518926A (en) | Gate-coupled field-effect transistor pair amplifier | |
| US4048575A (en) | Operational amplifier | |
| JP3246807B2 (ja) | 半導体集積回路装置 | |
| JP4315299B2 (ja) | 低電圧演算増幅器とその方法 | |
| US4675561A (en) | FET output drive circuit with parasitic transistor inhibition | |
| JPS6159903A (ja) | Ｍｏｓ電流ミラー回路 | |
| US4461991A (en) | Current source circuit having reduced error | |
| JPS5838965B2 (ja) | ゾウフクカイロ | |
| US3956708A (en) | MOSFET comparator | |
| GB2198005A (en) | Series-connected fet voltage equalisation | |
| KR100277387B1 (ko) | 선형 전압제어저항소자 | |
| GB2048598A (en) | Cmos class a amplifier | |
| US3436621A (en) | Linear amplifier utilizing a pair of field effect transistors | |
| JPH06203576A (ja) | センス回路 | |
| JPH0143484B2 (ja) | ||
| US4240039A (en) | MOS Differential amplifier | |
| CN112148060B (zh) | 一种无交越失真运算放大器输入级衬底电压控制电路 | |
| KR100203965B1 (ko) | 반도체 집적회로 | |
| JPH06505375A (ja) | Ｍｏｓ回路に対する利得線形性補正回路 | |
| JPS60136262A (ja) | 電界効果型トランジスタ | |
| JPH06232642A (ja) | 増幅器装置 | |
| JPH07114333B2 (ja) | 接合形ｆｅｔ差動増幅回路 | |
| JPH0143483B2 (ja) | ||
| JP3106593B2 (ja) | 差動増幅回路 | |
| JP3424203B2 (ja) | ボルテージリファレンス回路 |