JPH0140283Y2 - - Google Patents
Info
- Publication number
- JPH0140283Y2 JPH0140283Y2 JP245483U JP245483U JPH0140283Y2 JP H0140283 Y2 JPH0140283 Y2 JP H0140283Y2 JP 245483 U JP245483 U JP 245483U JP 245483 U JP245483 U JP 245483U JP H0140283 Y2 JPH0140283 Y2 JP H0140283Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage
- input
- resistor
- mos inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案はＣ−MOSIC等を使用した保護継電器
に関する。[Detailed Description of the Invention] The present invention relates to a protective relay using C-MOSIC or the like.
この種の保護継電器は主として演算増幅器（オ
ペアンプ）を使用しているが、他の素子（抵抗や
コンデンサ等）に比して高価であるため、安価な
論理回路用のＣ−MOSICを演算増幅器の代用と
して使用する場合がある。しかしながら、Ｃ−
MOSのオープンループゲインが電源電圧によつ
て変動するため、高安定度は期待できなかつた。 This type of protective relay mainly uses operational amplifiers (op-amps), but since they are more expensive than other elements (resistors, capacitors, etc.), inexpensive C-MOSICs for logic circuits are used as operational amplifiers. May be used as a substitute. However, C-
Since the open loop gain of the MOS varies depending on the power supply voltage, high stability could not be expected.
第１図に演算増幅器の代用として論理回路用の
Ｃ−MOSインバータを使用した従来の回路例を
示す。同図において、A1，A3，A4はＣ−MOSイ
ンバータ構成の増幅器、R1，R2，R3，R4，R7，
R8，R9は抵抗、C1，C2はコンデンサ、Ｄはダイ
オード、ZDはツエナダイオード、VRは基準電圧
設定用可変抵抗、VDDはICの正電源、VSSは負電
源で、V1〜V10は全てICのスレシヨルド電圧VT
に対する電圧とする。VTはICによつて若干のバ
ラツキはあるが通常同一パツケージにあるインバ
ータ等のVTはほぼ一定であると考えてよく、次
式が成り立つ。 FIG. 1 shows an example of a conventional circuit using a C-MOS inverter for logic circuits as a substitute for an operational amplifier. In the figure, A 1 , A 3 , A 4 are amplifiers having a C-MOS inverter configuration, R 1 , R 2 , R 3 , R 4 , R 7 ,
R 8 and R 9 are resistors, C 1 and C 2 are capacitors, D is a diode, ZD is a Zener diode, VR is a variable resistor for setting the reference voltage, V DD is the positive power supply of the IC, V SS is the negative power supply, and V 1 to V 10 are all IC threshold voltages V T
The voltage for Although V T varies slightly depending on the IC, it can be considered that V T of inverters, etc. in the same package is generally constant, and the following formula holds true.
VT−VSS＝Ｋ・（VDD−VSS）
上式でＫは定数で通常Ｋ≒0.5程度である。第
１図において、C1のインピーダンスは入力V1の
周波数において入力抵抗R1に比して充分に小さ
く設定されているものとする。ここでR2は帰還
抵抗として作用する。また、インバータA1のオ
ープンループゲインを−AVとするとV1とV3の関
係は
V3＝−R2／R1＋R2／AV＋R1・V1 ……(1)
となる。 V T −V SS =K·(V DD −V SS ) In the above formula, K is a constant and is usually about K≒0.5. In FIG. 1, it is assumed that the impedance of C 1 is set to be sufficiently smaller than the input resistance R 1 at the frequency of the input V 1 . Here R 2 acts as a feedback resistor. Further, when the open loop gain of the inverter A1 is -AV , the relationship between V1 and V3 is V3 = -R2 / R1 + R2 / AV + R1 · V1 (1).
この出力電圧V3は基準電圧V6とR7，R8で加算
点Ｓで電圧的に加算されてV7となる。もし入力
電圧V1の変化により、加算点Ｓにおける電圧V7
の極性が正になるとインバータA3を経てV8が負
となり、ダイオードＤとC2，R9はよる充放電回
路及びインバータA4を経てV10が正となり、保護
出力が得られる。 This output voltage V 3 is voltage-wise added to the reference voltage V 6 , R 7 and R 8 at the addition point S, and becomes V 7 . If the input voltage V 1 changes, the voltage V 7 at the summing point S
When the polarity of becomes positive, V 8 becomes negative through inverter A 3 , and V 10 becomes positive through the charging/discharging circuit formed by diode D, C 2 , and R 9 and inverter A 4 , and a protected output is obtained.
ところが、インバータのオープンループゲイン
−AVは電源依存性が強い。たとえばVDD−VSS＝
3Vの時のAV＝33であるがVDD−VSS＝6Vの時の
AV＝26、またVDD−VSS＝12Vの時のAV＝17と大
巾に変化する。 However, the inverter's open loop gain - A V is strongly dependent on the power supply. For example, V DD −V SS =
A V = 33 when 3V, but when V DD −V SS = 6V
A V = 26, and when V DD −V SS = 12 V, A V = 17, which changes widely.
従つて電源電圧が変化すれば、式(1)のV3が変
化することになり、V7の電圧も変化するので継
電器の動作値が変化することになり都合が悪い。 Therefore, if the power supply voltage changes, V 3 in equation (1) will change, and the voltage of V 7 will also change, which is inconvenient because the operating value of the relay will change.
本考案は上記の点に鑑みてなされたもので、論
理回路用Ｃ−MOSインバータを使用した場合で
も、オープンループゲインの変化に対しても継電
器の動作値が変動しない安価な保護継電器を提供
することを目的とする。 The present invention has been made in view of the above points, and provides an inexpensive protective relay in which the operating value of the relay does not fluctuate even with changes in open loop gain even when using a C-MOS inverter for logic circuits. The purpose is to
以下本考案の一実施例を添付された図面と共に
説明する。 An embodiment of the present invention will be described below with reference to the accompanying drawings.
第２図は本考案に係る保護継電器の一実施例を
示す回路図である。この第２図に示される実施例
では第１図の可変抵抗VR（基準電源）と抵抗R8を
介して加算点Ｓとの間に抵抗R5，R6とインバー
タA2による増幅器を挿入したものである。A1，
A2を共に同一パツケージ内のものを使用すると、
オープンループゲインは、通常同一と考えて差し
つかえなく、本説明でもA1，A2のオープンルー
プゲインは共に−AVとする。第２図においてV4
とV6の関係は
V6＝−R6／R5＋R6／AV＋R5・V4 ……(2)
となる。 FIG. 2 is a circuit diagram showing an embodiment of the protective relay according to the present invention. In the embodiment shown in FIG. 2, an amplifier consisting of resistors R 5 and R 6 and an inverter A 2 is inserted between the variable resistor V R (reference power supply) in FIG. 1 and the summing point S via the resistor R 8 . This is what I did. A1 ,
If you use both A 2 in the same package,
It can be safely assumed that the open loop gains are usually the same, and in this explanation, the open loop gains of A 1 and A 2 are both −AV . In Figure 2, V 4
The relationship between and V 6 is V 6 = −R 6 /R 5 +R 6 /A V +R 5 ·V 4 (2).
今AVの変化に関係なく
V3／V1＝V6／V4 ……(3)
を満足すれば、動作値はAVの変化に関係なくな
る。即ち第(3)式より
R2／R1＝R6／R5 ……(4)
を満足すればよいことになる。従つて、本実施例
では各インバータA1，A2の帰還抵抗R2，R6に対
する入力抵抗R1，R5の比が一定になるように抵
抗値を選択している。 If V 3 /V 1 = V 6 /V 4 ...(3) is satisfied regardless of the change in A V , the operating value will be independent of the change in A V. That is, from equation (3), it is sufficient to satisfy R 2 /R 1 =R 6 /R 5 (4). Therefore, in this embodiment, the resistance values are selected so that the ratio of the input resistances R 1 and R 5 to the feedback resistances R 2 and R 6 of each inverter A 1 and A 2 is constant.
本考案の一実施例は上記のようであり、第２図
の回路において第(4)式を満足する値をとる事によ
りAVの変化に対しても継電器の動作値は変化せ
ず一定となり、電源回路の安定化回路は非常に単
純化され、また増幅器にＣ−MOSインバータを
使用する事により、安価な継電器を供給する事が
可能となる。 One embodiment of the present invention is as described above, and by taking a value that satisfies equation (4) in the circuit shown in Figure 2, the operating value of the relay does not change and remains constant even when A V changes. The stabilization circuit of the power supply circuit is greatly simplified, and by using a C-MOS inverter for the amplifier, it becomes possible to provide an inexpensive relay.
本考案は以上説明してきたように、入力電圧を
論理回路用Ｃ−MOSインバータ構成の増幅器に
印加し、該増幅器の出力電圧と基準電圧を加算
し、加算点における極性により保護出力を得る
際、基準電源と加算点の間にも論理回路用Ｃ−
MOSインバータ構成の増幅器を接続して、各増
幅器の帰還抵抗に対する入力抵抗の比を同一とし
たので、増幅器としてＣ−MOSインバータを使
用してもオープンループゲインの変化に対して継
電器の動作値が変動しない保護継電器を安価に製
作できる。 As explained above, the present invention applies an input voltage to an amplifier having a C-MOS inverter configuration for logic circuits, adds the output voltage of the amplifier and a reference voltage, and obtains a protected output based on the polarity at the addition point. There is also a C- for logic circuit between the reference power supply and the summing point.
Since amplifiers with MOS inverter configuration were connected and the ratio of input resistance to feedback resistance of each amplifier was the same, even if a C-MOS inverter is used as an amplifier, the operating value of the relay will not change with respect to changes in open loop gain. A protective relay that does not fluctuate can be manufactured at low cost.
第１図は従来の保護継電器の一例を示す回路
図、第２図は本考案に係る保護継電器の一実施例
を示す回路図である。
A1，A2……Ｃ−MOSインバータ構成の増幅
器、C1……コンデンサ、R1，R5……入力抵抗、
R2，R6……帰還抵抗、VR……基準電圧設定用可
変抵抗、Ｓ……加算点、−AV……オープンループ
ゲイン。
FIG. 1 is a circuit diagram showing an example of a conventional protective relay, and FIG. 2 is a circuit diagram showing an embodiment of the protective relay according to the present invention. A 1 , A 2 ... C-MOS inverter configuration amplifier, C 1 ... Capacitor, R 1 , R 5 ... Input resistance,
R 2 , R 6 ... Feedback resistor, VR ... Variable resistor for setting reference voltage, S ... Summing point, -A V ... Open loop gain.
Claims (1)
還抵抗を付設した論理回路用Ｃ−MOSインバー
タ構成の増幅器に印加し、該増幅器の出力電圧と
基準電源からの基準電圧とを所定の加算点で電圧
的に加算し、該加算点の極性に応じて保護出力を
得るようにした保護継電器において、前記基準電
源と前記加算点との間に入力抵抗及び帰還抵抗を
付設した論理回路用Ｃ−MOSインバータ構成の
増幅器を接続し、各増幅器の帰還抵抗に対する入
力抵抗の比を同一にしたことを特徴とする保護継
電器。 The input voltage is applied via a capacitor to an amplifier configured as a C-MOS inverter for logic circuits equipped with an input resistor and a feedback resistor, and the output voltage of the amplifier and the reference voltage from the reference power supply are added at a predetermined addition point. , and obtains a protective output according to the polarity of the summing point, in which a C-MOS inverter configuration for a logic circuit is provided with an input resistor and a feedback resistor between the reference power source and the summing point. A protective relay characterized in that the ratio of the input resistance to the feedback resistance of each amplifier is the same.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP245483U JPS59109227U (en) | 1983-01-12 | 1983-01-12 | protective relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP245483U JPS59109227U (en) | 1983-01-12 | 1983-01-12 | protective relay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59109227U JPS59109227U (en) | 1984-07-23 |
| JPH0140283Y2 true JPH0140283Y2 (en) | 1989-12-01 |
Family
ID=30134117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP245483U Granted JPS59109227U (en) | 1983-01-12 | 1983-01-12 | protective relay |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59109227U (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR870000400B1 (en) * | 1984-09-01 | 1987-03-07 | 김인석 | Over current relay |
-
1983
- 1983-01-12 JP JP245483U patent/JPS59109227U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59109227U (en) | 1984-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010479B1 (en) | Active filter | |
| JPS603098A (en) | Voltage-current conversion circuit | |
| JPH0449287B2 (en) | ||
| US4611136A (en) | Signal delay generating circuit | |
| JPH0140283Y2 (en) | ||
| JPS6346444B2 (en) | ||
| JPS6052380B2 (en) | Bipolar voltage detection circuit | |
| JPH0420208B2 (en) | ||
| JPH0332113Y2 (en) | ||
| JPS5844669Y2 (en) | Schmidt trigger circuit | |
| JPS6122484B2 (en) | ||
| JPH0321054Y2 (en) | ||
| JPH0326674Y2 (en) | ||
| JP2723703B2 (en) | Arithmetic circuit | |
| JPS6236146Y2 (en) | ||
| JPS6035303Y2 (en) | Waveform shaping circuit | |
| JPS599445Y2 (en) | transistor detection circuit | |
| JPS5928285B2 (en) | phase inversion circuit | |
| JPS63294113A (en) | Hysteresis comparator | |
| JPS6252489B2 (en) | ||
| JPS5811768B2 (en) | Comparator circuit | |
| JPS5831090Y2 (en) | voltage detection circuit | |
| JPH0535622Y2 (en) | ||
| JPH0513064Y2 (en) | ||
| JPS6210917A (en) | Differential amplifier type hysteresis comparator circuit |