JPH01320873A - Television receiver - Google Patents
Television receiverInfo
- Publication number
- JPH01320873A JPH01320873A JP15378688A JP15378688A JPH01320873A JP H01320873 A JPH01320873 A JP H01320873A JP 15378688 A JP15378688 A JP 15378688A JP 15378688 A JP15378688 A JP 15378688A JP H01320873 A JPH01320873 A JP H01320873A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- storage means
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 description 13
- 239000002131 composite material Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- PPASLZSBLFJQEF-RKJRWTFHSA-M sodium erythorbate Chemical compound [Na+].OC[C@@H](O)[C@H]1OC(=O)C(O)=C1[O-] PPASLZSBLFJQEF-RKJRWTFHSA-M 0.000 description 1
- 235000010352 sodium erythorbate Nutrition 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、映像信号のストローブ表示（駒撮画表示）を
可能にしたテレビジョン受像機に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a television receiver that is capable of strobe display (frame-by-frame display) of video signals.
本発明はテレビジョン受像機に関し、入力映像信号が所
定周期毎に単位信号分ずつ抽出されて、夫々順次に循環
的に記憶されるＮ （−２，３，４゜・・・）個のメモ
リを備える記憶手段を有し、リプレイモード時は、記憶
手段への映像信号の書き込みを停止すると共に、Ｎ個の
メモリに記憶されている映像信号を、所定回数ずつ順次
に循環的に読み出すように記憶手段を制御し、スチルモ
ード時は、記憶手段への映像信号の書き込みを停止する
と共に、Ｎ個のメモリの内の１つのメモリに記憶されて
いる映像信号を繰り返し読み出すように記憶手段を制御
するようにしたことにより、入力映像信号の映像の変化
を遅くして繰り返し映出できると共に、その映像の変化
の１画面を静止状態で映出することができるようにした
ものである。The present invention relates to a television receiver, and includes N (-2, 3, 4 degrees...) memories in which an input video signal is extracted for each unit signal at a predetermined period, and is sequentially and cyclically stored. In the replay mode, writing of the video signal to the storage means is stopped, and the video signals stored in the N memories are sequentially and cyclically read out a predetermined number of times. Controls the storage means, and in the still mode, controls the storage means to stop writing the video signal to the storage means and repeatedly read out the video signal stored in one of the N memories. By doing so, it is possible to slow down the change in the image of the input video signal and display it repeatedly, and also to display one screen of the change in the image in a still state.
従来、映像信号のストローブ表示（駒撮画表示）を可能
にしたテレビジョン受像機が提案されている。かかる従
来のテレビジョン受像機では、映像信号のフィールド信
号骨（フレーム信号も可）を記憶し得るメモリ （ビデ
オＲＡＭ）を設け、ストローブ表示モードでは、入力映
像信号の１フイ一ルド分を、１フイ一ルド期間に亘って
、その記憶手段に書き込み、その後その書き込みを停止
して、所定フィールド期間、例えば７フイ一ルド期間に
亘って繰り返し読み出し、その繰り替えし読み出された
１フイ一ルド分の映像信号を、ＣＲＴに供給して表示さ
せるようにし、その後その書き込みを停止して、上述と
同様に、入力映像信号の１フイ一ルド分ヲ、１フイ一ル
ド期間に亘って、その記憶手段に書き込み、以下、これ
を繰り返すことにより、ＣＲＴの画面上には、入力映像
信号の８フイ一ルド期間毎に画像が変化するストローブ
表示が行われる。Conventionally, television receivers have been proposed that are capable of strobe display (frame-by-frame display) of video signals. Such conventional television receivers are equipped with a memory (video RAM) that can store field signal bones (frame signals are also possible) of video signals, and in strobe display mode, one field of the input video signal is stored in one field. The data is written in the storage means over a field period, and then the writing is stopped and read out repeatedly over a predetermined field period, for example, 7 field periods. The video signal is supplied to the CRT for display, and then its writing is stopped, and in the same way as described above, one field of the input video signal is stored for one field period. By writing this into the means and repeating this process, strobe display is performed on the screen of the CRT in which the image changes every 8 field periods of the input video signal.
このストローブ表示は、あるチャンネルの映像信号に基
づいて、ＣＲ’ｒの全画面でストローブ表示を行なう場
合と、ＣＲＴの画面を２分割し、−方の分割画面では、
あるチャンネルの映像信号に基づく通常の表示を行い、
他方の分割画面では、他のチャンネルの映像信号に基づ
くストローブ表示を行い、これを所定時間毎に通常の表
示及びスｉ・ローブ表示を行う分割画面を交代させるも
のとがある。This strobe display can be performed on the entire CR'r screen based on the video signal of a certain channel, or when the CRT screen is divided into two, and on the - side split screen,
Performs normal display based on the video signal of a certain channel,
On the other divided screen, a strobe display is performed based on the video signal of another channel, and the divided screen is alternated every predetermined time to perform a normal display and a strobe display.
ところで、かかる従来のテレビジョン受像機では、ＣＲ
Ｔの画面上にゴルフのスイングなどの動作の変化を繰り
返し映出することはできず、又、その動作の変化の１画
面を静止状態で映出することもできない。By the way, in such conventional television receivers, CR
It is not possible to repeatedly display changes in an action such as a golf swing on the screen of the T, nor is it possible to display one screen of changes in the action in a static state.
かかる点に鑑み、本発明は入力映像信号の映像の変化を
遅くして繰り返し映出できると共に、その映像の変化の
１画面を静止状態で映出することのできるテレビジョン
受像機を提案しようとするものである。In view of these points, the present invention attempts to propose a television receiver that can slow down the change in the image of an input video signal and repeatedly display it, and can also display one screen of the change in the image in a static state. It is something to do.
本発明によるテレビジョン受像機は、入力映像信号が所
定周期毎に単位信号分ずつ抽出されて、夫々順次に循環
的に記憶されるＮ （−２，３，４゜・・・）個のメモ
リを備える記憶手段（１５）と、リプレイモード時は、
記憶手段（１５）への映像信号の書き込みを停止すると
共に、Ｎ個のメモリに記憶されている映像信号を、所定
回数ずつ順次に循環的に読み出すように記憶手段（１５
）を制御する第１の制御手段（４，１６）と、スチルモ
ード時は、記憶手段（１５ンへの映像信号の書き込みを
停止すると共に、Ｎ個のメモリの内の１つのメモリに記
憶されている映像信号を繰り返し読み出すように記憶手
段（１５）を制御する第２の制御手段（４，１６）とを
有するものである。The television receiver according to the present invention has N (-2, 3, 4 degrees...) memories in which the input video signal is extracted for each unit signal at a predetermined period, and is sequentially and cyclically stored. a storage means (15) comprising: and when in replay mode,
The storage means (15) is configured to stop writing the video signal to the storage means (15) and read out the video signals stored in the N memories sequentially and cyclically a predetermined number of times.
), and in the still mode, the first control means (4, 16) stops writing the video signal to the storage means (15) and stores the video signal in one of the N memories. and second control means (4, 16) for controlling the storage means (15) so as to repeatedly read out video signals.
かかる本発明によれば、リプレイモード時は、記憶手段
（１５）のＮ個のメモリに記憶されている映像信号が、
所定回数ずつ順次に循環的に読み出され、又、スチルモ
ード時は、記憶手段（Ｉ５）のＮ個のメモリの内の１つ
のメモリに記憶されている映像信号が繰り返し読み出さ
れる。According to the present invention, in the replay mode, the video signals stored in the N memories of the storage means (15) are
The video signal is sequentially and cyclically read out a predetermined number of times, and in the still mode, the video signal stored in one of the N memories of the storage means (I5) is repeatedly read out.
第１図は本発明によるテレビジョン受像機の一実施例を
示し、以下これについて説明する。第１図において、ア
ンテナ（１）からの受信信号がチューナ回路［２）に供
給され、ここで所望のチャンネルのテレビジョン信号が
選択されると共に、その周波数変換回路で、選択された
テレビジョン信号が映像中間周波信号に変換される。FIG. 1 shows an embodiment of a television receiver according to the present invention, which will be described below. In FIG. 1, a received signal from an antenna (1) is supplied to a tuner circuit [2], where a television signal of a desired channel is selected, and the frequency conversion circuit converts the selected television signal into is converted into a video intermediate frequency signal.
このテレビジョン受像機では、ＰＬＬシンセサイザ一方
式の選局回路が採用されており、選局に際してはＡＦＴ
制御が行われている。以下、これについて説明する。This television receiver uses a PLL synthesizer type channel selection circuit, and when selecting a channel, AFT
control is in place. This will be explained below.
第１図に示されるＰＬＬ回路（３）は、前置分周器。The PLL circuit (3) shown in FIG. 1 is a prefrequency divider.
分周器９位相比較器、基準信号発振器、ローパスフィル
タ（以上いずれも図示せず）により構成されている。そ
して、チューナ回路（２）の局部発振器（図示せず）か
らの局部発振信号が、ＰＬＬ回路（３）の前置分周器及
び分周器を介してその位相比較器に供給される。一方、
ＰＬＬ回路（３）の基準信号発振器からの基準信号が、
その位相比較器に供給される。この位相比較器では、分
周器の出力と、基準信号発振器からの基準信号とが位相
比較され、その比較出力がローパスフィルタを介してチ
ューナ回路（２）に供給される。そして、この比較出力
に基づいて局部発振器の発振周波数が制御される。It consists of a frequency divider, a phase comparator, a reference signal oscillator, and a low-pass filter (all of which are not shown). A local oscillation signal from a local oscillator (not shown) of the tuner circuit (2) is then supplied to the phase comparator of the PLL circuit (3) via the prescaler and frequency divider. on the other hand,
The reference signal from the reference signal oscillator of the PLL circuit (3) is
is fed to its phase comparator. In this phase comparator, the output of the frequency divider and the reference signal from the reference signal oscillator are compared in phase, and the comparison output is supplied to the tuner circuit (2) via a low-pass filter. The oscillation frequency of the local oscillator is then controlled based on this comparison output.
そして初回の選局時には、Ａ Ｆ ′ｒ制御がなされる
。即ち、局部発振周波数が正規の搬送周波数に対応する
周波数の近傍になるように、ＰＬＬ回路（３）の分周器
の分周比が設定される。この分周比は、予め保持されて
いるチャンネルデータを基に、マイクロコンピュータ（
４）により設定される。そして局部発振周波数が上側及
び下側にステップ的に動かされ、即ちＡ Ｆ Ｔ制御が
なされる。Ａ’ｒＦ制御によりテレビジョン信号が引き
込まれたら、その時の分周比に基づくオフセットチャン
ネルデータが蓄えられる。次回の選局時には、この初回
の選局時に蓄えられたオフセットチャンネルデータを用
いて所望のチャンネルが選択される。Then, when selecting a channel for the first time, AF'r control is performed. That is, the frequency division ratio of the frequency divider of the PLL circuit (3) is set so that the local oscillation frequency is close to the frequency corresponding to the regular carrier frequency. This frequency division ratio is determined by a microcomputer (
4) is set. Then, the local oscillation frequency is moved upward and downward in steps, that is, A F T control is performed. When a television signal is pulled in by A'rF control, offset channel data based on the frequency division ratio at that time is stored. During the next channel selection, the desired channel is selected using the offset channel data stored during the first channel selection.
ところで、上述のマイクロコンピュータ（４）には、キ
ースイッチ（５）及び遠隔制御送信機（６）からチャン
ネル切替え指令、ソース切替え指令等、種々の指令が与
えられる。マイクロコンピュータ（４）にチャンネル切
替え指令が与えられると、ＰＬＬ回路（３）の分周器の
分周比が所望のチャンネルに対応して設定し直される。By the way, the above-mentioned microcomputer (4) is given various commands such as a channel switching command and a source switching command from the key switch (5) and the remote control transmitter (6). When a channel switching command is given to the microcomputer (4), the frequency division ratio of the frequency divider of the PLL circuit (3) is reset to correspond to the desired channel.
また、マイクロコンピュータ（４）にソース切替え指令
が与えられると、第１のスイッチ回路（７）が指令され
た入力ソースに応じて切替えられる。Further, when a source switching command is given to the microcomputer (4), the first switch circuit (7) is switched according to the commanded input source.
ナユーナ回路（２）から出力される映像中間周波信号は
、中間周波信号処理回路（８）に供給される。この中間
周波信号処理回路（８）では、映像中間周波信号が増幅
されると共に、映像検波され、複合カラー映像信号が出
力される。この複合カラー映像信号が第１のスイッチ回
路（７）に供給される。The video intermediate frequency signal output from the nayuna circuit (2) is supplied to an intermediate frequency signal processing circuit (8). In this intermediate frequency signal processing circuit (8), the video intermediate frequency signal is amplified and video detected, and a composite color video signal is output. This composite color video signal is supplied to the first switch circuit (7).
（９）は外部映像信号の入力端子で、この入力端子（９
）には、Ｖ ′ｒＲやビデオディスク再生装置等の映像
機器からの外部複合カラー映像信号が供給される。この
入力端子（９）からの外部複合カラー映像信号は、第１
のスイッチ回路（７）に供給される。(9) is an input terminal for an external video signal;
) is supplied with an external composite color video signal from a video device such as a V'rR or a video disc playback device. The external composite color video signal from this input terminal (9) is
is supplied to the switch circuit (7).
第１のスイッチ回路（７）では、遠隔制御送信機（６）
或いはキースイッチ（５）のソース切替え指令に基づき
、マイクロコンピュータ（４）から出力される制御信号
により、カラー映像信号の切替えが行われる。In the first switch circuit (7), the remote control transmitter (6)
Alternatively, the color video signal is switched by a control signal output from the microcomputer (4) based on a source switching command from the key switch (5).
即ち、第１のスイッチ回路（７）により、中間周波信号
処理回路（８）からの複合カラー映像信号、或いは入力
端子（９）からの外部複合カラー映像信号のうちの一方
が選択される。That is, the first switch circuit (7) selects either the composite color video signal from the intermediate frequency signal processing circuit (8) or the external composite color video signal from the input terminal (9).
第１のスイッチ回路（７）から出力される複合カラー映
像信号は、Ｙ／Ｃ分離回路（１０）に供給される。The composite color video signal output from the first switch circuit (7) is supplied to a Y/C separation circuit (10).
Ｙ／Ｃ分離回路（１０）では、選択゛された複合カラー
映像信号を、輝度信号Ｙと、赤及び青色差信号Ｒ−Ｙ、
Ｂ−Ｙとに分離し、この輝度信号Ｙ及び色差信号Ｒ−Ｙ
、Ｂ−Ｙを、Ａ／Ｄ変換回路（１１）及び第２のスイッ
チ回路（１２）に夫々供給すると共に、輝度信号から分
離された垂直同期信号ヲマイクロコンピュータ（４）に
供給する。The Y/C separation circuit (10) converts the selected composite color video signal into a luminance signal Y, red and blue difference signals RY,
This luminance signal Y and color difference signal R-Y are separated into B-Y.
, B-Y are supplied to the A/D conversion circuit (11) and the second switch circuit (12), respectively, and a vertical synchronization signal separated from the luminance signal is supplied to the microcomputer (4).
第２のスイッチ回路（１２）を経てＹ／Ｃ分離回路（１
０）より供給される輝度信号Ｙ３色羞信号Ｒ−Ｙ、Ｂ−
Ｙは、カラー映像信号処理回路（１３）に供給されて、
３原色信号Ｒ，Ｇ、Ｈに復調され、この３原色信号Ｒ，
Ｇ、Ｂがカラー（、ＲＴ（１４）に供給されてカラー画
像が表示される。The Y/C separation circuit (1) is passed through the second switch circuit (12).
0) Luminance signal Y3 color photophobia signals R-Y, B-
Y is supplied to the color video signal processing circuit (13),
It is demodulated into three primary color signals R, G, and H, and these three primary color signals R,
G and B are supplied to color (, RT (14)) and a color image is displayed.
一方、Ａ／Ｄ変換回路（１１）では、Ｙ／Ｃ分離回路（
ｌＯ）より供給された輝度信号Ｙ９色差信号Ｒ−Ｙ、Ｂ
−Ｙを夫々Ａ／Ｄ変換する。このＡ／Ｄ変換回路（１１
）よりのデジタル輝度信号及び両デジタル色差信号の８
フイールドに１回（８フレームに１回も可）ずつ抽出さ
れた１フイ一ルド分（１フレ一ム分も可）が、コントロ
ーラ（１６） （７）制御の下に、メモリ （ビデオＲ
ＡＭ） （１５） （７）例えば１６個のメモリ部に
順次に循環的に書き込まれる。On the other hand, in the A/D conversion circuit (11), the Y/C separation circuit (
Luminance signal Y9 color difference signal R-Y, B supplied from lO)
- A/D convert each Y. This A/D conversion circuit (11
) of the digital luminance signal and both digital color difference signals.
One field (one frame is also possible) extracted once per field (one frame per eight frames is also possible) is stored in the memory (Video R) under the control of the controller (16) (7).
AM) (15) (7) For example, the data is sequentially and cyclically written to 16 memory units.
そして、遠隔制御送信機（６）又はキースイッチ（５）
より、テレビジョン信号のチャ、ンネルを切替えるだめ
のチャンネル切替指令或いはソース切替指令又はリプレ
イ指令、その後のスチル指令がマイクロコンピュータ（
４）に入力されると、マイクロコンピュータ（４）より
の制御信号がコントローラ（１６）に供給される。and a remote control transmitter (6) or key switch (5)
Therefore, channel switching commands, source switching commands, replay commands, and subsequent still commands to switch channels of television signals are processed by a microcomputer (
4), the control signal from the microcomputer (4) is supplied to the controller (16).
このコントローラ（１６）は、マイクロコンピュータ（
４）からの制御信号に基づき、メモリ （１５）におけ
るデジタル映像信号（デジタル輝度信号及び両デジタル
色差信号）の書き込み及び続出しと、第２のスイッチ回
路（１２）の切替えとを制御する。This controller (16) is a microcomputer (
Based on the control signal from 4), writing and continuous output of the digital video signal (digital luminance signal and both digital color difference signals) in the memory (15) and switching of the second switch circuit (12) are controlled.
そして、コントローラ（１６）は、これに入力される制
御信号に基づいて、１フイ一ルド分のデジタル映像信号
を８フイールドに１回ずつメモリ （１５）の１６個の
メモリ部へ順次に循環的に書き込む。これによりメモリ
（１５）の１６個のメモリ部には、奇数又は偶数フィ
ールド〔マイクロコンピュータ（４）によって、その奇
偶はいずれか一方に設定される〕の１フイ一ルド分のデ
ジタル映像信号が８フイールドに１回ずつ記憶されるこ
とになる。Based on the control signal input thereto, the controller (16) sequentially cyclically transfers the digital video signal for one field to the 16 memory sections of the memory (15) once every eight fields. write to. As a result, the 16 memory sections of the memory (15) store 8 digital video signals for one field of odd or even fields (the microcomputer (4) sets the odd or even field to either one). It will be stored in each field once.
そして、コントローラ（１６）は、これに入力されたり
プレイ制御信号に基づいて、メモリ （１５）への映像
信号の書き込みを停止し、このメモリ（１５）の１６個
のメモリ部のデジタル映像信号を順次に、循環的に読み
出し、Ｄ／Ａ変換回路（１７）によりＤ／Ａ変換して、
輝度信号Ｙ５５色差信Ｒ−Ｙ、Ｂ−Ｙを得、第２のスイ
ッチ回路（１２）に供給する。またコントローラ（１６
）は、第２のスイッチ回路（１２）にスイッチ切替信号
を供給して、Ｄ／Ａ変換回路（１７）からの輝度信号Ｙ
１色差信号Ｒ−Ｙ、Ｂ−Ｙ等がカラー映像信号処理回路
（１３）に供給されるようにする。Then, the controller (16) stops writing the video signal to the memory (15) based on the input thereto or the play control signal, and writes the digital video signal in the 16 memory sections of the memory (15). Sequentially, cyclically read out, D/A converted by the D/A conversion circuit (17),
A luminance signal Y55 and color difference signals R-Y and B-Y are obtained and supplied to the second switch circuit (12). Also, the controller (16
) supplies a switch switching signal to the second switch circuit (12) and converts the luminance signal Y from the D/A conversion circuit (17).
1 color difference signals R-Y, B-Y, etc. are supplied to the color video signal processing circuit (13).
輝度信号Ｙ１色差信号Ｒ−Ｙ、Ｂ−Ｙは、ビデオ信号処
理回路（１３）にて３原色信号Ｒ，Ｇ、 Ｂとして復調
され、カラーＣＲＴ（１４）に供給されて、ストローブ
表示が行われる。The luminance signal Y1 and the color difference signals R-Y and B-Y are demodulated by the video signal processing circuit (13) as three primary color signals R, G, and B, and are supplied to the color CRT (14) for strobe display. .
そして、メモリ （１５）の１６個のメモリ部の各１フ
イ一ルド分のデジタル映像信号が読み出され、１６枚の
静止画が夫々８回ずつ繰り返されて、順次に循環的にス
トローブ表示画としてカラーＣＲＴ（１４）に表示され
る。そして、このリプレイ期間中に、入力カラー映像信
号の切替え動作が行われｌす
る。この切替え動作は、例えばテレビジョン信号の場合
には、新たなチャンネルの周波数をＰＬＬ回路（３）に
よりロックし、新たなテレビジョン信号を引込むことで
ある。又、複合カラー映像信号の入力ソースを変更する
場合には、テし・ビジョン信号及び映像機器からの外部
複合カラー映像信号の間での切替えを行う。このため同
期の流れによる乱れた画像、或いはブランキングの施さ
れた真っ暗な画像が表示されることがなく、ユーザに心
地良い使用感を提供できる。また、この動作は、メモＩ
Ｊ（１５）を制御するマイクロコンピュータ（４）のソ
フトウェアによってなされるもので、ソフトウェアの負
担も少なくコストアンプなしで実現できる。Then, the digital video signal for one field in each of the 16 memory sections of the memory (15) is read out, and each of the 16 still images is repeated 8 times, and the strobe display is sequentially and cyclically displayed. is displayed on the color CRT (14). Then, during this replay period, a switching operation of the input color video signal is performed. For example, in the case of a television signal, this switching operation involves locking the frequency of a new channel by the PLL circuit (3) and drawing in the new television signal. Furthermore, when changing the input source of the composite color video signal, switching is performed between the television/vision signal and the external composite color video signal from the video equipment. Therefore, a distorted image due to the flow of synchronization or a pitch-black image with blanking is not displayed, and a comfortable usability can be provided to the user. Also, this behavior is similar to Memo I
This is done by the software of the microcomputer (4) that controls the J (15), so the burden on the software is small and it can be realized without a cost amplifier.
又、このリプレイ中に、遠隔制御送信機（６）又はキー
スイッチ（５）によって、マイクロコンピュータ（４）
にスチル指令が与えられると、メモリ （１５）の１６
個のメモリ部のりプレイ中に続出されていた一つきメモ
リ部からの１フイ一ルド分のデジタル映像信号の読出し
が９回以上の任意回数繰り返される。Also, during this replay, the microcomputer (4) is activated by the remote control transmitter (6) or the key switch (5).
When a still command is given to , 16 of memory (15)
The reading of one field's worth of digital video signals from the single memory section, which has been successively read out during the playback of each memory section, is repeated an arbitrary number of times of nine or more.
向、上述の実施例では、第２スイッチ回路（１２）によ
って、Ｙ／Ｃ分離回路（１０）からの輝度信号Ｙ１色差
信号Ｒ−Ｙ、Ｂ−Ｙと、Ｄ／Ａ変換回路（１７）からの
輝度信号Ｙ９９色差信Ｒ−Ｙ、Ｂ−Ｙを切替えるように
しているが、これに限定されるものではなく、例えば第
２図に示す如く、Ｄ／Ａ変換回路（１７）の出力端を直
接ビデオ信号処理回路（１３）に接続するようにしても
良い。即ち、マイクロコンピュータ（４）からの制御信
号がコントローラ（１６）に入力された段階でメモリ
（１５）に対するデジタル映像信号の暑き込みを停止し
て、メモリ （１５）内のデジタル映像信号を読み出し
てＤ／Ａ変換器（１７）によりＤ／Ａ変換する。これと
共に、コントローラ（１６）よりカラー映像信号処理回
路（１３）に対して、制御信号が供給されてブランキン
グをかける。このブランキングのかけられたビデオ信号
に、上述のＤ／Ａ変換器（１７）からの映像信号を重畳
して、カラーＣＲＴ（１４）に静止画像を表示させても
良いものである。In the above embodiment, the second switch circuit (12) separates the luminance signal Y1 from the Y/C separation circuit (10) and the color difference signals R-Y, B-Y from the D/A conversion circuit (17). The luminance signal Y99 and the color difference signals R-Y and B-Y are switched, but the invention is not limited to this. For example, as shown in FIG. 2, the output terminal of the D/A conversion circuit (17) is switched. It may also be connected directly to the video signal processing circuit (13). That is, when the control signal from the microcomputer (4) is input to the controller (16), the memory
The input of the digital video signal to (15) is stopped, and the digital video signal in the memory (15) is read out and D/A converted by the D/A converter (17). At the same time, a control signal is supplied from the controller (16) to the color video signal processing circuit (13) to perform blanking. A still image may be displayed on the color CRT (14) by superimposing the video signal from the above-mentioned D/A converter (17) on this blanked video signal.
■４
以下に、この実施例の動作、特にそのストローブ表示中
の動作を、第３図のフローチャートを参照して説明しよ
う。先ず、ステップＳ ’ｌ”−１で、キースイソナ（
５）等の操作にょろりプレイ入力があったか否かがマイ
クロコンピュータ（４）のりプレイ操作判断手段によっ
て、判断され、Ｎｏであればステップ５Ｔ−１に戻り、
ＹＥＳであればステップ５Ｔ−２に移行する。(4) The operation of this embodiment, especially the operation during strobe display, will be explained below with reference to the flowchart shown in FIG. First, in step S 'l''-1, the key isona (
It is determined by the microcomputer (4) Nori play operation determining means whether or not there is a slip play input in the operation such as 5), and if No, the process returns to step 5T-1.
If YES, the process moves to step 5T-2.
ステップ５Ｔ−２では、マイクロコンピュータ（４）が
コントローラ（１６）に、メモリ （１５）における映
像信号の書き込み停止を指示する。かくすると、メモリ
（１５）の１６個のメモリ部には、過去の約２秒間に
おけるデジタル映像信号の８フイールド毎の夫々１フイ
一ルド分ずつ記憶された状態で、デジタル映像信号の書
き込みが停止される。ステップ５Ｔ−２の次はステップ
Ｓ Ｔ −３に移行する。In step 5T-2, the microcomputer (4) instructs the controller (16) to stop writing video signals in the memory (15). In this way, writing of the digital video signal is stopped in the 16 memory sections of the memory (15), with one field of each of the eight fields of the digital video signal for about two seconds in the past being stored. be done. After step 5T-2, the process moves to step ST-3.
ステップＳ’ｒ−３で、マイクロコンピュータ（４）の
スチル操作判断手段によって、スチル釦の操作によるス
チル入力があったか否かが判断され、ＹＥＳであればス
テップ５Ｔ−４に移行し、ＮＯであればステップＳ Ｔ
−５に移行する。In step S'r-3, the still operation determining means of the microcomputer (4) determines whether or not there is a still input by operating the still button. If YES, the process moves to step 5T-4; if NO, Step ST
-Move to 5.
ステップＳ Ｔ−４では、マイクロコンピュータ（４）
のフラグ制御手段が、メモリ （１５）における読み出
しを行うメモリの番号を、１６個のメモリ部の番号１〜
１６の内の一つに固定するためのフラグを１にする。ス
テップＳ Ｔ−４の次ぎは、ステップＳ Ｔ−５に移行
する。In step S T-4, the microcomputer (4)
The flag control means sets the number of the memory to be read in the memory (15) to one of the 16 memory sections numbers 1 to 1.
Set the flag to 1 to fix it to one of 16. After step ST-4, the process moves to step ST-5.
ステップＳ’ｒ−５では、マイクロコンピュータ（４）
の同期信号の有無判断手段によって、入力映像信号から
垂直同期信号が検出されたか否かが判断され、ＹＥＳで
あればステップＳ Ｔ −６に移行し、ＮＯであればス
テップＳ Ｔ−３に戻る。In step S'r-5, the microcomputer (4)
The synchronization signal presence/absence determination means determines whether a vertical synchronization signal is detected from the input video signal, and if YES, the process moves to step ST-6, and if NO, the process returns to step ST-3. .
ステップＳ Ｔ−６では、マイクロコンピュータ（４）
の垂直同期信号の個数を計数するカウンタ（計数手段）
の計数値が１加算される。ステップＳ Ｔ−６の次は、
ステップＳ Ｔ−７に移行する。In step ST-6, the microcomputer (4)
Counter (counting means) that counts the number of vertical synchronization signals
1 is added to the count value. After step ST-6,
Proceed to step ST-7.
ステップ５Ｔ−７では、マイクロコンピュータ（４）の
計数値判断手段によって、垂直同期信号の個数を計数す
るカウンタの計数値が８に成ったか否かが判断され、Ｙ
ＥＳであればステップ５Ｔ−８に移行し、Ｎｏであれば
ステップＳ’ｒ−３に戻る。In step 5T-7, the count value determining means of the microcomputer (4) determines whether the count value of the counter for counting the number of vertical synchronization signals has reached 8, and Y
If ES, the process moves to step 5T-8, and if No, the process returns to step S'r-3.
ステップＳ Ｔ−８では、マイクロコンピュータ（４）
の計数値制御手段によって、垂直同期信号の個数を計数
するカウンタの計数値を０にする。ステップ５Ｔ−８の
次は、ステップＳ ′ｒ −９に移行する。In step S T-8, the microcomputer (4)
The count value of the counter that counts the number of vertical synchronization signals is set to 0 by the count value control means. After step 5T-8, the process moves to step S'r-9.
ステップＳ Ｔ −９では、マイクロコンピュータ（４
）のフラグ判断手段によって、メモリ （１５）におけ
る読み出しを行うメモリの番号を、１６個のメモリ部の
番号１〜１６の内の一つに固定するためのフラグが１で
あるか否かが判断され、ＮＯであればステップＳ Ｔ
−１０に移行し、ＹＥＳであればステップＳ Ｔ −１
１に移行する。In step ST-9, the microcomputer (4
) determines whether the flag for fixing the number of the memory to be read in memory (15) to one of the 16 memory section numbers 1 to 16 is 1. and if NO, step ST
-10, and if YES, step ST-1
Move to 1.
ステップＳ ’ｒ −１０では、マイクロコンピュータ
（４）の読出しメモリ部の番号制御手段によって、メモ
リ （１５）の１６個のメモリ部の内の続み出しを行う
メモリの番号を次に進める。即ち、例えば今まで５番の
メモリ部の読み出しを行っていたのであれば、次に読み
出すメモリ部の番号を６番にすることを示す。ステップ
Ｓ Ｔ −１０の次はステップＳＴ−１１に移行する。In step S'r-10, the number control means of the reading memory section of the microcomputer (4) advances the number of the memory from which the continuation is to be read out of the 16 memory sections of the memory (15) to the next one. That is, for example, if memory section No. 5 has been read so far, this indicates that the number of the memory section to be read next will be No. 6. After step ST-10, the process moves to step ST-11.
ステップＳ Ｔ−１１では、マイクロコンピュータ（４
）によって、コントローラ（１６）に対し、メモリ（１
５）のメモリ部の映像信号を読み出すように指示する。In step ST-11, the microcomputer (4
), the memory (1
5) instructs to read the video signal from the memory section.
このステップＳ ”ｒ− １１の次はステップＳ ′ｒ
− ３に戻る。The next step after this step S'r-11 is step S'r
- Return to 3.
面、ステップＳ ’ｒ − ９で、ＹＥＳと判断されて
ステップＳ Ｔ − １０を経由せずに、ステップｓ
”ｒ −１１に移行した場合は、例えば今まで５番のメ
モリ部の読み出しを行っていたのであれば、次に読み出
すメモリ部も依然として５番のメモリ部であることを示
す。In step S'r-9, it is determined as YES, and the process proceeds to step S'r-9 without going through step ST-10.
"r-11" indicates that, for example, if memory section No. 5 has been read until now, the memory section to be read next will still be memory section No. 5.
上述せるテレビジョン受像機によれば、入力映像信号の
映像の変化を遅くして繰り返し映出できると共に、その
映像の変化の１画面を静止状態で映出することができる
。According to the above-mentioned television receiver, it is possible to slow down the change in the image of the input video signal and repeatedly display it, and also to display one screen of the change in the image in a still state.
上述せる本発明によれば、入力映像信号の映像の変化を
遅くして繰り返し映出できると共に、その映像の変化の
１画面を静止状態で映出することのできるテレビジョン
受像機を得ることができる。According to the present invention described above, it is possible to obtain a television receiver that can slow down the change in the image of an input video signal and repeatedly display it, and can also display one screen of the change in the image in a static state. can.
第１図は本発明の一実施例を示すブロック線図、第２図
は本発明の他の界施例の一部を示すプロ・ツク線図、第
３図は実施例の動作説明に供すやフローチャートである
。
（４）はマイクロコンピュータ、（１５）はメモリ、（
１６）はコントローラである。Fig. 1 is a block diagram showing one embodiment of the present invention, Fig. 2 is a block diagram showing a part of another embodiment of the invention, and Fig. 3 is used to explain the operation of the embodiment. or a flowchart. (4) is a microcomputer, (15) is a memory, (
16) is a controller.
Claims (1)
て、夫々順次に循環的に記憶されるＮ（＝２、３、４、
・・・）個のメモリを備える記憶手段と、 リプレイモード時は、上記記憶手段への映像信号の書き
込みを停止すると共に、上記Ｎ個のメモリに記憶されて
いる映像信号を、所定回数ずつ順次に循環的に読み出す
ように上記記憶手段を制御する第１の制御手段と、 スチルモード時は、上記記憶手段への映像信号の書き込
みを停止すると共に、上記Ｎ個のメモリの内の１つのメ
モリに記憶されている映像信号を繰り返し読み出すよう
に上記記憶手段を制御する第２の制御手段とを有するこ
とを特徴とするテレビジョン受像機。[Scope of Claims] The input video signal is extracted in units of unit signals at predetermined intervals, and each unit signal is sequentially and cyclically stored as N (=2, 3, 4,
...) memories, and in the replay mode, the writing of video signals to the storage means is stopped, and the video signals stored in the N memories are sequentially read a predetermined number of times. a first control means for controlling the storage means so as to cyclically read data from the storage means; and a first control means for controlling the storage means to cyclically read data from the storage means; when in the still mode, the writing of the video signal to the storage means is stopped, and one memory of the N memories; and second control means for controlling the storage means so as to repeatedly read out video signals stored in the television receiver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153786A JP2841372B2 (en) | 1988-06-22 | 1988-06-22 | Television receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153786A JP2841372B2 (en) | 1988-06-22 | 1988-06-22 | Television receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01320873A true JPH01320873A (en) | 1989-12-26 |
| JP2841372B2 JP2841372B2 (en) | 1998-12-24 |
Family
ID=15570110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63153786A Expired - Lifetime JP2841372B2 (en) | 1988-06-22 | 1988-06-22 | Television receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841372B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773578A (en) * | 1980-10-27 | 1982-05-08 | Sony Corp | Television receiver |
| JPS5787288A (en) * | 1980-11-19 | 1982-05-31 | Nippon Television Kogyo Kk | Video signal processing device |
| JPS6393281A (en) * | 1986-10-08 | 1988-04-23 | Sanyo Electric Co Ltd | Multistroboscopic reproducing circuit |
-
1988
- 1988-06-22 JP JP63153786A patent/JP2841372B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773578A (en) * | 1980-10-27 | 1982-05-08 | Sony Corp | Television receiver |
| JPS5787288A (en) * | 1980-11-19 | 1982-05-31 | Nippon Television Kogyo Kk | Video signal processing device |
| JPS6393281A (en) * | 1986-10-08 | 1988-04-23 | Sanyo Electric Co Ltd | Multistroboscopic reproducing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2841372B2 (en) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5867227A (en) | Television receiver | |
| JPH0774980A (en) | Display device | |
| KR0160702B1 (en) | Input/output selection method and apparatus of matrix type in double wide tv | |
| US5012328A (en) | Television receiver which includes a memory for storing a field image which can be periodically displayed as a still picture | |
| JPH01218274A (en) | Television receiver | |
| JPH02305190A (en) | Television receiver | |
| JPH05316447A (en) | Television receiver | |
| JPH01320873A (en) | Television receiver | |
| JP2841368B2 (en) | Television receiver | |
| KR970010389B1 (en) | Television receiver | |
| JPH11355688A (en) | Multiscreen display device | |
| JP2595499B2 (en) | Television receiver | |
| JPS62154884A (en) | Television receiver | |
| JP2545853B2 (en) | Television receiver capable of simultaneously displaying multi-system signals | |
| JPH1155592A (en) | Television receiver | |
| JPH0646794B2 (en) | Television receiver | |
| JPS6152080A (en) | Television receiver | |
| JP2000175116A (en) | Television receiver | |
| JPS612477A (en) | Multi-screen display television receiver | |
| JP3036066B2 (en) | Display device | |
| JPH08111827A (en) | Television receiver | |
| JPS61202595A (en) | Color television receiver | |
| JPH0294881A (en) | Multi-screen display device | |
| JPH06334975A (en) | Television receiver | |
| JPS6150471A (en) | Television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |