JPH01319841A - 緩衝記憶方式 - Google Patents
緩衝記憶方式Info
- Publication number
- JPH01319841A JPH01319841A JP63153000A JP15300088A JPH01319841A JP H01319841 A JPH01319841 A JP H01319841A JP 63153000 A JP63153000 A JP 63153000A JP 15300088 A JP15300088 A JP 15300088A JP H01319841 A JPH01319841 A JP H01319841A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- storage section
- access
- subsequent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 25
- 238000013500 data storage Methods 0.000 claims description 18
- 238000012546 transfer Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 2
- 230000001502 supplementing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000013479 data entry Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 description 1
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は緩衝記憶方式に関し、特に電子計算機等のデジ
タル情報処理装置内の中央処理装置で用いられる緩衝記
憶方式に関する。
タル情報処理装置内の中央処理装置で用いられる緩衝記
憶方式に関する。
電子計算機等のデジタル情報処理装置内の中央処理装置
では、主記憶へのデータアクセス時間を実質的に短縮す
るために、主記憶から一度読み出したデータおよびその
アドレスを中央処理装置の近傍に設けられた高速な記憶
回路に記憶し、2回目以後のアクセスからはその記憶回
路から高速にデータを取り出すようにした緩衝記憶装置
が用いられる。
では、主記憶へのデータアクセス時間を実質的に短縮す
るために、主記憶から一度読み出したデータおよびその
アドレスを中央処理装置の近傍に設けられた高速な記憶
回路に記憶し、2回目以後のアクセスからはその記憶回
路から高速にデータを取り出すようにした緩衝記憶装置
が用いられる。
従来、この種の緩衝記憶装置では、中央処理装置からの
主記憶アクセスのアドレスとそのデータおよびその制御
情報のみが保持されており、中央処理装置からの主記憶
アクセスのアドレスがデータの位置を直接示している場
合は中央処理装置は直ちに実行に必要なデータを得るこ
とができる。
主記憶アクセスのアドレスとそのデータおよびその制御
情報のみが保持されており、中央処理装置からの主記憶
アクセスのアドレスがデータの位置を直接示している場
合は中央処理装置は直ちに実行に必要なデータを得るこ
とができる。
しかし、例えば、11以上のデータ記述語を介してデー
タ語を得る間接アドレスの場合には、データ記述語の中
央処理装置への転送、そのデータ記述語を用いてのデー
タ語または次のデータ記述語の再リクエスト等のオーバ
ヘッドが必要となる。
タ語を得る間接アドレスの場合には、データ記述語の中
央処理装置への転送、そのデータ記述語を用いてのデー
タ語または次のデータ記述語の再リクエスト等のオーバ
ヘッドが必要となる。
すなわち、従来の緩衝記憶装置では、データ記述語等に
よって関連づけられた一連のデータ語アクセスの同一ア
ドレスパターンでの繰返しアクセスやループ構造の命令
シーケンスでの命令語の中央処理装置への供給等におい
ては、アクセスごとのアドレス計算、リクエスト等の手
続きが必要となっていた。
よって関連づけられた一連のデータ語アクセスの同一ア
ドレスパターンでの繰返しアクセスやループ構造の命令
シーケンスでの命令語の中央処理装置への供給等におい
ては、アクセスごとのアドレス計算、リクエスト等の手
続きが必要となっていた。
〔発明が解決しようとする課題〕
上述した従来の緩衝記憶装置は、中央処理装置からの主
記憶アクセスのアドレスとそのデータおよびその制御情
報のみが保持されているので、データ記述語等によって
関連づけられた一連のデータ語アクセスの同一アドレス
パターンでの繰返シアクセスやループ構造の命令シーケ
ンスでの命令語の中央処理装置への供給等においてはア
クセスごとのアドレス計算、リクエスト等の手続きが必
要となり、これによるオーバヘッドの短縮には寄与する
ことができないという欠点がある。
記憶アクセスのアドレスとそのデータおよびその制御情
報のみが保持されているので、データ記述語等によって
関連づけられた一連のデータ語アクセスの同一アドレス
パターンでの繰返シアクセスやループ構造の命令シーケ
ンスでの命令語の中央処理装置への供給等においてはア
クセスごとのアドレス計算、リクエスト等の手続きが必
要となり、これによるオーバヘッドの短縮には寄与する
ことができないという欠点がある。
本発明の目的は、上述の点に鑑み、データ記述語等によ
って関連づけられた一連のデータ語アクセスや命令語補
充のための命令語フJ、7チのアクセス経路を後続アド
レス記憶部に記憶することにより、以後の一連のアクセ
スを高速化することができる緩衝記憶方式を提供するこ
とにある。
って関連づけられた一連のデータ語アクセスや命令語補
充のための命令語フJ、7チのアクセス経路を後続アド
レス記憶部に記憶することにより、以後の一連のアクセ
スを高速化することができる緩衝記憶方式を提供するこ
とにある。
本発明の緩衝記憶方式は、主記憶中のデータの一部の写
しを保持するデータ記憶部と対応するアドレスを保持す
るアドレスタグ部とを持つ緩衝記憶部と、前記データ記
憶部中の各データのエントリに対応して各データのアク
セスに続<後続アクセスのアドレスを保持する後続アド
レス記憶部と、この後続アドレス記憶部に後続アクセス
のアドレスを書き込むアドレス書込み手段と、前記デー
タ記憶部中の各データのエントリに対応して各データの
アクセスに続(後続アクセスの制御情報を保持する制御
情報記憶部と、この制御情報記憶部に制御情報を書き込
むデータ書込み手段と、一連のデータアクセスにおいて
1データアクセス時に対応する前記後続アドレス記憶部
中のアドレスを用いて前記データ記憶部中から後続する
データを連続して中央処理装置に転送するデータ転送手
段とを有する。
しを保持するデータ記憶部と対応するアドレスを保持す
るアドレスタグ部とを持つ緩衝記憶部と、前記データ記
憶部中の各データのエントリに対応して各データのアク
セスに続<後続アクセスのアドレスを保持する後続アド
レス記憶部と、この後続アドレス記憶部に後続アクセス
のアドレスを書き込むアドレス書込み手段と、前記デー
タ記憶部中の各データのエントリに対応して各データの
アクセスに続(後続アクセスの制御情報を保持する制御
情報記憶部と、この制御情報記憶部に制御情報を書き込
むデータ書込み手段と、一連のデータアクセスにおいて
1データアクセス時に対応する前記後続アドレス記憶部
中のアドレスを用いて前記データ記憶部中から後続する
データを連続して中央処理装置に転送するデータ転送手
段とを有する。
本発明の緩衝記憶方式では、緩衝記憶部が主記憶中のデ
ータの一部の写しを保持するデータ記憶部と対応するア
ドレスを保持するアドレスタグ部とを持ち、後続アドレ
ス記憶部がデータ記憶部中の各データのエントリに対応
して各データのアクセスに続(後続アクセスの7ドレス
を保持し、アドレス書込み手段が後続アドレス記憶部に
後続アクセスのアドレスを書き込み、制御情報記憶部が
データ記憶部中の各データのエントリに対応して各デー
タのアクセスに続く後続アクセスの制御情報を保持し、
データ書込み手段が制御情報記憶部に制御情報を書き込
み、データ転送手段が一連のデータアクセスにおいて1
データアクセス時に対応する後続アドレス記憶部中のア
ドレスを用いてデータ記憶部中から後続するデータを連
続して中央処理装置に転送する。
ータの一部の写しを保持するデータ記憶部と対応するア
ドレスを保持するアドレスタグ部とを持ち、後続アドレ
ス記憶部がデータ記憶部中の各データのエントリに対応
して各データのアクセスに続(後続アクセスの7ドレス
を保持し、アドレス書込み手段が後続アドレス記憶部に
後続アクセスのアドレスを書き込み、制御情報記憶部が
データ記憶部中の各データのエントリに対応して各デー
タのアクセスに続く後続アクセスの制御情報を保持し、
データ書込み手段が制御情報記憶部に制御情報を書き込
み、データ転送手段が一連のデータアクセスにおいて1
データアクセス時に対応する後続アドレス記憶部中のア
ドレスを用いてデータ記憶部中から後続するデータを連
続して中央処理装置に転送する。
(実施例〕
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例の緩衝記憶方式を示す回路
ブロック図である0本実施例の緩衝記憶方式は、データ
記憶部la、アドレスタグ部1bおよび制御部(図示せ
ず)からなる緩衝記憶部1と、後続アドレス記憶部2と
、制御情報記憶部3と、アドレスレジスタ4と、リクエ
ストコードレジスタ5と、後続アドレス記憶部2および
制御情報記憶部3の書込みアドレスレジスタ6と、制御
情報記憶部3の書込みデータレジスタ7と、セレクタ8
.9および10と、デコーダ11とから構成されている
。
ブロック図である0本実施例の緩衝記憶方式は、データ
記憶部la、アドレスタグ部1bおよび制御部(図示せ
ず)からなる緩衝記憶部1と、後続アドレス記憶部2と
、制御情報記憶部3と、アドレスレジスタ4と、リクエ
ストコードレジスタ5と、後続アドレス記憶部2および
制御情報記憶部3の書込みアドレスレジスタ6と、制御
情報記憶部3の書込みデータレジスタ7と、セレクタ8
.9および10と、デコーダ11とから構成されている
。
アドレスレジスタ4は、主記憶アクセスのアドレスをセ
ットするレジスタであり、中央処理装置(CPU;図示
せず)からのアドレスまたは後続アドレス記憶部2から
のアドレスのいずれかがセレクタ8により選択されてセ
ットされる。
ットするレジスタであり、中央処理装置(CPU;図示
せず)からのアドレスまたは後続アドレス記憶部2から
のアドレスのいずれかがセレクタ8により選択されてセ
ットされる。
リクエストコードレジスタ5は、主記憶アクセスのアク
セスタイプを示すリクエストコードをセットするレジス
タであり、中央処理装置からのリクエストコードまたは
デコーダ11により生成されたリクエストコードのいず
れかが七にフタ9により選択されてセットされる。
セスタイプを示すリクエストコードをセットするレジス
タであり、中央処理装置からのリクエストコードまたは
デコーダ11により生成されたリクエストコードのいず
れかが七にフタ9により選択されてセットされる。
後続アドレス記憶部2は、緩衝記憶部1のデータ記憶部
1aと同一のエントリ構造となっており、後続アドレス
記憶部2中の各アドレスは緩衝記憶部1のデータ記憶部
la中の各データのエントリに対応していて、各データ
に対するアクセスに続くデータアクセス(以下、、9i
nアクセスという)のアドレスがセットされる。
1aと同一のエントリ構造となっており、後続アドレス
記憶部2中の各アドレスは緩衝記憶部1のデータ記憶部
la中の各データのエントリに対応していて、各データ
に対するアクセスに続くデータアクセス(以下、、9i
nアクセスという)のアドレスがセットされる。
制御情報記憶部3は、緩衝記憶部1のデータ記憶部1a
と同一のエントリ構造となっており、後続アドレス記憶
部2の各エントリに対応していて、有効ビット等の各種
制御情報がセットされる。
と同一のエントリ構造となっており、後続アドレス記憶
部2の各エントリに対応していて、有効ビット等の各種
制御情報がセットされる。
例えば、制御情報記憶部3は、データフェッチの際にリ
クエストがデータ記述語フェッチかデータ語フェッチか
を識別する有効ビットとして1ビツトを用い、書込みリ
クエストの際に対応するエントリの本有効ビットをチエ
ツクし、データ語の位置を示しているデータ記述語の書
換えであれば本有効ビットをリセットしてデータ語の正
当性を保つようにする。また、命令語フェッチ時は、分
岐命令直後の命令語フェッチか分岐先側の命令語フェッ
チかを識別する有効ピントとして1ビツトを用い、分岐
命令の分岐先側の第1命令のときに本有効ビットを“1
”とし、本エントリからの命令語の転送時に中央処理装
置に分岐先の第1命令である旨を報告するようにする。
クエストがデータ記述語フェッチかデータ語フェッチか
を識別する有効ビットとして1ビツトを用い、書込みリ
クエストの際に対応するエントリの本有効ビットをチエ
ツクし、データ語の位置を示しているデータ記述語の書
換えであれば本有効ビットをリセットしてデータ語の正
当性を保つようにする。また、命令語フェッチ時は、分
岐命令直後の命令語フェッチか分岐先側の命令語フェッ
チかを識別する有効ピントとして1ビツトを用い、分岐
命令の分岐先側の第1命令のときに本有効ビットを“1
”とし、本エントリからの命令語の転送時に中央処理装
置に分岐先の第1命令である旨を報告するようにする。
これにより、中央処理装置は命令語の正当性をチエツク
できる。
できる。
次に、このように構成された本実施例の緩衝記憶方式の
動作について説明する。
動作について説明する。
いま、中央処理装置がデータ記述語等を用いての連続モ
ードでのデータ語アクセスまたは命令語フェッチのリク
エストを発行すると、アドレスがセレクタ8を経由して
アドレスレジスタ4に、リクエストコードがセレクタ9
を経由してリクエストコードレジスタ5にそれぞれセッ
トされ、これらの情報を用いて緩衝記憶部1がアクセス
されて、アドレスタグ部1bに一致するアドレスが登録
されていればデータ記憶部1aの対応するエントリのデ
ータ語または命令語が読出しデータとして中央処理装置
に転送される。
ードでのデータ語アクセスまたは命令語フェッチのリク
エストを発行すると、アドレスがセレクタ8を経由して
アドレスレジスタ4に、リクエストコードがセレクタ9
を経由してリクエストコードレジスタ5にそれぞれセッ
トされ、これらの情報を用いて緩衝記憶部1がアクセス
されて、アドレスタグ部1bに一致するアドレスが登録
されていればデータ記憶部1aの対応するエントリのデ
ータ語または命令語が読出しデータとして中央処理装置
に転送される。
一方、このとき、緩衝記憶部1のデータ記憶部laのア
クセスに用いられたアドレスであるアドレスレジスタ4
の内容が、後続アドレス記憶部2および制御情報記憶部
3の書込みアドレスとして書込みアドレスレジスタ6に
セントされる。また、リクエストコードレジスタ5から
のリクエストコードおよび緩衝記憶部1からのアドレス
タグ部1bの一致情報がデコーダ11を経由して書込み
データレジスタ7に制御情報記憶部3への書込みデータ
とじてセントされる。
クセスに用いられたアドレスであるアドレスレジスタ4
の内容が、後続アドレス記憶部2および制御情報記憶部
3の書込みアドレスとして書込みアドレスレジスタ6に
セントされる。また、リクエストコードレジスタ5から
のリクエストコードおよび緩衝記憶部1からのアドレス
タグ部1bの一致情報がデコーダ11を経由して書込み
データレジスタ7に制御情報記憶部3への書込みデータ
とじてセントされる。
この後、中央処理装置が前リクエストから得られたデー
タ記述語を用いてのデータ語アクセスまたは後続命令語
フェッチ等のリクエストを発行するときには、書込みア
ドレスレジスタ6にアドレスが保持されている前アクセ
スの後続アドレス記憶部2のエントリに後続アクセスの
アドレスであるアドレスレジスタ4の内容がセットされ
、書込みアドレスレジスタ6にアドレスが保持されてい
る前アクセスの制御情報記憶部3のエントリに後続アク
セスの有効ビット等の制御情報を含む書込みデータレジ
スタ7の内容がセットされる。
タ記述語を用いてのデータ語アクセスまたは後続命令語
フェッチ等のリクエストを発行するときには、書込みア
ドレスレジスタ6にアドレスが保持されている前アクセ
スの後続アドレス記憶部2のエントリに後続アクセスの
アドレスであるアドレスレジスタ4の内容がセットされ
、書込みアドレスレジスタ6にアドレスが保持されてい
る前アクセスの制御情報記憶部3のエントリに後続アク
セスの有効ビット等の制御情報を含む書込みデータレジ
スタ7の内容がセットされる。
このとき、後続アクセスが再び連続モードでのデータ語
アクセスまたは命令語フェッチであれば、後続アクセス
のアドレスおよびリクエストコードが書込みアドレスレ
ジスタ6および書込みデータレジスタ7に前アクセスの
場合と同様にそれぞれセットされる。
アクセスまたは命令語フェッチであれば、後続アクセス
のアドレスおよびリクエストコードが書込みアドレスレ
ジスタ6および書込みデータレジスタ7に前アクセスの
場合と同様にそれぞれセットされる。
このようにして後続アクセスのアドレスおよび制御情報
が後続アドレス記憶部2および制御情報記憶部3にセッ
トされた後に、中央処理装置が再びデータ記述語等によ
って関連づけられた連続モードでの同一アドレスのデー
タ語アクセスまたは同一アドレスの命令語フェッチのリ
クエストを発行すると、アドレスがセレクタ8を経由し
てアドレスレジスタ4に、リクエストコードがセレクタ
9を経由してリクエストコードレジスタ5にそれぞれセ
ットされ、これらの情報を用いて緩衝記憶部1がアクセ
スされて、中央処理装置に読出しデータが転送される。
が後続アドレス記憶部2および制御情報記憶部3にセッ
トされた後に、中央処理装置が再びデータ記述語等によ
って関連づけられた連続モードでの同一アドレスのデー
タ語アクセスまたは同一アドレスの命令語フェッチのリ
クエストを発行すると、アドレスがセレクタ8を経由し
てアドレスレジスタ4に、リクエストコードがセレクタ
9を経由してリクエストコードレジスタ5にそれぞれセ
ットされ、これらの情報を用いて緩衝記憶部1がアクセ
スされて、中央処理装置に読出しデータが転送される。
また、これと同時に、アドレスレジスタ4の内容である
アドレスを用いてセレクタ10を経由して読出しデータ
に対応する後続アドレス記憶部2および制御情報記憶部
3のエントリが読み出される。
アドレスを用いてセレクタ10を経由して読出しデータ
に対応する後続アドレス記憶部2および制御情報記憶部
3のエントリが読み出される。
後続アドレス記憶部2から読み出された後続アクセスの
アドレスは、セレクタ8を経由してアドレスレジスタ4
にセットされる。また、制御情報記憶部3から読み出さ
れた後続アクセスの有効ビット等の制御情報および緩衝
記憶部1からのアドレスタグ部1bの一致情報を用いて
デコーダ11が後続するデータの転送が可能であること
を検出し、リクエストコードを生成してセレクタ9を経
由してリクエストコードレジスタ5にセットする。
アドレスは、セレクタ8を経由してアドレスレジスタ4
にセットされる。また、制御情報記憶部3から読み出さ
れた後続アクセスの有効ビット等の制御情報および緩衝
記憶部1からのアドレスタグ部1bの一致情報を用いて
デコーダ11が後続するデータの転送が可能であること
を検出し、リクエストコードを生成してセレクタ9を経
由してリクエストコードレジスタ5にセットする。
したがって、アドレスレジスタ4にセットされた後続ア
クセスのアドレスから直ちに緩衝記憶部1がアクセスさ
れて、中央処理装置に後続命令語または後続データ語を
そのアドレスとともに転送することができる。
クセスのアドレスから直ちに緩衝記憶部1がアクセスさ
れて、中央処理装置に後続命令語または後続データ語を
そのアドレスとともに転送することができる。
また、デコーダ11は、後続アドレス記憶部2を用いて
の連続データリプライである旨を中央処理装置に通報し
、後続の余分なリクエストの抑止等を行う。
の連続データリプライである旨を中央処理装置に通報し
、後続の余分なリクエストの抑止等を行う。
第2図は、2つのデータ記述語IIおよびI2を経由し
てのデータ語りのアクセスの例を示す図であり、通常2
回のデータ記述語リクエストREQlおよびREQ2と
データリクエストREQ3との手続きが必要となるが、
データ語りへの2回目以後のアクセスでは1回のリクエ
ストREQIで2つのデータ記述語■1およびI2とデ
ータ語りとを得ることができる。
てのデータ語りのアクセスの例を示す図であり、通常2
回のデータ記述語リクエストREQlおよびREQ2と
データリクエストREQ3との手続きが必要となるが、
データ語りへの2回目以後のアクセスでは1回のリクエ
ストREQIで2つのデータ記述語■1およびI2とデ
ータ語りとを得ることができる。
第3図は、リスト構造データ語(11,DI)。
(12,N2)、 N3.N3)、・・・を参照して
のデータ語群DI、D2.D3.・・・のアクセスの例
を示す図であり、2回目以後のアクセスでは1回のリク
エストREQlで一連のリスト構造データ語(It、D
I)、 (12,N2)、 (13゜N3)、・・
・を直ちに得ることができる。
のデータ語群DI、D2.D3.・・・のアクセスの例
を示す図であり、2回目以後のアクセスでは1回のリク
エストREQlで一連のリスト構造データ語(It、D
I)、 (12,N2)、 (13゜N3)、・・
・を直ちに得ることができる。
第4図は、データ記述語テーブル(II、12゜[3,
・・・)を参照してのデータ語群DI、D2゜N3.・
・・のアクセスの例を示す図であり、2回目以後のアク
セスでは1回のリクエストREQIで一連のデータ語T
I、 DI、 I2. N2. I3゜N3. ・
・・を直ちに得ることができる。
・・・)を参照してのデータ語群DI、D2゜N3.・
・・のアクセスの例を示す図であり、2回目以後のアク
セスでは1回のリクエストREQIで一連のデータ語T
I、 DI、 I2. N2. I3゜N3. ・
・・を直ちに得ることができる。
第5図は、条件分岐命令語りを含む命令語A〜Fのフェ
ッチの例を示す図であり、2回目以後のアクセスでは条
件分岐命令語りの分岐条件確定待ちによる命令語フェッ
チの遅れを短縮することができる。
ッチの例を示す図であり、2回目以後のアクセスでは条
件分岐命令語りの分岐条件確定待ちによる命令語フェッ
チの遅れを短縮することができる。
以上説明したように本発明は、データ記述語等によって
関連づけられた一連のデータ語アクセスや命令語フェッ
チのアクセス経路を後続アドレス記憶部に記憶すること
により、データ記述語等によって関連づけられた一連の
データ語アクセスの同一アドレスパターンでの繰返しア
クセスやループ構造の命令シーケンスでの命令語の中央
処理装置への供給等において2回目以後はアクセスごと
にアドレス計算、リクエスト等の手続きを行う必要がな
くなり、以後の一連のアクセスを高速化できる効果があ
る。
関連づけられた一連のデータ語アクセスや命令語フェッ
チのアクセス経路を後続アドレス記憶部に記憶すること
により、データ記述語等によって関連づけられた一連の
データ語アクセスの同一アドレスパターンでの繰返しア
クセスやループ構造の命令シーケンスでの命令語の中央
処理装置への供給等において2回目以後はアクセスごと
にアドレス計算、リクエスト等の手続きを行う必要がな
くなり、以後の一連のアクセスを高速化できる効果があ
る。
第1図は本発明の一実施例の緩衝記憶方式を示す回路ブ
ロック図、 第2図はデータ記述語を経由してのデータ語アクセスの
例を説明するための図、 第3図はリスト構造データ語を参照してのデータ語群ア
クセスの例を説明するための図、第4図はデータ記述語
テーブルを参照してのデータ語群アクセスの例を説明す
るための図、第5図は条件分岐命令語を含む命令語フェ
ソチの例を説明するための図である。 図において、 1・・・緩衝記憶部、 1a・・データ記憶部、 1b・・アドレスタグ部、 2・・・後続アドレス記憶部、 3・・・制御情報記憶部、 4〜7・レジスタ、 8〜10・セレクタ、 11・・・デコーダである。
ロック図、 第2図はデータ記述語を経由してのデータ語アクセスの
例を説明するための図、 第3図はリスト構造データ語を参照してのデータ語群ア
クセスの例を説明するための図、第4図はデータ記述語
テーブルを参照してのデータ語群アクセスの例を説明す
るための図、第5図は条件分岐命令語を含む命令語フェ
ソチの例を説明するための図である。 図において、 1・・・緩衝記憶部、 1a・・データ記憶部、 1b・・アドレスタグ部、 2・・・後続アドレス記憶部、 3・・・制御情報記憶部、 4〜7・レジスタ、 8〜10・セレクタ、 11・・・デコーダである。
Claims (1)
- 【特許請求の範囲】 主記憶中のデータの一部の写しを保持するデータ記憶部
と対応するアドレスを保持するアドレスタグ部とを持つ
緩衝記憶部と、 前記データ記憶部中の各データのエントリに対応して各
データのアクセスに続く後続アクセスのアドレスを保持
する後続アドレス記憶部と、この後続アドレス記憶部に
後続アクセスのアドレスを書き込むアドレス書込み手段
と、 前記データ記憶部中の各データのエントリに対応して各
データのアクセスに続く後続アクセスの制御情報を保持
する制御情報記憶部と、 この制御情報記憶部に制御情報を書き込むデータ書込み
手段と、 一連のデータアクセスにおいて1データアクセス時に対
応する前記後続アドレス記憶部中のアドレスを用いて前
記データ記憶部中から後続するデータを連続して中央処
理装置に転送するデータ転送手段と を有することを特徴とする緩衝記憶方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63153000A JPH01319841A (ja) | 1988-06-21 | 1988-06-21 | 緩衝記憶方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63153000A JPH01319841A (ja) | 1988-06-21 | 1988-06-21 | 緩衝記憶方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01319841A true JPH01319841A (ja) | 1989-12-26 |
Family
ID=15552759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63153000A Pending JPH01319841A (ja) | 1988-06-21 | 1988-06-21 | 緩衝記憶方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01319841A (ja) |
-
1988
- 1988-06-21 JP JP63153000A patent/JPH01319841A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3848234A (en) | Multi-processor system with multiple cache memories | |
US4831520A (en) | Bus interface circuit for digital data processor | |
US5239642A (en) | Data processor with shared control and drive circuitry for both breakpoint and content addressable storage devices | |
JPH0814801B2 (ja) | プログラマブルアクセスメモリ | |
US8046568B2 (en) | Microprocessor with integrated high speed memory | |
US4831581A (en) | Central processor unit for digital data processing system including cache management mechanism | |
KR970011208B1 (ko) | 파이프라인된 기록버퍼 레지스터 | |
US5119484A (en) | Selections between alternate control word and current instruction generated control word for alu in respond to alu output and current instruction | |
US5313602A (en) | Multiprocessor system and method of control over order of transfer of data between buffer storages | |
JPH04102948A (ja) | データ処理システム及び方法 | |
JPH0282330A (ja) | ムーブアウト・システム | |
JPH01319841A (ja) | 緩衝記憶方式 | |
US5276892A (en) | Destination control logic for arithmetic and logic unit for digital data processor | |
JPH02110646A (ja) | メモリの先行読出し装置 | |
JPH0322053A (ja) | ムーブ・イン・バッファ制御方式 | |
JPS59112479A (ja) | キヤツシユメモリの高速アクセス方式 | |
JPH0210450A (ja) | キヤツシユメモリの先行フエツチ制御方式 | |
EP0302926B1 (en) | Control signal generation circuit for arithmetic and logic unit for digital processor | |
JPH086853A (ja) | 記憶制御方法 | |
JP2001229074A (ja) | メモリ制御装置と情報処理装置及びメモリ制御チップ | |
JPH1185613A (ja) | キャッシュメモリ | |
JPS6135583B2 (ja) | ||
JPH02259945A (ja) | ストア処理方式 | |
JPS60189043A (ja) | プロセツサ | |
JPH0612363A (ja) | メモリ制御装置およびマルチプロセッサシステム |