JPH01319841A - 緩衝記憶方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は緩衝記憶方式に関し、特に電子計算機等のデジ
タル情報処理装置内の中央処理装置で用いられる緩衝記
憶方式に関する。

〔従来の技術〕

電子計算機等のデジタル情報処理装置内の中央処理装置
では、主記憶へのデータアクセス時間を実質的に短縮す
るために、主記憶から一度読み出したデータおよびその
アドレスを中央処理装置の近傍に設けられた高速な記憶
回路に記憶し、２回目以後のアクセスからはその記憶回
路から高速にデータを取り出すようにした緩衝記憶装置
が用いられる。

従来、この種の緩衝記憶装置では、中央処理装置からの
主記憶アクセスのアドレスとそのデータおよびその制御
情報のみが保持されており、中央処理装置からの主記憶
アクセスのアドレスがデータの位置を直接示している場
合は中央処理装置は直ちに実行に必要なデータを得るこ
とができる。

しかし、例えば、１１以上のデータ記述語を介してデー
タ語を得る間接アドレスの場合には、データ記述語の中
央処理装置への転送、そのデータ記述語を用いてのデー
タ語または次のデータ記述語の再リクエスト等のオーバ
ヘッドが必要となる。

すなわち、従来の緩衝記憶装置では、データ記述語等に
よって関連づけられた一連のデータ語アクセスの同一ア
ドレスパターンでの繰返しアクセスやループ構造の命令
シーケンスでの命令語の中央処理装置への供給等におい
ては、アクセスごとのアドレス計算、リクエスト等の手
続きが必要となっていた。

〔発明が解決しようとする課題〕 上述した従来の緩衝記憶装置は、中央処理装置からの主
記憶アクセスのアドレスとそのデータおよびその制御情
報のみが保持されているので、データ記述語等によって
関連づけられた一連のデータ語アクセスの同一アドレス
パターンでの繰返シアクセスやループ構造の命令シーケ
ンスでの命令語の中央処理装置への供給等においてはア
クセスごとのアドレス計算、リクエスト等の手続きが必
要となり、これによるオーバヘッドの短縮には寄与する
ことができないという欠点がある。

本発明の目的は、上述の点に鑑み、データ記述語等によ
って関連づけられた一連のデータ語アクセスや命令語補
充のための命令語フＪ、７チのアクセス経路を後続アド
レス記憶部に記憶することにより、以後の一連のアクセ
スを高速化することができる緩衝記憶方式を提供するこ
とにある。

〔課題を解決するための手段〕

本発明の緩衝記憶方式は、主記憶中のデータの一部の写
しを保持するデータ記憶部と対応するアドレスを保持す
るアドレスタグ部とを持つ緩衝記憶部と、前記データ記
憶部中の各データのエントリに対応して各データのアク
セスに続＜後続アクセスのアドレスを保持する後続アド
レス記憶部と、この後続アドレス記憶部に後続アクセス
のアドレスを書き込むアドレス書込み手段と、前記デー
タ記憶部中の各データのエントリに対応して各データの
アクセスに続（後続アクセスの制御情報を保持する制御
情報記憶部と、この制御情報記憶部に制御情報を書き込
むデータ書込み手段と、一連のデータアクセスにおいて
１データアクセス時に対応する前記後続アドレス記憶部
中のアドレスを用いて前記データ記憶部中から後続する
データを連続して中央処理装置に転送するデータ転送手
段とを有する。

〔作用〕

本発明の緩衝記憶方式では、緩衝記憶部が主記憶中のデ
ータの一部の写しを保持するデータ記憶部と対応するア
ドレスを保持するアドレスタグ部とを持ち、後続アドレ
ス記憶部がデータ記憶部中の各データのエントリに対応
して各データのアクセスに続（後続アクセスの７ドレス
を保持し、アドレス書込み手段が後続アドレス記憶部に
後続アクセスのアドレスを書き込み、制御情報記憶部が
データ記憶部中の各データのエントリに対応して各デー
タのアクセスに続く後続アクセスの制御情報を保持し、
データ書込み手段が制御情報記憶部に制御情報を書き込
み、データ転送手段が一連のデータアクセスにおいて１
データアクセス時に対応する後続アドレス記憶部中のア
ドレスを用いてデータ記憶部中から後続するデータを連
続して中央処理装置に転送する。

（実施例〕 次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明の一実施例の緩衝記憶方式を示す回路
ブロック図である０本実施例の緩衝記憶方式は、データ
記憶部ｌａ、アドレスタグ部１ｂおよび制御部（図示せ
ず）からなる緩衝記憶部１と、後続アドレス記憶部２と
、制御情報記憶部３と、アドレスレジスタ４と、リクエ
ストコードレジスタ５と、後続アドレス記憶部２および
制御情報記憶部３の書込みアドレスレジスタ６と、制御
情報記憶部３の書込みデータレジスタ７と、セレクタ８
．９および１０と、デコーダ１１とから構成されている
。

アドレスレジスタ４は、主記憶アクセスのアドレスをセ
ットするレジスタであり、中央処理装置（ＣＰＵ；図示
せず）からのアドレスまたは後続アドレス記憶部２から
のアドレスのいずれかがセレクタ８により選択されてセ
ットされる。

リクエストコードレジスタ５は、主記憶アクセスのアク
セスタイプを示すリクエストコードをセットするレジス
タであり、中央処理装置からのリクエストコードまたは
デコーダ１１により生成されたリクエストコードのいず
れかが七にフタ９により選択されてセットされる。

後続アドレス記憶部２は、緩衝記憶部１のデータ記憶部
１ａと同一のエントリ構造となっており、後続アドレス
記憶部２中の各アドレスは緩衝記憶部１のデータ記憶部
ｌａ中の各データのエントリに対応していて、各データ
に対するアクセスに続くデータアクセス（以下、、９ｉ
ｎアクセスという）のアドレスがセットされる。

制御情報記憶部３は、緩衝記憶部１のデータ記憶部１ａ
と同一のエントリ構造となっており、後続アドレス記憶
部２の各エントリに対応していて、有効ビット等の各種
制御情報がセットされる。

例えば、制御情報記憶部３は、データフェッチの際にリ
クエストがデータ記述語フェッチかデータ語フェッチか
を識別する有効ビットとして１ビツトを用い、書込みリ
クエストの際に対応するエントリの本有効ビットをチエ
ツクし、データ語の位置を示しているデータ記述語の書
換えであれば本有効ビットをリセットしてデータ語の正
当性を保つようにする。また、命令語フェッチ時は、分
岐命令直後の命令語フェッチか分岐先側の命令語フェッ
チかを識別する有効ピントとして１ビツトを用い、分岐
命令の分岐先側の第１命令のときに本有効ビットを“１
”とし、本エントリからの命令語の転送時に中央処理装
置に分岐先の第１命令である旨を報告するようにする。

これにより、中央処理装置は命令語の正当性をチエツク
できる。

次に、このように構成された本実施例の緩衝記憶方式の
動作について説明する。

いま、中央処理装置がデータ記述語等を用いての連続モ
ードでのデータ語アクセスまたは命令語フェッチのリク
エストを発行すると、アドレスがセレクタ８を経由して
アドレスレジスタ４に、リクエストコードがセレクタ９
を経由してリクエストコードレジスタ５にそれぞれセッ
トされ、これらの情報を用いて緩衝記憶部１がアクセス
されて、アドレスタグ部１ｂに一致するアドレスが登録
されていればデータ記憶部１ａの対応するエントリのデ
ータ語または命令語が読出しデータとして中央処理装置
に転送される。

一方、このとき、緩衝記憶部１のデータ記憶部ｌａのア
クセスに用いられたアドレスであるアドレスレジスタ４
の内容が、後続アドレス記憶部２および制御情報記憶部
３の書込みアドレスとして書込みアドレスレジスタ６に
セントされる。また、リクエストコードレジスタ５から
のリクエストコードおよび緩衝記憶部１からのアドレス
タグ部１ｂの一致情報がデコーダ１１を経由して書込み
データレジスタ７に制御情報記憶部３への書込みデータ
とじてセントされる。

この後、中央処理装置が前リクエストから得られたデー
タ記述語を用いてのデータ語アクセスまたは後続命令語
フェッチ等のリクエストを発行するときには、書込みア
ドレスレジスタ６にアドレスが保持されている前アクセ
スの後続アドレス記憶部２のエントリに後続アクセスの
アドレスであるアドレスレジスタ４の内容がセットされ
、書込みアドレスレジスタ６にアドレスが保持されてい
る前アクセスの制御情報記憶部３のエントリに後続アク
セスの有効ビット等の制御情報を含む書込みデータレジ
スタ７の内容がセットされる。

このとき、後続アクセスが再び連続モードでのデータ語
アクセスまたは命令語フェッチであれば、後続アクセス
のアドレスおよびリクエストコードが書込みアドレスレ
ジスタ６および書込みデータレジスタ７に前アクセスの
場合と同様にそれぞれセットされる。

このようにして後続アクセスのアドレスおよび制御情報
が後続アドレス記憶部２および制御情報記憶部３にセッ
トされた後に、中央処理装置が再びデータ記述語等によ
って関連づけられた連続モードでの同一アドレスのデー
タ語アクセスまたは同一アドレスの命令語フェッチのリ
クエストを発行すると、アドレスがセレクタ８を経由し
てアドレスレジスタ４に、リクエストコードがセレクタ
９を経由してリクエストコードレジスタ５にそれぞれセ
ットされ、これらの情報を用いて緩衝記憶部１がアクセ
スされて、中央処理装置に読出しデータが転送される。

また、これと同時に、アドレスレジスタ４の内容である
アドレスを用いてセレクタ１０を経由して読出しデータ
に対応する後続アドレス記憶部２および制御情報記憶部
３のエントリが読み出される。

後続アドレス記憶部２から読み出された後続アクセスの
アドレスは、セレクタ８を経由してアドレスレジスタ４
にセットされる。また、制御情報記憶部３から読み出さ
れた後続アクセスの有効ビット等の制御情報および緩衝
記憶部１からのアドレスタグ部１ｂの一致情報を用いて
デコーダ１１が後続するデータの転送が可能であること
を検出し、リクエストコードを生成してセレクタ９を経
由してリクエストコードレジスタ５にセットする。

したがって、アドレスレジスタ４にセットされた後続ア
クセスのアドレスから直ちに緩衝記憶部１がアクセスさ
れて、中央処理装置に後続命令語または後続データ語を
そのアドレスとともに転送することができる。

また、デコーダ１１は、後続アドレス記憶部２を用いて
の連続データリプライである旨を中央処理装置に通報し
、後続の余分なリクエストの抑止等を行う。

第２図は、２つのデータ記述語ＩＩおよびＩ２を経由し
てのデータ語りのアクセスの例を示す図であり、通常２
回のデータ記述語リクエストＲＥＱｌおよびＲＥＱ２と
データリクエストＲＥＱ３との手続きが必要となるが、
データ語りへの２回目以後のアクセスでは１回のリクエ
ストＲＥＱＩで２つのデータ記述語■１およびＩ２とデ
ータ語りとを得ることができる。

第３図は、リスト構造データ語（１１，ＤＩ）。

（１２，Ｎ２）、　　Ｎ３．Ｎ３）、・・・を参照して
のデータ語群ＤＩ、Ｄ２．Ｄ３．・・・のアクセスの例
を示す図であり、２回目以後のアクセスでは１回のリク
エストＲＥＱｌで一連のリスト構造データ語（Ｉｔ、Ｄ
Ｉ）、　　（１２，Ｎ２）、　　（１３゜Ｎ３）、・・
・を直ちに得ることができる。

第４図は、データ記述語テーブル（ＩＩ、１２゜［３，
・・・）を参照してのデータ語群ＤＩ、Ｄ２゜Ｎ３．・
・・のアクセスの例を示す図であり、２回目以後のアク
セスでは１回のリクエストＲＥＱＩで一連のデータ語Ｔ
Ｉ、　ＤＩ、　　Ｉ２．　Ｎ２．　　Ｉ３゜Ｎ３．　・
・・を直ちに得ることができる。

第５図は、条件分岐命令語りを含む命令語Ａ〜Ｆのフェ
ッチの例を示す図であり、２回目以後のアクセスでは条
件分岐命令語りの分岐条件確定待ちによる命令語フェッ
チの遅れを短縮することができる。

〔発明の効果〕

以上説明したように本発明は、データ記述語等によって
関連づけられた一連のデータ語アクセスや命令語フェッ
チのアクセス経路を後続アドレス記憶部に記憶すること
により、データ記述語等によって関連づけられた一連の
データ語アクセスの同一アドレスパターンでの繰返しア
クセスやループ構造の命令シーケンスでの命令語の中央
処理装置への供給等において２回目以後はアクセスごと
にアドレス計算、リクエスト等の手続きを行う必要がな
くなり、以後の一連のアクセスを高速化できる効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の緩衝記憶方式を示す回路ブ
ロック図、 第２図はデータ記述語を経由してのデータ語アクセスの
例を説明するための図、 第３図はリスト構造データ語を参照してのデータ語群ア
クセスの例を説明するための図、第４図はデータ記述語
テーブルを参照してのデータ語群アクセスの例を説明す
るための図、第５図は条件分岐命令語を含む命令語フェ
ソチの例を説明するための図である。 図において、 １・・・緩衝記憶部、 １ａ・・データ記憶部、 １ｂ・・アドレスタグ部、 ２・・・後続アドレス記憶部、 ３・・・制御情報記憶部、 ４〜７・レジスタ、 ８〜１０・セレクタ、 １１・・・デコーダである。

Claims (1)

1. 【特許請求の範囲】 主記憶中のデータの一部の写しを保持するデータ記憶部
   と対応するアドレスを保持するアドレスタグ部とを持つ
   緩衝記憶部と、 前記データ記憶部中の各データのエントリに対応して各
   データのアクセスに続く後続アクセスのアドレスを保持
   する後続アドレス記憶部と、この後続アドレス記憶部に
   後続アクセスのアドレスを書き込むアドレス書込み手段
   と、 前記データ記憶部中の各データのエントリに対応して各
   データのアクセスに続く後続アクセスの制御情報を保持
   する制御情報記憶部と、 この制御情報記憶部に制御情報を書き込むデータ書込み
   手段と、 一連のデータアクセスにおいて１データアクセス時に対
   応する前記後続アドレス記憶部中のアドレスを用いて前
   記データ記憶部中から後続するデータを連続して中央処
   理装置に転送するデータ転送手段と を有することを特徴とする緩衝記憶方式。