JPH01312638A - マイクロプロセッサの異常監視リトライ制御装置 - Google Patents
マイクロプロセッサの異常監視リトライ制御装置Info
- Publication number
- JPH01312638A JPH01312638A JP63145463A JP14546388A JPH01312638A JP H01312638 A JPH01312638 A JP H01312638A JP 63145463 A JP63145463 A JP 63145463A JP 14546388 A JP14546388 A JP 14546388A JP H01312638 A JPH01312638 A JP H01312638A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- program
- count
- runaway
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 29
- 238000012544 monitoring process Methods 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 238000012806 monitoring device Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、マイクロプロセッサを使用するシステムにお
いて、プログラムの暴走が生じた際にシステムを初期化
して再起動するためのマイクロプロセッサの異常監視リ
トライ制御装置に関する。
いて、プログラムの暴走が生じた際にシステムを初期化
して再起動するためのマイクロプロセッサの異常監視リ
トライ制御装置に関する。
(従来の技術)
マイクロプロセッサ応用システムにおいては、ハードウ
ェアの故障、ソフトウェアのバグ等のシステム自体が有
する修復不可能な原因により、或いはノイズ等の一過性
の外乱等によりプログラムが暴走することがある。この
ようなプログラムの暴走は、誤出力の発生、これに原因
する周辺ハードウェアの誤動作、暴走等を招き、システ
ム全体に悪影響を与える。このため、プログラム暴走時
のシステム保護対策として、従来からウォッチドッグタ
イマ監視装置が知られている。第2図は上記ウォッチド
ッグタイマ監視装置の原理を説明するためのタイムチャ
ート(同図(a))及びフローチャート(同図(b))
であり、この監視装置は、処理プログラムの実行周期(
同図(a)参照)をタイマ等を用いて常時監視するもの
である。
ェアの故障、ソフトウェアのバグ等のシステム自体が有
する修復不可能な原因により、或いはノイズ等の一過性
の外乱等によりプログラムが暴走することがある。この
ようなプログラムの暴走は、誤出力の発生、これに原因
する周辺ハードウェアの誤動作、暴走等を招き、システ
ム全体に悪影響を与える。このため、プログラム暴走時
のシステム保護対策として、従来からウォッチドッグタ
イマ監視装置が知られている。第2図は上記ウォッチド
ッグタイマ監視装置の原理を説明するためのタイムチャ
ート(同図(a))及びフローチャート(同図(b))
であり、この監視装置は、処理プログラムの実行周期(
同図(a)参照)をタイマ等を用いて常時監視するもの
である。
すなわち、正常な状態では一定の監視期間Twより短い
プログラム実行周期でタイマリセット信号WDTRを出
力し、タイマを繰返しリセットするので、ウォッチドッ
グタイマ監視装置はプログラムに異常が発生したとは判
断しない。これに対し、監視期間Tvをオーバーしても
前記タイマがリセットされないときには、ウォッチドッ
グタイマ監視装置はマイクロプロセッサシステムのソフ
トウェア或いはハードウェアに異常が生じたちのと判断
し、マイクロプロセッサシステムにプログラムの割込を
かけ、異常処理(例えば、異常が生じた原因を調査し、
デイスプレィ等において警告する)を行う(ステップS
101)一方、ソフト的にマイクロプロセッサを停止
させる(ステップS 102)。
プログラム実行周期でタイマリセット信号WDTRを出
力し、タイマを繰返しリセットするので、ウォッチドッ
グタイマ監視装置はプログラムに異常が発生したとは判
断しない。これに対し、監視期間Tvをオーバーしても
前記タイマがリセットされないときには、ウォッチドッ
グタイマ監視装置はマイクロプロセッサシステムのソフ
トウェア或いはハードウェアに異常が生じたちのと判断
し、マイクロプロセッサシステムにプログラムの割込を
かけ、異常処理(例えば、異常が生じた原因を調査し、
デイスプレィ等において警告する)を行う(ステップS
101)一方、ソフト的にマイクロプロセッサを停止
させる(ステップS 102)。
ところで、前記異常処理プログラムそのものが暴走によ
り既に破壊されてしまっている場合やアドレスバス、メ
モリ、レジスタなどの障害等、各種のハードウェアに生
じた異常により異常処理プログラム自体が正常に機能で
きない場合も生じ得るので、上記原理に基づくウォッチ
ドッグタイマ監視装置では適確な監視を行うことができ
ない。
り既に破壊されてしまっている場合やアドレスバス、メ
モリ、レジスタなどの障害等、各種のハードウェアに生
じた異常により異常処理プログラム自体が正常に機能で
きない場合も生じ得るので、上記原理に基づくウォッチ
ドッグタイマ監視装置では適確な監視を行うことができ
ない。
このような事態に対処するための監視装置の構成及び動
作を、第3図〜第5図により説明する。
作を、第3図〜第5図により説明する。
第3図において、マイクロプロセッサシステム21に対
し監視期間がそれぞれTwA、TVs(TwA<Twa
)であるウォッチドッグタイマ(以下rWDT回路」と
いう)22A、22Bを使用し、各VDT回路22A。
し監視期間がそれぞれTwA、TVs(TwA<Twa
)であるウォッチドッグタイマ(以下rWDT回路」と
いう)22A、22Bを使用し、各VDT回路22A。
22Bの出力である割込信号iRT及び停止信号μ5T
OPをそれぞれマイクロプロセッサシステム21の割込
入力、停止入力とする構成となっている。
OPをそれぞれマイクロプロセッサシステム21の割込
入力、停止入力とする構成となっている。
この監視装置の動作を第4図により説明すると。
まず、正常時においては、プログラム実行周期ごとにマ
イクロプロセッサシステム21はタイマリセット信号W
DTRを出力しているので、VDT回路22A、22B
のいずれも割込信号iRT或いは停止信号μ5TOPを
出力しない。
イクロプロセッサシステム21はタイマリセット信号W
DTRを出力しているので、VDT回路22A、22B
のいずれも割込信号iRT或いは停止信号μ5TOPを
出力しない。
一方、マイクロプロセッサシステム21に異常が生じて
プログラムが暴走すると、マイクロプロセッサシステム
21はWDTRを出力しなくなる(第4図参照。但し、
同図においてはWDTRとして示しである)。このため
、VDT回路22Aのタイマ(図示せず)はリセットさ
れないので、カウント開始から予め設定されている一定
時間Tw^経過後に第1のカウントアツプ信号である割
込信号iRTを出力する。このiRTの入力によりマイ
クロプロセッサシステム21内部では異常処理が行われ
る。 この動作と並行してVDT回路22Bはカウント
開始から時間Twsを経過するとマイクロプロセッサシ
ステム21に第2のカウントアツプ信号である停止信号
μ5TOPを出力し、ハード的にマイクロプロセッサシ
ステム21の動作を停止させる。
プログラムが暴走すると、マイクロプロセッサシステム
21はWDTRを出力しなくなる(第4図参照。但し、
同図においてはWDTRとして示しである)。このため
、VDT回路22Aのタイマ(図示せず)はリセットさ
れないので、カウント開始から予め設定されている一定
時間Tw^経過後に第1のカウントアツプ信号である割
込信号iRTを出力する。このiRTの入力によりマイ
クロプロセッサシステム21内部では異常処理が行われ
る。 この動作と並行してVDT回路22Bはカウント
開始から時間Twsを経過するとマイクロプロセッサシ
ステム21に第2のカウントアツプ信号である停止信号
μ5TOPを出力し、ハード的にマイクロプロセッサシ
ステム21の動作を停止させる。
第5図は、第3図のプログラム異常監視装置を具体的に
示す回路図である。正常時においては、マイクロプロセ
ッサシステム2(第3図におけるマイクロプロセッサシ
ステム21に相当する)は−定の処理プログラム実行周
期でVDT回路1(第3図におけるWDT回路22A、
22Bに相当する)に対してWDTRを出力しており、
このWDTRはNORゲート3を介してVDT回路1の
リセット端子R3Tにリセット信号として入力される。
示す回路図である。正常時においては、マイクロプロセ
ッサシステム2(第3図におけるマイクロプロセッサシ
ステム21に相当する)は−定の処理プログラム実行周
期でVDT回路1(第3図におけるWDT回路22A、
22Bに相当する)に対してWDTRを出力しており、
このWDTRはNORゲート3を介してVDT回路1の
リセット端子R3Tにリセット信号として入力される。
WDT回路1内部の図示しないタイマは、WDTRの反
転信号であるR8Tが入力されるとタイマのカウントを
解除し、カウントをゼロから再開する。このとき、R3
Tは監視期間TvA、TwB(第4図参照)より短い周
期で入力されるので、VDT回路1はマイクロプロセッ
サシステム2に対しiRT或いはμ5TOPを出力する
こともない。
転信号であるR8Tが入力されるとタイマのカウントを
解除し、カウントをゼロから再開する。このとき、R3
Tは監視期間TvA、TwB(第4図参照)より短い周
期で入力されるので、VDT回路1はマイクロプロセッ
サシステム2に対しiRT或いはμ5TOPを出力する
こともない。
一方、プログラム暴走時においては、マイクロプロセッ
サシステム2はWDTRを出力しないので、WDT回路
1にはR8Tが入力されない。このため、WDT回路1
はその内部のタイマが監視期間Tw^を経過するとプロ
グラムが暴走したと判断し、第1のカウントアツプ信号
iRTをマイクロプロセッサシステム2の割込端子iR
Tに出力し、監視期間Tvsを経過するとμ5TOPに
よりマイクロプロセッサシステム2のシステムリセット
端子R5TにNORゲート8を介し第2のカウントアツ
プ信号である内部リセット信号1RSTを出力する。
サシステム2はWDTRを出力しないので、WDT回路
1にはR8Tが入力されない。このため、WDT回路1
はその内部のタイマが監視期間Tw^を経過するとプロ
グラムが暴走したと判断し、第1のカウントアツプ信号
iRTをマイクロプロセッサシステム2の割込端子iR
Tに出力し、監視期間Tvsを経過するとμ5TOPに
よりマイクロプロセッサシステム2のシステムリセット
端子R5TにNORゲート8を介し第2のカウントアツ
プ信号である内部リセット信号1RSTを出力する。
これにより、マイクロプロセッサシステム2は監視期間
Tw^の経過後であって監視期間TνBの経過前に異常
処理を行い、監視期間TwBを経過後にシステムをハー
ド的に停止させる。
Tw^の経過後であって監視期間TνBの経過前に異常
処理を行い、監視期間TwBを経過後にシステムをハー
ド的に停止させる。
なお、第5図において、NORゲート3,8の一端子に
入力されるeR3Tはシステムの起動時等に使用する外
部リセット信号である。
入力されるeR3Tはシステムの起動時等に使用する外
部リセット信号である。
(発明が解決しようとする課題)
ところで、マイクロプロセッサシステムによっては、プ
ログラムの暴走等の異常により一時的にシステムが停止
状態になったとしても、システムの再起動時に全体の動
作に致命的な影響を与えないときには再起動した方が好
ましい場合もある。
ログラムの暴走等の異常により一時的にシステムが停止
状態になったとしても、システムの再起動時に全体の動
作に致命的な影響を与えないときには再起動した方が好
ましい場合もある。
例えば、プログラムの暴走の原因がノイズなどの一過性
の外乱によるものである場合においては、CRT表示部
の機能が一時停止し、或いはキーボード処理部の機能が
一時停止しても、システムを再度初期化して再起動した
場合においては、画面表示が一時的に乱れ、停止するだ
けで、或いは一時的にキー人力が不能になるだけでシス
テム全体としては致命的な影響を受けないので、システ
ムの停止を回避することが好ましい。
の外乱によるものである場合においては、CRT表示部
の機能が一時停止し、或いはキーボード処理部の機能が
一時停止しても、システムを再度初期化して再起動した
場合においては、画面表示が一時的に乱れ、停止するだ
けで、或いは一時的にキー人力が不能になるだけでシス
テム全体としては致命的な影響を受けないので、システ
ムの停止を回避することが好ましい。
一方、プログラムの暴走の異常の原因がハードウェアの
故障、ソフトウェアのバグなどの復旧不可能なものにつ
いては、システムを停止させてシステム全体を保護する
必要がある。
故障、ソフトウェアのバグなどの復旧不可能なものにつ
いては、システムを停止させてシステム全体を保護する
必要がある。
しかし、従来のシステム保護装置においては、プログラ
ムに暴走が生じた場合におけるシステム保護を、暴走の
原因が一過性のものであろうと復旧不可能なものであろ
うと、これらを俊別することなく基本的にシステムの停
止によって行うこととしているので、上記要請に応えら
れないという不都合があった。
ムに暴走が生じた場合におけるシステム保護を、暴走の
原因が一過性のものであろうと復旧不可能なものであろ
うと、これらを俊別することなく基本的にシステムの停
止によって行うこととしているので、上記要請に応えら
れないという不都合があった。
更に、第2図に動作原理を示した監視装置では、異常処
理のためのプログラム自体が破壊されると該装置の保護
機能が正常に働かず、また、プログラムの暴走により周
辺ハードウェアが誤モードに陥ったときには、ハードウ
ェアのリセット以外に復旧の手段がない場合にはシステ
ムは上記暴走に対応できない。更に、第3図及び第5図
に示した監視装置では、一過性の異常によりプログラム
が暴走した場合においてもハードウェアの停止信号を自
動的に解除する手段がなかった。
理のためのプログラム自体が破壊されると該装置の保護
機能が正常に働かず、また、プログラムの暴走により周
辺ハードウェアが誤モードに陥ったときには、ハードウ
ェアのリセット以外に復旧の手段がない場合にはシステ
ムは上記暴走に対応できない。更に、第3図及び第5図
に示した監視装置では、一過性の異常によりプログラム
が暴走した場合においてもハードウェアの停止信号を自
動的に解除する手段がなかった。
本発明は、上記問題点を解決するために提案されたもの
であって、プログラムの暴走時において、マイクロプロ
セッサ停止信号を発生させてシステムをハード的に停止
させて前記暴走によるシステムへの悪影響を最小限とす
ると共に、前記停止から一定時間経過後にマイクロプロ
セッサ停止信号を解除してシステムをハード的、ソフト
的に初期化し再起動することによりシステムの継続運転
を可能とし、更にプログラムの暴走が復旧不可能な原因
に基づく場合には、マイクロプロセッサ停止信号を解除
せずにシステムの停止状態を継続させることで、プログ
ラム暴走による障害の波及を防止するようにしたマイク
ロプロセッサの異常監視リトライ制御装置を提供するこ
とを目的とする。
であって、プログラムの暴走時において、マイクロプロ
セッサ停止信号を発生させてシステムをハード的に停止
させて前記暴走によるシステムへの悪影響を最小限とす
ると共に、前記停止から一定時間経過後にマイクロプロ
セッサ停止信号を解除してシステムをハード的、ソフト
的に初期化し再起動することによりシステムの継続運転
を可能とし、更にプログラムの暴走が復旧不可能な原因
に基づく場合には、マイクロプロセッサ停止信号を解除
せずにシステムの停止状態を継続させることで、プログ
ラム暴走による障害の波及を防止するようにしたマイク
ロプロセッサの異常監視リトライ制御装置を提供するこ
とを目的とする。
(課題を解決するための手段)
上記目的を達成するために、本発明は、マイクロプロセ
ッサシステムのプログラム実行周期ごとのリセット信号
を入力とし、該リセット信号の入力時点からの時間をタ
イマによりカウントし、このカウント値が予め設定した
第1の監視期間または第2の監視期間を超える前に前記
リセット信号が入力されたときは前記タイマのカウント
を解除して新たにカウントをゼロから再開し、前記カウ
ント値が前記第1の監視期間を超えたときは前記システ
ムに異常処理を行わせるための割込信号としての第1の
カウントアツプ信号を出力し、更に。
ッサシステムのプログラム実行周期ごとのリセット信号
を入力とし、該リセット信号の入力時点からの時間をタ
イマによりカウントし、このカウント値が予め設定した
第1の監視期間または第2の監視期間を超える前に前記
リセット信号が入力されたときは前記タイマのカウント
を解除して新たにカウントをゼロから再開し、前記カウ
ント値が前記第1の監視期間を超えたときは前記システ
ムに異常処理を行わせるための割込信号としての第1の
カウントアツプ信号を出力し、更に。
前記カウント値が前記第2の監視期間を超えたときは第
2のカウントアツプ信号を出力するウオッチドッグタイ
マの如きプログラム異常検出手段と、前記第2のカウン
トアツプ信号により前記システムのハードウェアの動作
を停止する信号を出力して前記システムを停止させ、こ
の後一定時間経過後に該停止信号を解除して前記システ
ムを初期化。
2のカウントアツプ信号を出力するウオッチドッグタイ
マの如きプログラム異常検出手段と、前記第2のカウン
トアツプ信号により前記システムのハードウェアの動作
を停止する信号を出力して前記システムを停止させ、こ
の後一定時間経過後に該停止信号を解除して前記システ
ムを初期化。
再起動させる微分回路等のシステム停止・再起動手段と
、前記再起動回数が予め設定した回数を超えたときに前
記停止信号の解除を阻止して前記システムの停止を継続
させるカウンタ回路等の再起動回数計数手段とからなる
ものである。
、前記再起動回数が予め設定した回数を超えたときに前
記停止信号の解除を阻止して前記システムの停止を継続
させるカウンタ回路等の再起動回数計数手段とからなる
ものである。
(作用)
本発明においては、プログラム実行周期ごとのリセット
信号をプログラム異常検出手段に入力してその入力時点
からの時間をタイマによりカウントシ、カウント値が予
め設定した第1の監視期間を超える前にリセット信号が
入力されたとき及び該カウント値が予め設定した第2の
監視期間を超える前にリセット信号が入力されたときは
、タイマのカウントをゼロから再開する。
信号をプログラム異常検出手段に入力してその入力時点
からの時間をタイマによりカウントシ、カウント値が予
め設定した第1の監視期間を超える前にリセット信号が
入力されたとき及び該カウント値が予め設定した第2の
監視期間を超える前にリセット信号が入力されたときは
、タイマのカウントをゼロから再開する。
プログラム異常検出手段は、前記カウント値が第1の監
視期間を超えたときはマイクロプロセッサシステムに割
込信号を出力し、前記カウント値が第2の監視期間を超
えてなされたときはシステム停止・再起動手段に第2の
カウントアツプ信号を出力する。この信号を受けたシス
テム停止・再起動手段はマイクロプロセッサシステムに
ハードウェア停止信号を出力し、一定時間後に該停止信
号を解除する。
視期間を超えたときはマイクロプロセッサシステムに割
込信号を出力し、前記カウント値が第2の監視期間を超
えてなされたときはシステム停止・再起動手段に第2の
カウントアツプ信号を出力する。この信号を受けたシス
テム停止・再起動手段はマイクロプロセッサシステムに
ハードウェア停止信号を出力し、一定時間後に該停止信
号を解除する。
そして、マイクロプロセッサシステムは前記割込信号の
入力により異常処理を行い、ハードウェア停止信号及び
その解除信号によってシステムの停止及び初期化、再起
動を行い、前記リセット信号の出力を再開する。また、
再起動回数計数手段は、前記再起動回数が設定値を超え
るときは前記解除信号の駆動を停止して、前記システム
の停止を継続させる。
入力により異常処理を行い、ハードウェア停止信号及び
その解除信号によってシステムの停止及び初期化、再起
動を行い、前記リセット信号の出力を再開する。また、
再起動回数計数手段は、前記再起動回数が設定値を超え
るときは前記解除信号の駆動を停止して、前記システム
の停止を継続させる。
これにより、本発明ではプログラムの暴走が一過性のも
のか復旧不可能なものかを俊別し、一過性のものである
ときはシステムの継続運転を行い、復旧不可能なもので
ある場合にはソフト的、ハード的にシステムを停止させ
ることができる。
のか復旧不可能なものかを俊別し、一過性のものである
ときはシステムの継続運転を行い、復旧不可能なもので
ある場合にはソフト的、ハード的にシステムを停止させ
ることができる。
(実施例)
以下、本発明の一実施例を第1図の回路図により説明す
る。同図において、マイクロプロセッサシステム2から
出力されるウォッチドッグタイマリセット信号WDTR
は、 NORゲート3を介してプログラム異常検出手段
としてのウォッチドッグタイマ(VDT回路)1のリセ
ット端子R3Tにリセット信号R5Tとして入力される
ように接続されている。 NORゲート3には上記VD
THの他、マイクロプロセッサシステム2の起動時等に
おいて外部リセット信号eRSTが入力されており、こ
のeR8Tが低レベルとなると低レベル信号を出力して
VDT回路1をリセットするものである。
る。同図において、マイクロプロセッサシステム2から
出力されるウォッチドッグタイマリセット信号WDTR
は、 NORゲート3を介してプログラム異常検出手段
としてのウォッチドッグタイマ(VDT回路)1のリセ
ット端子R3Tにリセット信号R5Tとして入力される
ように接続されている。 NORゲート3には上記VD
THの他、マイクロプロセッサシステム2の起動時等に
おいて外部リセット信号eRSTが入力されており、こ
のeR8Tが低レベルとなると低レベル信号を出力して
VDT回路1をリセットするものである。
WDT回路1は、R5Tにより、内部の図示しないタイ
マのカウントを解除してカウントをゼロから再開する一
方、前記タイマによるカウントが予め設定された監視期
間TwA(第4図参照)を超えてなされると出力端子i
RTから第1のカウントアツプ信号である割込信号iR
Tを出力し、前記カウントが予め設定された監視期間T
ws(同図参照)を超えてなされると、出力端子μ5T
OPから第2のカウントアツプ信号であるマイクロプロ
セッサシステム停止信号μ5TOPを出力するように構
成されている。
マのカウントを解除してカウントをゼロから再開する一
方、前記タイマによるカウントが予め設定された監視期
間TwA(第4図参照)を超えてなされると出力端子i
RTから第1のカウントアツプ信号である割込信号iR
Tを出力し、前記カウントが予め設定された監視期間T
ws(同図参照)を超えてなされると、出力端子μ5T
OPから第2のカウントアツプ信号であるマイクロプロ
セッサシステム停止信号μ5TOPを出力するように構
成されている。
また、前記出力端子iRTはマイクロプロセッサシステ
ム2の入力端子iRTに接続され、前記出力端子μ5T
OPは、システム停止・再起動手段としての微分回路4
の入力端子及び再起動回数計数手段としてのカウンタ回
路5のクロック端子CKに接続されている他、ANDゲ
ート7の一入力端子にも接続されている。
ム2の入力端子iRTに接続され、前記出力端子μ5T
OPは、システム停止・再起動手段としての微分回路4
の入力端子及び再起動回数計数手段としてのカウンタ回
路5のクロック端子CKに接続されている他、ANDゲ
ート7の一入力端子にも接続されている。
微分回路4はμ5TOPを微分してパルス信号DEFを
出力するものであり、その出力側はNORゲート6の一
入力端子に接続されている。
出力するものであり、その出力側はNORゲート6の一
入力端子に接続されている。
カウンタ回路5はμ5TOPの立上りをカウントし、該
カウントが予め設定したカウント数Nとなったときは高
レベル信号CTUPを出力するように構成されており、
その出力端子はANDゲート7の他の入力端子に接続さ
れている。また、カウンタ回路5にはリセット端子R3
Tが設けられており、該端子R3Tには前記eR3Tが
入力され、このeR8Tが低レベルとなるとカウンタ回
路5はリセットされる。
カウントが予め設定したカウント数Nとなったときは高
レベル信号CTUPを出力するように構成されており、
その出力端子はANDゲート7の他の入力端子に接続さ
れている。また、カウンタ回路5にはリセット端子R3
Tが設けられており、該端子R3Tには前記eR3Tが
入力され、このeR8Tが低レベルとなるとカウンタ回
路5はリセットされる。
また、ANDゲート7の出力端子はNORゲート6の一
入力端子に接続されており、NORゲート6の入力端子
には上述したようにANDゲート7の出力信号及び微分
回路4の出力信号が入力される他、前記eR3Tが入力
され、このeR3Tが低レベルになると低レベルの信号
を出力するようになっている。更に、NORゲート6の
出力端子はマイクロプロセッサシステム2の内部リセッ
ト端子R3Tに接続されている。
入力端子に接続されており、NORゲート6の入力端子
には上述したようにANDゲート7の出力信号及び微分
回路4の出力信号が入力される他、前記eR3Tが入力
され、このeR3Tが低レベルになると低レベルの信号
を出力するようになっている。更に、NORゲート6の
出力端子はマイクロプロセッサシステム2の内部リセッ
ト端子R3Tに接続されている。
以下、本実施例の作用を説明する。
プログラム正常時においては、マイクロプロセッサシス
テム2はプログラム実行周期でWDTRを出力する。こ
のWDTRはNORゲート3を介して反転され、VDT
回路1のリセット端子R3Tに1百了として出力される
。
テム2はプログラム実行周期でWDTRを出力する。こ
のWDTRはNORゲート3を介して反転され、VDT
回路1のリセット端子R3Tに1百了として出力される
。
VDT回路1はRSTが入力されると内部タイマのカウ
ントを解除し、カウントをゼロから再開する。このとき
、RSTは監視期間T MA 、 T usより短い周
期ごとに内部タイマをリセットするので、VDT回路1
はマイクロプロセッサシステム2に対しiRTを出力す
ることがなく、また、微分回路4.カウンタ回路5.A
NDゲート7の何れにもμ5TOPを出力することもな
い。
ントを解除し、カウントをゼロから再開する。このとき
、RSTは監視期間T MA 、 T usより短い周
期ごとに内部タイマをリセットするので、VDT回路1
はマイクロプロセッサシステム2に対しiRTを出力す
ることがなく、また、微分回路4.カウンタ回路5.A
NDゲート7の何れにもμ5TOPを出力することもな
い。
一方、プログラム暴走時においては、マイクロプロセッ
サシステム2はWDTRを出力しないのでWDT回路上
にはRSTが入力されない。このため、VDT回路1は
その内部のタイマが監視期間Tw^を経過するとプログ
ラムが暴走したと判断してiRTをマイクロプロセッサ
システム2に出力し、監視期間TすBを経過するとμ5
TOPを微分回路4.カウンタ回路5及びANDゲート
7に出力する。
サシステム2はWDTRを出力しないのでWDT回路上
にはRSTが入力されない。このため、VDT回路1は
その内部のタイマが監視期間Tw^を経過するとプログ
ラムが暴走したと判断してiRTをマイクロプロセッサ
システム2に出力し、監視期間TすBを経過するとμ5
TOPを微分回路4.カウンタ回路5及びANDゲート
7に出力する。
カウンタ回路5は、入力したμ5TOPの立上りでμ5
TOPの回数をカウントし、カウント値が設定回数Nと
なるとCTUPを出力するが、いま前記カウンタ値がま
だ前記設定回数Nになっていないものとすると、AND
ゲート7は低レベルの信号を出力している。
TOPの回数をカウントし、カウント値が設定回数Nと
なるとCTUPを出力するが、いま前記カウンタ値がま
だ前記設定回数Nになっていないものとすると、AND
ゲート7は低レベルの信号を出力している。
微分回路4は、入力したμ5TOPを微分し、マイクロ
プロセッサシステム2をリセットするために十分な時間
幅のパルスDEFを生成してNORゲート6に出力する
。 NORゲート6は、μ5TOPを反転し、1R3T
としてマイクロプロセッサシステム2の内部リセット端
子箱に出力する。
プロセッサシステム2をリセットするために十分な時間
幅のパルスDEFを生成してNORゲート6に出力する
。 NORゲート6は、μ5TOPを反転し、1R3T
としてマイクロプロセッサシステム2の内部リセット端
子箱に出力する。
これによりマイクロプロセッサシステム2は1R5Tの
立上りでシステムをハード的に停止し、1R3Tの立下
がりでシステムを初期化して再起動する。この再起動に
より、マイクロプロセッサシステム2は再びWDTRを
出力し始め、WDT回路1の出力iRT、μ5TOPを
解除する。
立上りでシステムをハード的に停止し、1R3Tの立下
がりでシステムを初期化して再起動する。この再起動に
より、マイクロプロセッサシステム2は再びWDTRを
出力し始め、WDT回路1の出力iRT、μ5TOPを
解除する。
ここで、プログラムの暴走がノイズ等の一過性の原因に
よるものである場合には、マイクロプロ (セッサシス
テム2はこの後、正常な運転を再開することがができる
。
よるものである場合には、マイクロプロ (セッサシス
テム2はこの後、正常な運転を再開することがができる
。
一方、プログラムの暴走がハードウェアの故障、ソフト
ウェアのバグ等による即時復旧可能な原因によるもので
ある場合には、プログラム実行の過程においてWDTR
の出力が再度停止されるので。
ウェアのバグ等による即時復旧可能な原因によるもので
ある場合には、プログラム実行の過程においてWDTR
の出力が再度停止されるので。
マイクロプロセッサシステム2は異常処理を行い。
カウンタ回路5はカウント値に1を加算し、マイクロプ
ロセッサシステム2は前記のシステムの停止・初期化を
行う。プログラム暴走時においては上記動作が繰り返さ
れるので、カウンタ回路5のカウント値はやがて設定回
数Nに達し、カウンタ回路5はCTUPを出力する。
ロセッサシステム2は前記のシステムの停止・初期化を
行う。プログラム暴走時においては上記動作が繰り返さ
れるので、カウンタ回路5のカウント値はやがて設定回
数Nに達し、カウンタ回路5はCTUPを出力する。
これにより、ANDゲート7は高レベルの信号を出力し
、NORゲート6は低レベル1R3Tを継続して出力す
るので、マイクロプロセッサシステム2は停止状態を維
持することとなり、この停止状態は外部リセット信号e
R5Tが入力されるまで続くこととなる。
、NORゲート6は低レベル1R3Tを継続して出力す
るので、マイクロプロセッサシステム2は停止状態を維
持することとなり、この停止状態は外部リセット信号e
R5Tが入力されるまで続くこととなる。
;発明の効果)
以上のように本発明によれば、プログラムの暴走が生じ
た場合において、その異常をプログラム異常検出手段に
より検出しマイクロプロセッサシステムに割込みをかけ
て異常処理を行わせると共に、システムの停止及び再起
動をシステム停止・再起動手段により行う一方、再起動
の回数を再起動回数計数手段によりカウントし、カウン
ト値が設定値を超えたときはシステムを継続的に停止さ
せるようにしたので、即時復旧不能な原因によるプログ
ラムの暴走とノイズなどの一過性の原因によるプログラ
ムの暴走とを俊別することでき、後者に対しては自動的
にシステムをハード的、ソフト的に初期化して再起動す
ることにより、システムを継続して運転することができ
る。
た場合において、その異常をプログラム異常検出手段に
より検出しマイクロプロセッサシステムに割込みをかけ
て異常処理を行わせると共に、システムの停止及び再起
動をシステム停止・再起動手段により行う一方、再起動
の回数を再起動回数計数手段によりカウントし、カウン
ト値が設定値を超えたときはシステムを継続的に停止さ
せるようにしたので、即時復旧不能な原因によるプログ
ラムの暴走とノイズなどの一過性の原因によるプログラ
ムの暴走とを俊別することでき、後者に対しては自動的
にシステムをハード的、ソフト的に初期化して再起動す
ることにより、システムを継続して運転することができ
る。
また、再起動回数の上限値を任意に設定することができ
、異常多発時に再起動回数が前記上限値を超えると復旧
不可能な原因によるプログラム暴走であると判断し、自
動的にマイクロプロセッサシステムを停止状態にするこ
とでハード故障やプログラムのバグ等の復旧不可能な障
害にも適切に対応することができる。
、異常多発時に再起動回数が前記上限値を超えると復旧
不可能な原因によるプログラム暴走であると判断し、自
動的にマイクロプロセッサシステムを停止状態にするこ
とでハード故障やプログラムのバグ等の復旧不可能な障
害にも適切に対応することができる。
第1図は本発明の一実施例を説明するための回路図、第
2図(a)は従来技術を説明するためのタイムチャート
、同図(b)は同じくフローチャート、第3図は従来技
術の構成を説明するためのブロック図、第4図は本発明
の一実施例及び従来技術を説明するためのタイムチャー
ト、第5図は第3図のブロック図に対応する回路図であ
る。 1・・・ウォッチドッグタイマ 2・・・マイクロプロセッサシステム 3.6・・・NORゲート 4・・・微分回路5
・・・カウンタ回路 7・・・ANDゲートWD
TR・・・ウォッチドッグタイマリセット信号iRT・
・・割込信号(第1のカウントアツプ信号)μ5TOP
・・・マイクロプロセッサシステム停止信号(第2のカ
ウントアツプ信号) DEF・・・微分回路出力信号 CTUP・・・カウンタ回路出力信号 1R8T・・・内部リセット信号 eR8T・・・外部リセット信号
2図(a)は従来技術を説明するためのタイムチャート
、同図(b)は同じくフローチャート、第3図は従来技
術の構成を説明するためのブロック図、第4図は本発明
の一実施例及び従来技術を説明するためのタイムチャー
ト、第5図は第3図のブロック図に対応する回路図であ
る。 1・・・ウォッチドッグタイマ 2・・・マイクロプロセッサシステム 3.6・・・NORゲート 4・・・微分回路5
・・・カウンタ回路 7・・・ANDゲートWD
TR・・・ウォッチドッグタイマリセット信号iRT・
・・割込信号(第1のカウントアツプ信号)μ5TOP
・・・マイクロプロセッサシステム停止信号(第2のカ
ウントアツプ信号) DEF・・・微分回路出力信号 CTUP・・・カウンタ回路出力信号 1R8T・・・内部リセット信号 eR8T・・・外部リセット信号
Claims (1)
- 【特許請求の範囲】 マイクロプロセッサシステムのプログラム実行周期ご
とのリセット信号を入力とし、該リセット信号の入力時
点からの時間をタイマによりカウントし、このカウント
値が予め設定した第1の監視期間または第2の監視期間
を超える前に前記リセット信号が入力されたときは前記
タイマのカウントを解除して新たにカウントをゼロから
再開し、前記カウント値が前記第1の監視期間を超えた
ときは前記システムに異常処理を行わせるための割込信
号としての第1のカウントアップ信号を出力し、更に、
前記カウント値が前記第2の監視期間を超えたときは第
2のカウントアップ信号を出力するプログラム異常検出
手段と、 前記第2のカウントアップ信号により前記システムのハ
ードウエアの動作を停止する信号を出力して前記システ
ムを停止させ、この後一定時間経過後に該停止信号を解
除して前記システムを初期化、再起動させるシステム停
止・再起動手段と、前記再起動回数が予め設定した回数
を超えたときに前記停止信号の解除を阻止して前記シス
テムの停止を継続させる再起動回数計数手段と、からな
ることを特徴とするマイクロプロセッサの異常監視リト
ライ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63145463A JPH01312638A (ja) | 1988-06-13 | 1988-06-13 | マイクロプロセッサの異常監視リトライ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63145463A JPH01312638A (ja) | 1988-06-13 | 1988-06-13 | マイクロプロセッサの異常監視リトライ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01312638A true JPH01312638A (ja) | 1989-12-18 |
Family
ID=15385821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63145463A Pending JPH01312638A (ja) | 1988-06-13 | 1988-06-13 | マイクロプロセッサの異常監視リトライ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01312638A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07129425A (ja) * | 1993-10-29 | 1995-05-19 | Hitachi Ltd | リブート処理方法 |
JPH07334381A (ja) * | 1994-06-03 | 1995-12-22 | Brother Ind Ltd | 機器の異常検出装置 |
JPH0991171A (ja) * | 1995-09-20 | 1997-04-04 | Sharp Corp | 暴走検出復帰方式 |
JPH11149303A (ja) * | 1997-09-10 | 1999-06-02 | Omron Corp | 制御装置およびその制御方法 |
JP2000207252A (ja) * | 1999-01-19 | 2000-07-28 | Nec Eng Ltd | リモ―ト制御装置及びその障害情報処理方法並びにその制御プログラムを記録した記録媒体 |
JP2012073900A (ja) * | 2010-09-29 | 2012-04-12 | Denso Corp | 監視装置、及び電子制御システム |
JP2018132976A (ja) * | 2017-02-16 | 2018-08-23 | 株式会社デンソー | 車載電子制御装置 |
JP2019128817A (ja) * | 2018-01-25 | 2019-08-01 | 株式会社デンソー | 電子制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6123202A (ja) * | 1984-07-10 | 1986-01-31 | Nippon Denso Co Ltd | 電子回路の異常監視装置 |
JPS6267645A (ja) * | 1985-09-20 | 1987-03-27 | Canon Inc | プロセツサ制御装置 |
JPS63111549A (ja) * | 1986-10-28 | 1988-05-16 | Mitsubishi Electric Corp | マイクロコンピユ−タの異常動作防止回路 |
-
1988
- 1988-06-13 JP JP63145463A patent/JPH01312638A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6123202A (ja) * | 1984-07-10 | 1986-01-31 | Nippon Denso Co Ltd | 電子回路の異常監視装置 |
JPS6267645A (ja) * | 1985-09-20 | 1987-03-27 | Canon Inc | プロセツサ制御装置 |
JPS63111549A (ja) * | 1986-10-28 | 1988-05-16 | Mitsubishi Electric Corp | マイクロコンピユ−タの異常動作防止回路 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07129425A (ja) * | 1993-10-29 | 1995-05-19 | Hitachi Ltd | リブート処理方法 |
JPH07334381A (ja) * | 1994-06-03 | 1995-12-22 | Brother Ind Ltd | 機器の異常検出装置 |
JPH0991171A (ja) * | 1995-09-20 | 1997-04-04 | Sharp Corp | 暴走検出復帰方式 |
JPH11149303A (ja) * | 1997-09-10 | 1999-06-02 | Omron Corp | 制御装置およびその制御方法 |
JP2000207252A (ja) * | 1999-01-19 | 2000-07-28 | Nec Eng Ltd | リモ―ト制御装置及びその障害情報処理方法並びにその制御プログラムを記録した記録媒体 |
JP2012073900A (ja) * | 2010-09-29 | 2012-04-12 | Denso Corp | 監視装置、及び電子制御システム |
JP2018132976A (ja) * | 2017-02-16 | 2018-08-23 | 株式会社デンソー | 車載電子制御装置 |
JP2019128817A (ja) * | 2018-01-25 | 2019-08-01 | 株式会社デンソー | 電子制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3633092B2 (ja) | マイコン故障監視装置 | |
JPH01312638A (ja) | マイクロプロセッサの異常監視リトライ制御装置 | |
WO2014112039A1 (ja) | 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム | |
JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
JPH11259340A (ja) | コンピュータの再起動制御回路 | |
JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
JPH04195437A (ja) | プログラム暴走監視装置 | |
US20230236914A1 (en) | Watchdog timer device | |
JPH04148246A (ja) | ウオツチドツグタイマ | |
JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
JPH05158750A (ja) | マイクロコンピュータの誤動作防止回路 | |
JPH08123704A (ja) | 制御装置 | |
JPH04369046A (ja) | 活性チェック回路のテスト方式 | |
JPH06103467B2 (ja) | 自動車用コンピュータの誤動作防止方法 | |
JPH03246638A (ja) | プログラム暴走検出方式 | |
JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
JPH0433138A (ja) | Cpu暴走監視方式 | |
JPH0736161B2 (ja) | Cpuの異常検出装置 | |
JPH05257748A (ja) | マイクロプロセッサ装置 | |
JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
JPH0612294A (ja) | 監視装置 | |
JPH0293738A (ja) | 割込み処理方式 | |
JPS63280345A (ja) | プログラム異常検出方法 | |
JPH0740233B2 (ja) | デ−タプロセッサの再スタ−ト制御方式 | |
JPH041831A (ja) | プログラム暴走監視方式 |