JPH01291506A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01291506A JPH01291506A JP12131888A JP12131888A JPH01291506A JP H01291506 A JPH01291506 A JP H01291506A JP 12131888 A JP12131888 A JP 12131888A JP 12131888 A JP12131888 A JP 12131888A JP H01291506 A JPH01291506 A JP H01291506A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- gate
- terminal
- fet
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000005669 field effect Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置、特に低雑音、低消費電力の高周
波スイッチング回路に関するものである。
波スイッチング回路に関するものである。
従来の技術
近年、高周波機器類の小型集積化、低消費電力化が強く
要求されている。
要求されている。
以下、従来の高周波スイッチング回路を図面に基づいて
説明する。
説明する。
第5図は従来の高周波スイッチング回路の回路図である
。第5図において、1,2.3はPINダイオードであ
り、PINダイオード1.2.3の各7ノードは、それ
ぞれ結合コンデンサ4.5゜6を介して高周波入力端子
7に共通に接続されるとともに、それぞれチョークコイ
ル8,9.10を介して電源端子11,12.13に接
続されている。また、PINダイオード1.2.3の各
カソードは、それぞれ結−合コンデンサ14.15.1
6を介して高周波出力端子17.18.19に接続され
るとともに、それぞれ抵抗20,21.22を介して接
地されている。
。第5図において、1,2.3はPINダイオードであ
り、PINダイオード1.2.3の各7ノードは、それ
ぞれ結合コンデンサ4.5゜6を介して高周波入力端子
7に共通に接続されるとともに、それぞれチョークコイ
ル8,9.10を介して電源端子11,12.13に接
続されている。また、PINダイオード1.2.3の各
カソードは、それぞれ結−合コンデンサ14.15.1
6を介して高周波出力端子17.18.19に接続され
るとともに、それぞれ抵抗20,21.22を介して接
地されている。
以上のように構成された高周波スイッチング回路につい
て以下その動作を説明する。
て以下その動作を説明する。
たとえば、高周波出力端子17に高周波入力端子7に入
力される高周波信号を出力させたいときには、高周波出
力端子17につながるPINダイオード1に接続された
電源端子11に電圧を印加することによってPINダイ
オード1に・電流を流しその内部抵抗を下げることによ
りこのことを実現する。
力される高周波信号を出力させたいときには、高周波出
力端子17につながるPINダイオード1に接続された
電源端子11に電圧を印加することによってPINダイ
オード1に・電流を流しその内部抵抗を下げることによ
りこのことを実現する。
このとき他のPINダイオード2,3には電流を流さず
高抵抗状態を保つ。
高抵抗状態を保つ。
発明が解決しようとする課題
しかしながら上記従来の構成では、オン状態のPINダ
イオード1.2.3には数十mAの電流を必要とし、ざ
らにPINダイオード1.2.3の内部抵抗により雑音
指数(以下NFと称す)が劣化するという問題を有して
いた。
イオード1.2.3には数十mAの電流を必要とし、ざ
らにPINダイオード1.2.3の内部抵抗により雑音
指数(以下NFと称す)が劣化するという問題を有して
いた。
本発明は上記問題を解決するものであり、低消費電流で
、低NFの高周波スイッチング回路の半導体装置を提供
することを目的とするものである。
、低NFの高周波スイッチング回路の半導体装置を提供
することを目的とするものである。
課題を解決するための手段
上記問題を解決するため本発明は、複数個の電界効果ト
ランジスタの各ゲートを共通の入力端子に接続するとと
もに、各ゲートをそれぞれ各電界効果トランジスタを選
択する別々のゲート電圧印加端子に接続し、前記電界効
果トランジスタの各ドレインをそれぞれ別々の出力端子
に接続したものである。
ランジスタの各ゲートを共通の入力端子に接続するとと
もに、各ゲートをそれぞれ各電界効果トランジスタを選
択する別々のゲート電圧印加端子に接続し、前記電界効
果トランジスタの各ドレインをそれぞれ別々の出力端子
に接続したものである。
作用
上記構成により、出力したい出力端子に接続された電界
効果トランジスタ(F E T゛)のゲート電圧印加端
子を選択してゲート電圧を印加することによって、この
FETによって入力端子より入力された信号が増幅され
、前記の出力端子から低NFの状態で出力される。また
、このときのFETの消費電流は、従来のPINダイオ
ードの消費電流と比較して数分の1に抑えられる。
効果トランジスタ(F E T゛)のゲート電圧印加端
子を選択してゲート電圧を印加することによって、この
FETによって入力端子より入力された信号が増幅され
、前記の出力端子から低NFの状態で出力される。また
、このときのFETの消費電流は、従来のPINダイオ
ードの消費電流と比較して数分の1に抑えられる。
実施例
以下、本発明の実施例を図面を参照しながら説明する。
第1図は本発明の第1の実施例を示す高周波スイッチン
グ回路の回路図である。第1図において、31.32.
33は電界効果トランジスタ(FET)であり、F E
T 31,32.33の各ゲートは、それぞれ結合コ
ンデンサ34,35.36を介して共通の高周波入力端
子37に接続されるとともに、それぞれ抵抗38゜39
.40を介して各F E T 31,32.33を選択
する別々のゲート電圧印加端子41,42.43に接続
されている。
グ回路の回路図である。第1図において、31.32.
33は電界効果トランジスタ(FET)であり、F E
T 31,32.33の各ゲートは、それぞれ結合コ
ンデンサ34,35.36を介して共通の高周波入力端
子37に接続されるとともに、それぞれ抵抗38゜39
.40を介して各F E T 31,32.33を選択
する別々のゲート電圧印加端子41,42.43に接続
されている。
また、F E T 31,32.33の各ドレインはそ
れぞれ結合コンデンサ44,45.46を介して別々の
高周波出力端子47.48.49に接続されるとともに
、それぞれチョークコイル51,52.53を介して共
通の電源端子54に接続されている。ざらにF E T
31,32.33の各ソースは接地されている。
れぞれ結合コンデンサ44,45.46を介して別々の
高周波出力端子47.48.49に接続されるとともに
、それぞれチョークコイル51,52.53を介して共
通の電源端子54に接続されている。ざらにF E T
31,32.33の各ソースは接地されている。
以上のように構成された高周波スイッチング回路につい
て以下その動作を説明する。
て以下その動作を説明する。
たとえば、高周波出力端子48に高周波入力端子37に
入力される高周波信号を出力したい場合は、高周波出力
端子48に接続されたFET31のゲート電圧印加端子
41の電圧を制御して、FET31をオン状態にする。
入力される高周波信号を出力したい場合は、高周波出力
端子48に接続されたFET31のゲート電圧印加端子
41の電圧を制御して、FET31をオン状態にする。
このとき、FET32.33はゲート電圧を制御してオ
フ状態とする。以上により、FET31で層幅された低
NFの出力信号を高周波出力端子48に得ることができ
る。また、このときのFET31の消費電流は、従来の
PINダイオードの消費電流と比較して数分の1に抑え
られる。
フ状態とする。以上により、FET31で層幅された低
NFの出力信号を高周波出力端子48に得ることができ
る。また、このときのFET31の消費電流は、従来の
PINダイオードの消費電流と比較して数分の1に抑え
られる。
次に、本発明の第2の実施例について説明する。
第2図は本発明の第2の実施例を示す高周波回。
路の回路図である。第2図と第1図の構成の異なる点は
、第1図のF E T31,32.33をデュアルゲー
ト型のF E T61,62.63とした点と、これら
FET61.62.63の各第1ゲートを、共通に接続
して結合コンデンサ64を介して高周波入力端子37に
接続するとともに、F E T 61,62.63の電
流制御用に分割抵抗65を介して電圧印加端子66に接
続し、さらに分2ノ抵抗67を介して接地した点と、F
ETθ1,62゜63の各第2ゲートをそれぞれ抵抗3
8.39.40を介してゲート電圧印加端子41,42
.43に接続した点である。
、第1図のF E T31,32.33をデュアルゲー
ト型のF E T61,62.63とした点と、これら
FET61.62.63の各第1ゲートを、共通に接続
して結合コンデンサ64を介して高周波入力端子37に
接続するとともに、F E T 61,62.63の電
流制御用に分割抵抗65を介して電圧印加端子66に接
続し、さらに分2ノ抵抗67を介して接地した点と、F
ETθ1,62゜63の各第2ゲートをそれぞれ抵抗3
8.39.40を介してゲート電圧印加端子41,42
.43に接続した点である。
第2の実施例と第1の実施例の動作の異なる点は、第2
ゲートに印加されるゲート電圧を制御して、スイッチン
グを行う点である。この構成により、第1の実施例に比
べて歪特性の良好な高周波スイッチング回路を得ること
ができる。
ゲートに印加されるゲート電圧を制御して、スイッチン
グを行う点である。この構成により、第1の実施例に比
べて歪特性の良好な高周波スイッチング回路を得ること
ができる。
次に、本発明の第3の実施例について説明する。
第3図は本発明の第3の実施例を示す高周波スイッチン
グ回路の回路図である。第3図と第2図の構成の異なる
点は、F E T 61,62.63の各第1ゲートを
、それぞれ結合コンデンサ71,72.73を介して共
通に接続し結合コンデンサ64を介して高周波入力端子
37に接続するとともに、それぞれ抵抗74゜75.7
6を介して接地した点と、F E Ta2,62.63
の各ソースをそれぞれ並設した抵抗77、78.79と
バイパスコンデンサ8G、 81 、82を介して接地
した点である。
グ回路の回路図である。第3図と第2図の構成の異なる
点は、F E T 61,62.63の各第1ゲートを
、それぞれ結合コンデンサ71,72.73を介して共
通に接続し結合コンデンサ64を介して高周波入力端子
37に接続するとともに、それぞれ抵抗74゜75.7
6を介して接地した点と、F E Ta2,62.63
の各ソースをそれぞれ並設した抵抗77、78.79と
バイパスコンデンサ8G、 81 、82を介して接地
した点である。
第3の実施例と第2の実施例の動作の興なる点は、F
E Ta2,62.63の動作点が抵抗?4.75.7
6により自動的に決定、される点である。これにより、
外部から、F E T 61,62.63の動作点を決
める必要をなくすことができる。
E Ta2,62.63の動作点が抵抗?4.75.7
6により自動的に決定、される点である。これにより、
外部から、F E T 61,62.63の動作点を決
める必要をなくすことができる。
次に、本発明の第4の実施例を第4図の回路図に基づい
て説明する。
て説明する。
第4図は第3図の回路を帯域通過フィルタCJX下、B
PFと略す)を間にはさむ形で接続したものである。第
4図において、91,92.93はそれぞれ通過帯域の
異なるBPFである。
PFと略す)を間にはさむ形で接続したものである。第
4図において、91,92.93はそれぞれ通過帯域の
異なるBPFである。
この構成により、高周波入力端子37と高周波出力端子
48,49.50の間の分離がさらに向上する。
48,49.50の間の分離がさらに向上する。
このように第1〜第4の実施例によれば、出力したい高
周波出力端子48,49.50に接続されたFET31
,32.33 (または61,62.63)のゲート電
圧印加端子41,42.43を選択してゲート電圧を印
加することによって、出力したい出力端子48.49.
50に、高周波入力端子37に入力された高周波信号を
低消費電流で、かつ抵NFで得ることができる。
周波出力端子48,49.50に接続されたFET31
,32.33 (または61,62.63)のゲート電
圧印加端子41,42.43を選択してゲート電圧を印
加することによって、出力したい出力端子48.49.
50に、高周波入力端子37に入力された高周波信号を
低消費電流で、かつ抵NFで得ることができる。
発明の効果
以上のように本発明によれば、複数個の電界効果トラン
ジスタ(FET)の各ゲートを共通の入力端子に接続し
、出力したい出力端子に接続されたFETのゲート電圧
印加端子にゲート電圧を印加してFETを選択すること
により、このFETに接続された前記出力端子に、入力
端子より入力された高周波信号を低NFの状態で得るこ
とができ、またこのときのFETの消費電流は従来のP
INダイオードの消費電流と比較して数分の1に抑えら
れる。よって、低消費電流で低NFの優れた高周波スイ
ッチング回路の半導体装置を提供することができる。
ジスタ(FET)の各ゲートを共通の入力端子に接続し
、出力したい出力端子に接続されたFETのゲート電圧
印加端子にゲート電圧を印加してFETを選択すること
により、このFETに接続された前記出力端子に、入力
端子より入力された高周波信号を低NFの状態で得るこ
とができ、またこのときのFETの消費電流は従来のP
INダイオードの消費電流と比較して数分の1に抑えら
れる。よって、低消費電流で低NFの優れた高周波スイ
ッチング回路の半導体装置を提供することができる。
【図面の簡単な説明】
第1図は本発明の半導体装置の第1の実施例を示す高周
波スイッチング回路の回路図、第2図は・同第2の実施
例を示す高周波スイッチングロ路の回路図、flK3図
は同第3の実施例を示す高周波スイッチング回路の回路
図、第4図は同第4の実施例を示す高周波スイッチング
回路の回路図、第5図は従来の半導体装置の高周波スイ
ッチング回路の回路図である。 31.32.33・・・電界効果トランジスタ(FET
)、37・・・高周波入力端子、41,42.43・・
・ゲート電圧印加端子、48,49.50・・・高周波
出力端子、61,62.63・・・デュアルゲート型電
界効果トランジスタ(FET)。 代理人 森 本 義 弘 第1図 3t、az、 33−@1lcnlトラ;;スq(Fr
−r)37・・−+h l司り皮入か端子 41112、43−一一ゲート電h br) ))D
tl’7in子J19.4q −ao−高1) sfz
出1 ’In 1j4−電源端子 第2図 6’−62−63−−−9−syルf”)W 電界’t
nl)う〉;x9 tr−r:r)66−電丘6ρty
o塙子 第3図 第5図
波スイッチング回路の回路図、第2図は・同第2の実施
例を示す高周波スイッチングロ路の回路図、flK3図
は同第3の実施例を示す高周波スイッチング回路の回路
図、第4図は同第4の実施例を示す高周波スイッチング
回路の回路図、第5図は従来の半導体装置の高周波スイ
ッチング回路の回路図である。 31.32.33・・・電界効果トランジスタ(FET
)、37・・・高周波入力端子、41,42.43・・
・ゲート電圧印加端子、48,49.50・・・高周波
出力端子、61,62.63・・・デュアルゲート型電
界効果トランジスタ(FET)。 代理人 森 本 義 弘 第1図 3t、az、 33−@1lcnlトラ;;スq(Fr
−r)37・・−+h l司り皮入か端子 41112、43−一一ゲート電h br) ))D
tl’7in子J19.4q −ao−高1) sfz
出1 ’In 1j4−電源端子 第2図 6’−62−63−−−9−syルf”)W 電界’t
nl)う〉;x9 tr−r:r)66−電丘6ρty
o塙子 第3図 第5図
Claims (1)
- 1、複数個の電界効果トランジスタの各ゲートを共通の
入力端子に接続するとともに、各ゲートをそれぞれ各電
界効果トランジスタを選択する別々のゲート電圧印加端
子に接続し、前記電界効果トランジスタの各ドレインを
それぞれ別々の出力端子に接続した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12131888A JPH01291506A (ja) | 1988-05-18 | 1988-05-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12131888A JPH01291506A (ja) | 1988-05-18 | 1988-05-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01291506A true JPH01291506A (ja) | 1989-11-24 |
Family
ID=14808279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12131888A Pending JPH01291506A (ja) | 1988-05-18 | 1988-05-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01291506A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2721155A1 (fr) * | 1994-05-20 | 1995-12-15 | Microelectronics Tech Inc | Commutateur haute fréquence unipolaire à plusieurs directions fonctionnant avec gain. |
KR20000052384A (ko) * | 1998-11-27 | 2000-08-25 | 귄터 무스함마 | 집적 증폭기 |
KR100612185B1 (ko) * | 2001-06-08 | 2006-08-16 | 산요덴키가부시키가이샤 | 화합물 반도체 스위치 회로 장치 |
-
1988
- 1988-05-18 JP JP12131888A patent/JPH01291506A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2721155A1 (fr) * | 1994-05-20 | 1995-12-15 | Microelectronics Tech Inc | Commutateur haute fréquence unipolaire à plusieurs directions fonctionnant avec gain. |
KR20000052384A (ko) * | 1998-11-27 | 2000-08-25 | 귄터 무스함마 | 집적 증폭기 |
KR100612185B1 (ko) * | 2001-06-08 | 2006-08-16 | 산요덴키가부시키가이샤 | 화합물 반도체 스위치 회로 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3031227B2 (ja) | 半導体スイッチ | |
JP3745901B2 (ja) | Mesfetを用いたスイッチ回路 | |
US20040229577A1 (en) | Boost circuit | |
JP2004531164A (ja) | サブミクロンサイズの自己バイアスカスコードrf電力増幅器 | |
JP2007053794A (ja) | 制御可能なフィルタ装置 | |
JPH01291506A (ja) | 半導体装置 | |
JPS6246332Y2 (ja) | ||
JPS63185220A (ja) | カスコ−ド形BiMOSの駆動回路 | |
KR960009392A (ko) | 이득가변회로와 그의 집적회로 | |
JPH0627157A (ja) | 誘導性負荷の電流検出回路 | |
JPH0249051B2 (ja) | ||
JPH06318854A (ja) | ドライブ回路 | |
US6369641B1 (en) | Biasing circuits | |
JP2000004149A (ja) | Spdtスイッチ半導体集積回路 | |
US4795920A (en) | Method and apparatus for sourcing and sinking current | |
JP2982256B2 (ja) | 波形補正回路 | |
JP2867432B2 (ja) | 電界効果トランジスタ増幅器 | |
JPS5924196Y2 (ja) | Fetスイツチ回路 | |
JP2535402Y2 (ja) | 電源リップルフィルター回路 | |
JP3031291B2 (ja) | 能動バイパス回路 | |
JP2752836B2 (ja) | 電圧・電流変換回路 | |
JP2003234624A (ja) | ドライブ回路 | |
JPH02151109A (ja) | 半導体増幅回路 | |
JP3936881B2 (ja) | 時定数切り替え回路 | |
JP2697211B2 (ja) | 磁気記録装置 |