JPH01291466A - Ｍｏｓ電界効果トランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＭＯＳＬＳＩの構成にｆｔ′３１！ｌな高性能
微４１ＭＯＳ電界効果トランジスタ（以下ＭＯＳトラン
ジスタと称す）の構造とその製造方法に関する。

（従来技術） 第５図は従来のポリシリコンゲート型のＭＯＳトランジ
スタ１０の断面図であり、１１はシリコン単結晶からな
るＰ型半導体基板である。１２及び１３はｎ型活性層に
よって形成されたソース領域及びドレイン領域であり、
それぞれの先端部は突出部１２ａ、１３ａを形成してい
る。１４は突出部１２ａ、１３ｂを結ぶチャンネルであ
り、このチャンネル１４形成部の上にゲート絶縁用酸化
膜１５を介してポリシリコンからなるゲート部１６が形
成されている。グー１−絶縁用酸化膜１５は略−様な厚
さ（５００人）を有し、その延在部はソース領域１２及
びドレイン領域１３を覆っている。

１５ａはゲート絶縁用酸化膜１５の延在部に形成された
コンタクトポールであり、コンタクトホール１５ａを介
してＡ、ｌｉからなるソースな極１７及びドレイン電極
１８がソース領域１２及びドレイン領域にオーミックに
結合形成されている。

上記構成からなるＭＯＳ）ランジスタの製造方法を説明
すると、まず、Ｐ型半導体基板１１の上に、約５００人
の厚さのゲート絶縁用酸化膜１５を形成したのち、この
上に所定の寸法を有するポリシリコンからなるゲート部
１６を形成する。

次に、このゲート部１６をマスクとしてリン又はヒ素等
の不純物を注入したのち、アニールを行うことにより活
性化させソース領域１２及びドレイン領域１３を形成す
るが、この時、不純物は横方向にも拡散し、ゲート１６
の下方まで侵入するから、ソース領域１２及びドレイン
領域１３の端部にはゲート部１６が上方に存在する突端
領域１２ａ及び１３ａが形成される。

その後、ソース領域１２及びドレイン領域１３上の絶縁
用酸化１’ｆｉ１５の延在部にホトリソグラフィ等の手
段を用いてコンタクトホール１５ａを形成したのち、こ
れらのコンタクトホール１５ａを利用してＡ１等の金属
によるソース電極１７及びドレイン電極１８を形成しＭ
ＯＳトランジスタ１０を得ていた。

第６図は従来のＭＯＳトランジスタ１０の電流経路説明
図であり、以下同図を用いて電流経路を説明する。

チャンネル１４を通り抜け、ソース領域１２に達した電
流２０はゲート部１６が上方に存在する突端領域１２ａ
を通過するに際し、ゲート部１６がソース電極１８に対
して正の電圧を与えられているためゲート部１６側に引
き寄せられる結果、表面に電流２０が集中した薄い層が
形成されるが、この層は蓄積層１２ｂと呼ばれ、これに
よる抵抗は蓄積抵抗Ｒ１と呼ばれている。

蓄積層１２ｂを通過した電流２０はソース領域１２中に
拡散して流れソース電極１７に達する。

前者による抵抗はソース拡散シート抵抗Ｒ２、後者のソ
ース電極１７とソース領域１２のオーミック結合部の抵
抗はコンタクト抵抗Ｒ１と呼ばれている。従って、ソー
ス領域１２側の寄生抵抗をＲとすれば、 Ｒ＝　Ｒ＋　＋　Ｒ２＋　Ｒｓ　　　・・・（１）で表
わされる。

（解決すべき課題） −ｉ的にＭＯＳ）−ランジスタの相互コンダクタンスを
ｇ、とすると、 （但し１１　ニドレイン電流、■ｏ；ゲート電圧）と表
わされるが、このｇ、は寄生抵抗Ｒが大となると、小と
なる性質を有している。

寄生抵抗Ｒに寄与する前記の３抵抗Ｒ，、Ｒ２。

Ｒ１のうち蓄積抵抗Ｒ１が最も大きいため、ｇ。

を大とするには蓄積抵抗Ｒ１を小とする必要がある。し
かし、従来の構造では、蓄積抵抗Ｒ８を小とするには、
この上にゲート部１６が存在する突端領域１２ａを減ら
す方法が考えられるが、そのためにはソース領域１２を
浅くすることか考えられるがソース拡散シート抵抗Ｒ２
が反対に大となるから寄生抵抗Ｒを小とすることは困難
であった。

また、短チャンネル化は、高周波特性の改善、ＬＳＩ化
に不可欠であるが、これによってドレイン領域１３側の
空乏層１９内の電界強度は大となり、ホットエレクトロ
ンが発生し、酸化膜１５中に入り、ゲートしきい値電圧
を下げる等の不都合があった。ドレイン領域１３側の空
乏層１９のホットエレクトロンを抑えるには、ドレイン
不純物濃度を下げてドレイン領域１３付近の電界強度を
下げる方法が有効であるが、従来構造ではドレイン領域
１３とソース領域１２とを同時に形成するためドレイン
不純物濃度を下げるとソース不純物濃度も下がり、ソー
ス領域１２側の寄生抵抗Ｒは大となりｇｌが小となる等
の問題点があった。

（課題を解決するための手段） 本発明は上記課題を解決するためになされたものであり
半導体基板上にソース及びドレインの両領域を形成し、
これらソース及びドレイン両領域の突端間を結ぶチャン
ネル上にゲート絶縁用酸化膜を介してゲート部を形成す
ると共に上記ゲート絶縁用酸化膜の延在部にコンタクト
ポールを形成し、ソース電極及びドレインｉａ　’ｆｆ
ｌを設けてなるＭＯＳ電界効果トランジスタにおいて、
上記ゲート絶縁用酸化膜の延長部の厚さをゲート絶縁用
酸化膜の厚さより４倍以上厚くなるように形成し、かつ
、前記ゲート部の端部を少なくとも前記ゲート絶縁用酸
化膜の延在部に重ねたことを特徴とするＭＯＳ電界効果
トランジスタとその製造方法を提供しようとするもので
ある。

（実施例） 第１図は本発明になる第１実施例のＭＯＳトランジスタ
３０の一部断面図であり、第２図は第１図に示すＭＯＳ
トランジスタ３０の要部拡大図であり、以下同図を用い
て説明するが、前記従来例の構成要素と同一構成要素に
は同一符号を付し説明を省略し、異なる点のみを説明す
る。

異なる点は酸化膜３１を−様な厚さに形成せず、チャン
ネル１４上にのみ従来同様厚さｊ　、　＝５００〜６０
０人のゲート絶縁用酸化膜３１ａを形成し。

これに連結するゲート絶縁用酸化１１！３１ａの延在部
３１ｂの厚さｊ２を２０００Å以上となる様に連続的と
形成した点と、ポリシリコンからなるゲート部３２の一
端部３２ａをゲート絶縁用酸化膜３１ａの延在部３１ｂ
に重ねる様に形成した点および、ドレイン、ソース領域
の先端がゲート絶縁用酸化ｒ！ｌ！３１　ａとその延在
部３１ｂの厚い酸化膜との境界付近に存在する点である
。第２図から明らかな様に、本発明になるＭ　ＯＳ　？
−ランジスタ１ｏのソース領域１２においては、ゲート
部３２が上方に存在する突端領域１２ａ上の酸化物３１
ｂの厚さ１は従来のゲート絶縁用酸化膜３１ｂの厚さ１
゜よりテーパ状に厚くなっているなめ、この突端領域１
２ａにかかる電界強度は従来のものより小さくなり、ソ
ース領域１２を流れる電流３２は上方に密集した前記蓄
積層１２ｂを作ることなく、直にこの突端領域１２ａに
拡散し、ソース電［！１７に達するから、蓄積層抵抗Ｒ
２は従来のものに比較して小さくすることが可能となる
。またドレイン領域１３も前記ソース領域１２と同様な
構成のため、ドレイン領域１３側の空乏層１９内の電界
強度は小さくなりホットエレクトロンの発生を防ぐこと
が出来る。

第３図は本発明になる第２実施例のＭＯＳトランジスタ
４０の一部断面図であり、第２図に示す第１実施例のＭ
ＯＳトランジスタ３０と異なる点のみを説明するならば
、ソース領域４１及びドレイン領域４２をそれぞれ高濃
度層４１ａ及び４２ａと低濃度層４１ｂ及び４２ｂとで
形成したＭＯＳトランジスタに本発明を適用した例であ
り、低濃度１４２ｂを入れることによりホットエレクト
ロンの発生をより低く抑えることが出来る。効果として
は、前記第１実施例の場合と略同様の効果が期待される
ため説明を省略する。

第４図（ａ）〜（ｄ）は第１図に示す本発明になる第１
実施例のＭＯＳトランジスタ３ｏの１製造方法を説明す
るための主要工程概略図であり、以下同図を用いて製造
方法について説明する。

同図（ａ＞に示す様に、シリコン単結晶からなるｐ型半
導体基板１１上に、ＭＯＳトランジスタ３０を形成する
領域に例えば厚さｊ＋＝５００〜６００人のＳｉＯ＊か
らなるゲート絶縁用の酸化膜３１ａを形成し、素子分離
領域にこれより厚い酸化膜３３を形成したのち、全表面
に窒化シリコン膜３４を形成する。

次に、同図（ｂ）に示す様にゲート部３２を形成する部
分にレジスト３５を形成し、池の窒化シリコン膜３４を
エツチング等の手段により除去した後ソース・ドレイン
形成用の不純物３６を酸化膜３１の上方から注入し、不
純物領域３８．３９を形成する。

次に、同図（ｃ）に示す様に、酸素雰囲気中でアニール
を行うと、窒化シリコン膜３４は酸化のマスクとなるた
めゲート絶縁用酸化膜３４ａの厚さｊｌは増加しないが
、ドレイン及びソース領域１２及び１３上の酸化膜３１
ｂは、シリコン単結晶基板が酸化されてＳ　ｉ　Ｏ２と
なるため次第に厚さ１□を増すが、本発明の場合ｊ　２
＝２０００Å以上としである。また、酸化膜３１ｂの厚
さ１□が増すと共に窒化膜３４の端部３４ａ近傍にも酸
素がまわり込む結果、ゲート用絶縁用酸化膜３１ａの端
部の厚さにはテーパ状３１ｄに増大する。また、ソース
及びドレイン領域１２．１３ら酸化が進行するにつれて
拡散移動し、その端部に突端部１２ａ。

１３ａを形成する。

次に同図（ｄ）に示す様に、窒化シリコン膜３４をエツ
チング等により除去したのち、ポリシリコンからなるゲ
ート部３２をその端部３２ａか酸化膜３１のテーパ部３
１ｄに重なる様に形成し、ソース及びドレイン領域１２
．１３上の酸化膜３１ｂ上にコンタクトホール３１ｃを
形成し２．１等からなるソース電極１７及びドレイン電
極１８を設けることにより第１図に示す本発明のＭｏＳ
トランジスタ３０を得ることが出来る。

（発明の効果） 上述の様に、本発明になるＭＯＳ）−ランジスタにおい
ては、半導体基板上にソース及びドレインの両領域を形
成し、これらソース及びドレイン両領域の突端間を結ぶ
チャンネル上にゲート絶縁用酸化膜を介してゲート部を
形成すると共に上記ゲート絶縁用酸化膜の延在部にコン
タクトホールを形成し、ソース電極及びドレイン電極を
設けてなるＭＯｓ電界効果トランジスタにおいて、上記
ゲート絶縁用酸化膜の延長部の厚さをゲート絶縁用酸化
膜の厚さより４倍以上厚くなるように形成し、かつ、前
記ゲート部の端部を少なくとも前記ゲート絶縁用酸化膜
の延在部に重ねたためソース領域に蓄積層を作らず、そ
の結果寄生抵抗を小とすることが出来るため相互コンダ
クタンスｇ、は大となり、またドレイン領域の電界強度
を下げることができ、ポットエレクトロンの発生を防ぐ
ことが出来るから、ゲートしきい値電圧の変動をおさえ
ることができ特性と信頼性に優れたＭＯＳトランジスタ
を提供することが可能となる。

また本発明になる製造方法によれば、上述の構造を有す
るＭＯＳトランジスタを容易に製造することが出来る。

【図面の簡単な説明】

第１図は本発明になる第１実施例のＭＯＳ）ランジスタ
の一部断面図、第２図は第１図に示すＭｏＳトランジス
タの要部拡大図、第３図は本発明になる第２実施例のＭ
ＯＳトランジスタの一部断面図、第４図（ａ）〜（ｄ）
は第１図に示す本発明になる第１実施例のＭＯＳトラン
ジスタの１製造方法を説明するための主要概略図、第５
図は従来のポリシリコンゲート型のＭＯＳトランジスタ
の断面図、第６図は従来のＭＯＳ）ランジスタの電流経
路説明図である。 １１・・・半導体基板、１２．４・・・ソース領域、１
２ａ、１３ａ、４１ａ、４２ａ・・・突＠領域、１３．
４２・・・ドレイン領域、１４・・・チャンネル、１７
・・・ソース電極、１８・・・ドレイン電極、１９・・
・空乏層、２０・・・電流、 ３０．４０・・・ＭＯＳＩ−ランジスタ、３１・・・酸
化膜、３１ａ・・・ゲート絶縁用酸化膜、 ３２・・・ゲート部、３３・・・電流。 特許出願人　日本ビクター株式会社 代表者　垣木邦夫 第４図

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上にソース及びドレインの両領域を形
   成し、これらソース及びドレイン両領域の突端間を結ぶ
   チャンネル上にゲート絶縁用酸化膜を介してゲート部を
   形成すると共に上記ゲート絶縁用酸化膜の延在部にコン
   タクトホールを形成し、ソース電極及びドレイン電極を
   設けてなるＭＯＳ電界効果トランジスタにおいて、上記
   ゲート絶縁用酸化膜の延長部の厚さをゲート絶縁用酸化
   膜の厚さより４倍以上厚くなるように形成し、かつ、前
   記ゲート部の端部を少なくとも前記ゲート絶縁用酸化膜
   の延在部に重ねたことを特徴とするＭＯＳ電界効果トラ
   ンジスタ。
2. （２）半導体基板上に薄い絶縁膜を形成する工程、ゲー
   ト形成予定地に窒化シリコン膜を形成する工程、前記窒
   化シリコン膜をマスクとしてソース・ドレイン不純物を
   注入する工程、前記窒化シリコンをマスクとして酸化に
   より前記絶縁膜の厚さを増大させる工程、前記窒化シリ
   コン膜を除去し、上記薄い絶縁膜上にゲート部を形成す
   る工程、前記絶縁膜の厚さ増大部にソース及びドレイン
   電極を形成する工程からなることを特徴とするＭＯＳ電
   界効果トランジスタの製造方法。