JPH01291176A - 不良電子回路切り分け方法 - Google Patents

不良電子回路切り分け方法

Info

Publication number
JPH01291176A
JPH01291176A JP63121204A JP12120488A JPH01291176A JP H01291176 A JPH01291176 A JP H01291176A JP 63121204 A JP63121204 A JP 63121204A JP 12120488 A JP12120488 A JP 12120488A JP H01291176 A JPH01291176 A JP H01291176A
Authority
JP
Japan
Prior art keywords
electronic circuit
connector
circuit
circuits
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63121204A
Other languages
English (en)
Inventor
Kazuma Yoshitani
吉谷 和馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63121204A priority Critical patent/JPH01291176A/ja
Publication of JPH01291176A publication Critical patent/JPH01291176A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子回路カード(パッケージ)に不良が発生し
た場合の不良電子回路切り分け方法に関する。
〔従来の技術〕
従来の不良電子回路切り分けにおいては、回路と回路と
が接続されていてどちらの回路が不良かの切り分けを行
なう時、回路と回路との間にテスト端子を出して不良の
解析を行なうか、回路と回路との間をオープン端子ピン
にして不良の解析を行なっていた。
〔発明が解決しようとする課題〕
上述した従来の不良電子回路切り分け方法は、回路と回
路とを接続し、かつ回路と回路との間にテストピンを設
けるか、又は回路と回路との間をオープン端子ピンにし
であるため、回路間の整合による不良、両回路の不良の
場合は不良切り分けに時間がかかるという問題があった
〔課題を解決するための手段〕
本発明の不良電子回路切り分け方法は第1の電子回路と
第2の電子回路との間にオープン端子ピンを設け、前記
オープン端子ピンの上に前記第1の電子回路と前記第2
の電子回路とを接続可能なコネクタを設けて前記第1の
電子回路及び前記第2の電子回路の動作を観測する構成
である。
〔実施例〕
次に、本発明について図面を参照して説明する。
本発明の一実施例を示す第1図、第2図及び第3図を参
照すると、電子回路カード7の上に電子回路3及び電子
回路4があり、これらの回路間にコネクタ1を設け、カ
ード7及びコネクタ1はテスタ6に接続されている。テ
スタ6からカード7にテストパターンを送出し、コネク
タ1の出力と電子回路3の出力2とをテスタ6に取り出
し、正解データと比較する。コネクタ1の出力が不一致
であれば、電子回路4の不良であり、電子回路3の出力
2が不一致であれば電子回路3の不良である。また、電
子回路3.4の両方が不一致であれば、コネクタ1を電
子回路4側のオープン端子ビン8のみに#妾続し、テス
タ6からカード7ヘテストパターンを送出する。コネク
タ1の出力が正解データと不一致であれば、電子回路4
の不良である。オープン端子ピン8は電子回路3と電子
回路4とを切り離している。コネクタ1をオープン端子
ピン8に挿入することによって電子回路3,4が接続さ
れる。
〔発明の効果〕
以上説明したように本発明によれば、電子回路の間にオ
ープン端子ビンを設け、オープン端子ビンをコネクタに
より接続することにより、不良電子回路を容易に切り分
けることができる。
【図面の簡単な説明】
第1図、第2図及び第3図は本発明の一実施例を示す構
成図である。 1・・・コネクタ、3.4・・・電子回路、6・・・テ
スタ、7・・・電子回路カード、8・・・オープン端子
ビン。

Claims (1)

    【特許請求の範囲】
  1. 第1の電子回路と第2の電子回路との間にオープン端子
    ピンを設け、前記オープン端子ピンの上に前記第1の電
    子回路と前記第2の電子回路とを接続可能なコネクタを
    設けて前記第1の電子回路及び前記第2の電子回路の動
    作を観測することを特徴とする不良電子回路切り分け方
    法。
JP63121204A 1988-05-17 1988-05-17 不良電子回路切り分け方法 Pending JPH01291176A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63121204A JPH01291176A (ja) 1988-05-17 1988-05-17 不良電子回路切り分け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63121204A JPH01291176A (ja) 1988-05-17 1988-05-17 不良電子回路切り分け方法

Publications (1)

Publication Number Publication Date
JPH01291176A true JPH01291176A (ja) 1989-11-22

Family

ID=14805443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63121204A Pending JPH01291176A (ja) 1988-05-17 1988-05-17 不良電子回路切り分け方法

Country Status (1)

Country Link
JP (1) JPH01291176A (ja)

Similar Documents

Publication Publication Date Title
EP0560500A1 (en) Method and apparatus for testing edge connector I/O connections for circuit boards using boundary scan
DE69015714T2 (de) Verbindungs-Prüfsystem.
US3740645A (en) Circuit testing by comparison with a standard circuit
JPH01291176A (ja) 不良電子回路切り分け方法
US5220280A (en) Method and an apparatus for testing the assembly of a plurality of electrical components on a substrate
JPS6255573A (ja) 電子回路ボ−ドの故障診断装置
JPS63148580A (ja) 入出力コネクタ分離型プリント基板
JPH1194895A (ja) Pciバスショートチェッカーおよびチェック方法
JPH0334705Y2 (ja)
JPH03293572A (ja) 基板部品検査回路
JPH09166637A (ja) デバイスインターフェイス部の結線検査装置
KR100445795B1 (ko) 반도체 칩 테스트 장치
JPH11260869A (ja) プローブカードによる多ピンデバイスの検査装置
KR200298913Y1 (ko) Mdf시스템의 연결핀 삽입 검사장치
JPH02269979A (ja) Ic試験用ハンドラの交互処理用コンタクタ
JPS6378076A (ja) 印刷回路板接続方法
JPS6329273A (ja) バ−ンイン基板
JPH02181673A (ja) 半導体素子の製造装置
JPS61156828A (ja) 半導体装置
JPH0557677U (ja) 半導体試験装置
JPS6243577A (ja) 電気回路の配線チエツク装置
JPH043642A (ja) ボタン電話装置
JPH09159728A (ja) プリント基板の試験方法
JPS58109945A (ja) マイクロプロセツサの試験方法
JPH04216476A (ja) バーンイン装置