JPH01288011A - 静電誘導サイリスタの駆動回路 - Google Patents
静電誘導サイリスタの駆動回路Info
- Publication number
- JPH01288011A JPH01288011A JP11750188A JP11750188A JPH01288011A JP H01288011 A JPH01288011 A JP H01288011A JP 11750188 A JP11750188 A JP 11750188A JP 11750188 A JP11750188 A JP 11750188A JP H01288011 A JPH01288011 A JP H01288011A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- electrostatic induction
- turned
- induction thyristor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 title claims abstract description 25
- 230000005669 field effect Effects 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、静電誘導サイリスタの駆動回路に一関するら
のである。
のである。
［従来の技術１
高圧高周波のスイッチング動作に有利な静電誘導サイリ
スタ（以下、ＳＩサイリスタと称す）を実用回路に使用
する場合、これまで問題になっていたのは、Ｓ■サイリ
スタの誤動作である。Ｓ■サイリスクは、その名の通り
サイリスタの性質を持ち、−度ターンオンすると、デー
ト電流を強制的に引き抜くか、アノード電流を保持電流
以下に落とさない限りターンオフしない。一方、ターン
オンは瞬間的なトリが電圧で起こる。従って、−度ター
ンオンすると電流が流れたままとなり、過電流が流れて
回路破損を招くことになる。そのため、オフ状態を維持
したい場合、誤動作を防止するため、デートにノイズに
よる不要なトリ〃信号が入らないように保護回路を設け
る必要があった。
スタ（以下、ＳＩサイリスタと称す）を実用回路に使用
する場合、これまで問題になっていたのは、Ｓ■サイリ
スタの誤動作である。Ｓ■サイリスクは、その名の通り
サイリスタの性質を持ち、−度ターンオンすると、デー
ト電流を強制的に引き抜くか、アノード電流を保持電流
以下に落とさない限りターンオフしない。一方、ターン
オンは瞬間的なトリが電圧で起こる。従って、−度ター
ンオンすると電流が流れたままとなり、過電流が流れて
回路破損を招くことになる。そのため、オフ状態を維持
したい場合、誤動作を防止するため、デートにノイズに
よる不要なトリ〃信号が入らないように保護回路を設け
る必要があった。
第６図は従来のＳＩサイリスタの駆動回路を示すもので
ある。ＳＩサイリスタＱ、のアノードは負荷１を介して
高圧（１４０Ｖ）の電源に接続され、カソードが接地し
である。ＳＩサイリスタＱ、のデート側にはプッシュプ
ル構成のトランジスタＴｒＢＴｒ２が設けられ、トラン
ジスタＴｒｌのコレクタは低圧（１２〜１５■）の電源
に接続され、トランジスタＴｒ、、Ｔｒ２のベースには
制御回路２から駆動用のパルスが入力されるようになっ
ている。また、トランジスタＴｒ＋＊Ｔｒ２の出力側に
は、制御回路２からのコントロール信号により制御され
る保護回路３が接続されている。この従来の駆動回路で
は、非動作時にプッシュプルの駆動用トランジスタＴｒ
、、Ｔｒ２の出力部を保護回路３により強制的にグラン
ドに落として保護を起こなっている。このため、駆動回
路自体は簡易に構成できるが、保護回路３が複雑な構成
となり、回路全体で見るとコスト的に割高になるという
問題があった。
ある。ＳＩサイリスタＱ、のアノードは負荷１を介して
高圧（１４０Ｖ）の電源に接続され、カソードが接地し
である。ＳＩサイリスタＱ、のデート側にはプッシュプ
ル構成のトランジスタＴｒＢＴｒ２が設けられ、トラン
ジスタＴｒｌのコレクタは低圧（１２〜１５■）の電源
に接続され、トランジスタＴｒ、、Ｔｒ２のベースには
制御回路２から駆動用のパルスが入力されるようになっ
ている。また、トランジスタＴｒ＋＊Ｔｒ２の出力側に
は、制御回路２からのコントロール信号により制御され
る保護回路３が接続されている。この従来の駆動回路で
は、非動作時にプッシュプルの駆動用トランジスタＴｒ
、、Ｔｒ２の出力部を保護回路３により強制的にグラン
ドに落として保護を起こなっている。このため、駆動回
路自体は簡易に構成できるが、保護回路３が複雑な構成
となり、回路全体で見るとコスト的に割高になるという
問題があった。
［発明が解決しようとする課題］
本発明は、上述の点に鑑みて提供したものであって、制
御回路からの信号にてＳＩサイリスタのスイッチング動
作を誤動作なく確実に行なえるようにし、且つ、構成を
簡単にして低コスト化を図ることを目的とした静電誘導
サイリスタの駆動回路を提供するものである。
御回路からの信号にてＳＩサイリスタのスイッチング動
作を誤動作なく確実に行なえるようにし、且つ、構成を
簡単にして低コスト化を図ることを目的とした静電誘導
サイリスタの駆動回路を提供するものである。
［課題を解決するための手段］
１作用］
本発明は、静電誘導サイリスクのアノードを負荷を介し
て電源に接続すると共に、カソードを電界効果トランジ
スタを介して接地し、静電誘導サイリスクのデートと電
源との間に該デートに常時バイアスを与えるための抵抗
を接続し、上記デートをコンデンサにより接地し、上記
電界効果トランジスタのゲートにオンオフ信号を入力し
て該電界効果トランジスタのスイッチング動作に応じて
上記静電誘導サイリスタをスイッチングさせる制御回路
を設けることにより、制御回路からのオン信号で電界効
果トランジスタをオンさせて静電誘導サイリスタをター
ンオンさせ、オフ信号により電界効果トランジスタをオ
フさせて静電誘導サイリスクをターンオフさせるように
し、静電誘導サイリスタを７０−ティングさせると共に
、デートには常時バイアスを与えて、ノイズ等により静
電誘導サイリスタが誤動作でターンオン等をしないよう
にしたものである。
て電源に接続すると共に、カソードを電界効果トランジ
スタを介して接地し、静電誘導サイリスクのデートと電
源との間に該デートに常時バイアスを与えるための抵抗
を接続し、上記デートをコンデンサにより接地し、上記
電界効果トランジスタのゲートにオンオフ信号を入力し
て該電界効果トランジスタのスイッチング動作に応じて
上記静電誘導サイリスタをスイッチングさせる制御回路
を設けることにより、制御回路からのオン信号で電界効
果トランジスタをオンさせて静電誘導サイリスタをター
ンオンさせ、オフ信号により電界効果トランジスタをオ
フさせて静電誘導サイリスクをターンオフさせるように
し、静電誘導サイリスタを７０−ティングさせると共に
、デートには常時バイアスを与えて、ノイズ等により静
電誘導サイリスタが誤動作でターンオン等をしないよう
にしたものである。
［実施例１
以下、本発明の実施例を図面を参照しで説明する。従来
はＳＩサイリスタのスイッチング制御をデート端子で行
なっていたのに対して本発明では、第１図に示すように
、ＳＩサイリスタＱ、と直列にＭＯＳ型の電界効果トラ
ンジスタ（以下、ＭＯＳＦＥＴと称す）Ｑ２を接続し、
ＳｌサイリスタＱ１のアノード電流のスイッチングをＭ
Ｏ８ＦＥ Ｔ Ｑ ２のデート端子で行なう構造とした
ものである。つまり、ＳＩサイリスタＱ１のカソードを
７０−ティングさせ強制的に電流を遮断するもので、こ
れにより、アノード電流の確実なオンオフ制御を得てい
るものである。ＳＩサイリスタＱ。
はＳＩサイリスタのスイッチング制御をデート端子で行
なっていたのに対して本発明では、第１図に示すように
、ＳＩサイリスタＱ、と直列にＭＯＳ型の電界効果トラ
ンジスタ（以下、ＭＯＳＦＥＴと称す）Ｑ２を接続し、
ＳｌサイリスタＱ１のアノード電流のスイッチングをＭ
Ｏ８ＦＥ Ｔ Ｑ ２のデート端子で行なう構造とした
ものである。つまり、ＳＩサイリスタＱ１のカソードを
７０−ティングさせ強制的に電流を遮断するもので、こ
れにより、アノード電流の確実なオンオフ制御を得てい
るものである。ＳＩサイリスタＱ。
のアノードは負荷１を介して電源に接続しである。
この電源を供給する電源部４は、交流電源を整流するダ
イオードブリッジＤＢと、平滑用コンデンサＣ０とで構
成されている。ＳＩサイリスタＱ、のデートには、任意
の時にターンオンできるように、常時電源から抵抗Ｒ８
を介してバイアスを与えている。＊た、ＳＩサイリスタ
Ｑ、のデート電圧が上昇しすぎて素子を破壊するのを防
止するためにデートとグランド間にツェナー電圧がＩＯ
Ｖ前後のツェナーダイオードＺＤ、を設けている。ＳＩ
サイリスタＱ、のオンからオフへのスイッチングの瞬間
、ＳＩサイリスタＱ、のデートから電流が引き出される
ので、これを吸引するために先のツェナーダイオードＺ
Ｄ、と並列にコンデンサＣ２を設けている。更に、負荷
１が誘導性の場合、ＳＩサイリスタＱ１のオフの区間に
逆起電力が発生するので、ＳＩサイリスタＱ、のアノー
ドとグランド間にダイオードＤ、を設けている。尚、負
荷１に誘導性がない場合は不要である。
イオードブリッジＤＢと、平滑用コンデンサＣ０とで構
成されている。ＳＩサイリスタＱ、のデートには、任意
の時にターンオンできるように、常時電源から抵抗Ｒ８
を介してバイアスを与えている。＊た、ＳＩサイリスタ
Ｑ、のデート電圧が上昇しすぎて素子を破壊するのを防
止するためにデートとグランド間にツェナー電圧がＩＯ
Ｖ前後のツェナーダイオードＺＤ、を設けている。ＳＩ
サイリスタＱ、のオンからオフへのスイッチングの瞬間
、ＳＩサイリスタＱ、のデートから電流が引き出される
ので、これを吸引するために先のツェナーダイオードＺ
Ｄ、と並列にコンデンサＣ２を設けている。更に、負荷
１が誘導性の場合、ＳＩサイリスタＱ１のオフの区間に
逆起電力が発生するので、ＳＩサイリスタＱ、のアノー
ドとグランド間にダイオードＤ、を設けている。尚、負
荷１に誘導性がない場合は不要である。
次に、動作を説明する。今、制御回路２から制御信号が
出力されていない状態では、ＭＯ３ＦＥＴＱ２はオフで
あり、Ｓ■サイリスタＱ、もオフで負荷１は通電されな
い。次に、第２図（＆）に示すような制御信号が制御回
路２から出力されると、Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ２
はオンとなり、そのため、ＳＩサイリスタＱ１もオンと
なる。この時のＳ■サイリスタＱ１にデートの電圧は第
２図（ｂ）に示すようにＬレベルとなり、アノード電流
は第２図（ｅ）に示すように流れる。制御信号がＬレベ
ルになると、Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ！はオフとな
り、ＳＩサイリスタＱ１もオフする。ここで、ＳＩサイ
リスタＱ、は常に抵抗Ｒ５を介してデートにバイアスが
与えられているため、ノイズ等による誤動作は生じない
ものである。このように、ＭＯ８ＦＥＴＱ２のデートを
制御することにより、誤動作のない確実なスイッチング
を行なうことができるので、従来のような保護回路が不
要となり、大幅なコストダウンができる。また、ここで
使用するＭＯ８ＦＥＴＱ２はＳＩサイリスタＱ１のカソ
ード側に設けるため、耐圧的には数十ポルト程度のもの
でよく、これもコスト的に安価なものが使用できるもの
である。
出力されていない状態では、ＭＯ３ＦＥＴＱ２はオフで
あり、Ｓ■サイリスタＱ、もオフで負荷１は通電されな
い。次に、第２図（＆）に示すような制御信号が制御回
路２から出力されると、Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ２
はオンとなり、そのため、ＳＩサイリスタＱ１もオンと
なる。この時のＳ■サイリスタＱ１にデートの電圧は第
２図（ｂ）に示すようにＬレベルとなり、アノード電流
は第２図（ｅ）に示すように流れる。制御信号がＬレベ
ルになると、Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ！はオフとな
り、ＳＩサイリスタＱ１もオフする。ここで、ＳＩサイ
リスタＱ、は常に抵抗Ｒ５を介してデートにバイアスが
与えられているため、ノイズ等による誤動作は生じない
ものである。このように、ＭＯ８ＦＥＴＱ２のデートを
制御することにより、誤動作のない確実なスイッチング
を行なうことができるので、従来のような保護回路が不
要となり、大幅なコストダウンができる。また、ここで
使用するＭＯ８ＦＥＴＱ２はＳＩサイリスタＱ１のカソ
ード側に設けるため、耐圧的には数十ポルト程度のもの
でよく、これもコスト的に安価なものが使用できるもの
である。
ところで、本発明の近似な回路として第３図に示すよう
なものがある。これは、バイポーラトランジスタＱ、と
Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ｓを直列接続したものであ
るが、この回路のようにメインのスイッチング素子にバ
イポーラトランジスタＱ、を用いると、この駆動のため
に大きなベース電流を流してやる必要がある。第３図の
回路では、負荷の共振回路からカレントトランスＣＴを
通して流しているが、負荷をこのように使えない場合に
は、別にトランジスタＱ、のべ一入電流源を形成しなけ
ればならず、いずれにしても部品的にコスト高となり、
また、消費電流がＳＩサイリスタを用いた場合と比較し
て増加することになる。
なものがある。これは、バイポーラトランジスタＱ、と
Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ｓを直列接続したものであ
るが、この回路のようにメインのスイッチング素子にバ
イポーラトランジスタＱ、を用いると、この駆動のため
に大きなベース電流を流してやる必要がある。第３図の
回路では、負荷の共振回路からカレントトランスＣＴを
通して流しているが、負荷をこのように使えない場合に
は、別にトランジスタＱ、のべ一入電流源を形成しなけ
ればならず、いずれにしても部品的にコスト高となり、
また、消費電流がＳＩサイリスタを用いた場合と比較し
て増加することになる。
第１図に示した構成にて、第４図に示すように１つの”
スイッチング素子″のような機能ブロックＢとして用い
ることで、種々の用途に使用できるものである。この機
能ブロックＢは、高耐圧大電流のスイッチングを０ＭＯ
３等の制御回路からダイレクトに行なえるものである。
スイッチング素子″のような機能ブロックＢとして用い
ることで、種々の用途に使用できるものである。この機
能ブロックＢは、高耐圧大電流のスイッチングを０ＭＯ
３等の制御回路からダイレクトに行なえるものである。
第５図はこの機能ブロックＢをプッシュプル方式で使用
した例を示すもので、ＭＯ３ＦＥＴＱ２のデート端子に
逆相の入力信号を与えることにより、上下の機能ブロッ
クＢを交互にオンオフして負荷１へ電流の入出力を行な
えるようにしたものである。
した例を示すもので、ＭＯ３ＦＥＴＱ２のデート端子に
逆相の入力信号を与えることにより、上下の機能ブロッ
クＢを交互にオンオフして負荷１へ電流の入出力を行な
えるようにしたものである。
［発明の効果］
本発明は上述のように、ノーマリーオフ型の静電誘導サ
イリスタをスイッチング動作させる駆動回路において、
静電誘導サイリスクのアノードを負荷を介して電源に接
続すると共に、カソードを電界効果トランジスタを介し
て接地し、静電誘導サイリスタのデートと電源との開に
該デートに常時バイアスを与えるための抵抗を接続し、
上記デートをコンデンサにより接地し、上記電界効果ト
ランジスタのデートにオンオフ信号を入力して該電界効
果トランジスタのスイッチング動作に応じて上記静電誘
導サイリスクをスイッチングさせる制御回路を設けたも
のであるから、制御回路からのオン信号で電界効果トラ
ンジスタをオンさせて静電誘導サイリスタをターンオン
させ、オフ信号により電界効果トランジスタをオフさせ
て静電誘導サイリスタをターンオフさせるようにし、静
電誘導サイリスタを７０−ティングさせると共に、デー
トには常時バイアスを与えて、ノイズ等によりＷＰ電誘
導サイリスタが誤動作でターンオン等をしないようにす
ることができるものであり、そのため、従来と比較して
簡易な構造で、低コストで誤動作のない駆動回路を達成
することができる効果を奏するものである。
イリスタをスイッチング動作させる駆動回路において、
静電誘導サイリスクのアノードを負荷を介して電源に接
続すると共に、カソードを電界効果トランジスタを介し
て接地し、静電誘導サイリスタのデートと電源との開に
該デートに常時バイアスを与えるための抵抗を接続し、
上記デートをコンデンサにより接地し、上記電界効果ト
ランジスタのデートにオンオフ信号を入力して該電界効
果トランジスタのスイッチング動作に応じて上記静電誘
導サイリスクをスイッチングさせる制御回路を設けたも
のであるから、制御回路からのオン信号で電界効果トラ
ンジスタをオンさせて静電誘導サイリスタをターンオン
させ、オフ信号により電界効果トランジスタをオフさせ
て静電誘導サイリスタをターンオフさせるようにし、静
電誘導サイリスタを７０−ティングさせると共に、デー
トには常時バイアスを与えて、ノイズ等によりＷＰ電誘
導サイリスタが誤動作でターンオン等をしないようにす
ることができるものであり、そのため、従来と比較して
簡易な構造で、低コストで誤動作のない駆動回路を達成
することができる効果を奏するものである。
第１図は本発明の実施例の具体回路図、第２図は同上の
動作波形図、第３図は本発明の実施例と近似な回路図、
第４図は本発明の構成を機能化した場合の回路図、第５
図は同上の機能ブロックを用いた回路図、第６図は従来
例のブロック回路図である。 １は負荷、２は制御回路、Ｑ、は静電誘導サイリスタ、
Ｑ２は電界効果トランジスタ、Ｒ１は抵抗、Ｃ２はコン
デンサである。 代理人 弁理士 石 １）氏 七 第２図 第４図 第５ＶＡ 第６図 １４０ｖ 手続補正書（自発） 昭和６３年８月５日 〔
動作波形図、第３図は本発明の実施例と近似な回路図、
第４図は本発明の構成を機能化した場合の回路図、第５
図は同上の機能ブロックを用いた回路図、第６図は従来
例のブロック回路図である。 １は負荷、２は制御回路、Ｑ、は静電誘導サイリスタ、
Ｑ２は電界効果トランジスタ、Ｒ１は抵抗、Ｃ２はコン
デンサである。 代理人 弁理士 石 １）氏 七 第２図 第４図 第５ＶＡ 第６図 １４０ｖ 手続補正書（自発） 昭和６３年８月５日 〔
Claims (1)
- （１）ノーマリーオフ型の静電誘導サイリスタをスイッ
チング動作させる駆動回路において、静電誘導サイリス
タのアノードを負荷を介して電源に接続すると共に、カ
ソードを電界効果トランジスタを介して接地し、静電誘
導サイリスタのデートと電源との間に該ゲートに常時バ
イアスを与えるための抵抗を接続し、上記ゲートをコン
デンサにより接地し、上記電界効果トランジスタのゲー
トにオンオフ信号を入力して該電界効果トランジスタの
スイッチング動作に応じて上記静電誘導サイリスタをス
イッチングさせる制御回路を設けて成る静電誘導サイリ
スタの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11750188A JPH01288011A (ja) | 1988-05-14 | 1988-05-14 | 静電誘導サイリスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11750188A JPH01288011A (ja) | 1988-05-14 | 1988-05-14 | 静電誘導サイリスタの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01288011A true JPH01288011A (ja) | 1989-11-20 |
Family
ID=14713307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11750188A Pending JPH01288011A (ja) | 1988-05-14 | 1988-05-14 | 静電誘導サイリスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01288011A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006057365A1 (ja) * | 2004-11-26 | 2006-06-01 | Ngk Insulators, Ltd. | 高電圧パルス発生回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161015A (ja) * | 1985-01-09 | 1986-07-21 | Hitachi Ltd | 複合半導体スイツチング装置 |
| JPS61220525A (ja) * | 1985-03-27 | 1986-09-30 | Hitachi Ltd | スイツチ回路 |
| JPS62159515A (ja) * | 1986-01-07 | 1987-07-15 | Fuji Electric Co Ltd | 複合半導体装置 |
-
1988
- 1988-05-14 JP JP11750188A patent/JPH01288011A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161015A (ja) * | 1985-01-09 | 1986-07-21 | Hitachi Ltd | 複合半導体スイツチング装置 |
| JPS61220525A (ja) * | 1985-03-27 | 1986-09-30 | Hitachi Ltd | スイツチ回路 |
| JPS62159515A (ja) * | 1986-01-07 | 1987-07-15 | Fuji Electric Co Ltd | 複合半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006057365A1 (ja) * | 2004-11-26 | 2006-06-01 | Ngk Insulators, Ltd. | 高電圧パルス発生回路 |
| US7649284B2 (en) | 2004-11-26 | 2010-01-19 | Ngk Insulators, Ltd. | High-voltage pulse generating circuit |
| JP4783740B2 (ja) * | 2004-11-26 | 2011-09-28 | 日本碍子株式会社 | 高電圧パルス発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9793260B2 (en) | System and method for a switch having a normally-on transistor and a normally-off transistor | |
| US4758941A (en) | MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit | |
| US6876245B2 (en) | High speed bi-directional solid state switch | |
| JPH02197252A (ja) | 電圧スパイクからのパワーコンバータの保護回路 | |
| JPS63253868A (ja) | 電源装置 | |
| JPH0411127B2 (ja) | ||
| JPH01288011A (ja) | 静電誘導サイリスタの駆動回路 | |
| US6815845B1 (en) | Method and apparatus for reversing polarity of a high voltage power source | |
| JPH02103927U (ja) | ||
| JPH055408B2 (ja) | ||
| KR100324135B1 (ko) | 직렬식 교류전원을 이용한 직렬부하의 전원 온.오프 제어방법. | |
| JPS6179321A (ja) | スイツチ装置 | |
| JP3487573B2 (ja) | 整流平滑回路および整流平滑方法 | |
| JP2001251846A (ja) | 電力用半導体装置 | |
| US9419607B2 (en) | Gate drive circuit | |
| JPH1066336A (ja) | 同期整流器の駆動回路 | |
| JPH03145964A (ja) | 電源内蔵ｓｃｒゲート駆動回路 | |
| JPH0832163B2 (ja) | 共振スイッチ回路 | |
| JP3216432B2 (ja) | 電力変換装置 | |
| JPS597347Y2 (ja) | リフテイングマグネット用電源装置 | |
| JPH02134015A (ja) | スイッチング回路 | |
| JPS5975324A (ja) | スイツチング電源 | |
| JPH0572188B2 (ja) | ||
| JPH04271283A (ja) | 高周波電源装置 | |
| JPS5913424A (ja) | ゲ−ト・タ−ン・オフ・サイリスタのゲ−トドライブ回路 |