JP4783740B2 - 高電圧パルス発生回路 - Google Patents

Description

本発明は、簡単な回路構成にて、低い電圧の直流電源部からインダクタに蓄積させた電磁エネルギを開放することにより、極めて短い立ち上がり時間と極めて狭いパルス幅とを有する高電圧パルスを供給できる高電圧パルス発生回路に関する。

最近、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、有害ガスの分解等を行う技術が適応されるようになってきたが、このプラズマを発生させるために高電圧の極めて幅の狭いパルスを供給できる高電圧パルス発生回路が必要となる。

そこで、従来においては、例えば特許文献１に示すような高電圧パルス発生回路が提案されている。この高電圧パルス発生回路２００は、図１０に示すように、直流電源部２０２の両端にトランス２０４、第１の半導体スイッチ２０６及び第２の半導体スイッチ２０８を直列に接続し、第１の半導体スイッチ２０６のアノード端子に一端が接続された前記トランスの一次巻線の他端にカソード、前記第１の半導体スイッチ２０６のゲート端子にアノードとなるようにダイオード２１０を接続した極めて簡単な回路である。

そして、第２の半導体スイッチ２０８をオンすることにより、第１の半導体スイッチ２０６も導通し、トランス２０４の一次巻線に直流電源部２０２の電圧が印加され、該トランス２０４に誘導エネルギが蓄積される。その後、第２の半導体スイッチ２０８をオフさせると、第１の半導体スイッチ２０６も急速にターンオフするため、トランス２０４の二次巻線に非常に急峻に立ち上がる極めて幅の狭い高電圧パルスＰｏが発生し、出力端子２１２及び２１４より高電圧パルスＰｏを取り出すことができる。

この高電圧パルス発生回路２００によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスＰｏを供給することができる。

特開２００４−７２９９４号公報

ところで、上述した高電圧パルス発生回路２００において、安定した高電圧パルスを出力させるためには、第１の半導体スイッチ２０６において安定したオン状態を得ることが必要である。

ここで、安定したオン状態とは、図１１の波形２２０に示すように、第１の半導体スイッチ２０６のアノード−カソード間電圧Ｖ_AKが、第２の半導体スイッチ２０８がオンとなった段階で、急峻に立ち下がり、第１の半導体スイッチ２０６が急速にオンとなる状態を示す。

しかしながら、上述した高電圧パルス発生回路２００は、直流電源部２０２の電源電圧Ｖｄｃが低かったり、第１の半導体スイッチ２０６をオンさせておく時間（オン設定時間）が短いと、第１の半導体スイッチ２０６において、安定したオン状態を得ることができない場合がある。

つまり、第１の半導体スイッチ２０６のゲート端子にゲート電流がほとんど流れ込まない上、直流電源部２０２の電源電圧Ｖｄｃが低かったり、第１の半導体スイッチ２０６をオンさせておく時間（オン設定時間）が短いと、図１１の波形２２２や波形２２４に示すように、第１の半導体スイッチ２０６のアノード−カソード間電圧Ｖ_AKは緩やかに低下し、しかも、サイクルごとにその電圧低下の度合いが変動する場合がある。

従って、トランス２０４の励磁インダクタンスが低い場合、第１の半導体スイッチ２０６のオン設定時間が短く設定されることから、第１の半導体スイッチ２０６でのオン状態が安定しないまま出力期間が到来し、安定した高電圧パルスＰｏを出力することができない。これは、直流電源部２０２の電源電圧Ｖｄｃが低い場合も同様である。

本発明は、上述した高電圧パルス発生回路にさらに改良を加えることで、簡単な回路構成で、第１の半導体スイッチにおいて安定したオン状態を得ることができ、高電圧パルス発生回路のコストの低廉化、小型化、高周波化、大電力化を図ることができる高電圧パルス発生回路を提供することを目的とする。

本発明に係る高電圧パルス発生回路は、直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端にカソード端子が接続され、前記第１の半導体スイッチのゲート端子にアノード端子が接続されたダイオードと、前記第２の半導体スイッチのオンに基づいて、前記第１の半導体スイッチに向けてゲート電流を流すゲート電流供給手段とを有することを特徴とする。

これにより、第２の半導体スイッチのオンに基づいて、ゲート電流供給手段から第１の半導体スイッチに向けてゲート電流が流れるため、第１の半導体スイッチのアノード−カソード間電圧が、第２の半導体スイッチがオンとなった段階で、急峻に立ち下がり、第１の半導体スイッチは急速にオンとなる。すなわち、第１の半導体スイッチは、安定したオン状態となる。

このように、本発明においては、簡単な回路構成で、第１の半導体スイッチにおいて安定したオン状態を得ることができ、これにより、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを安定に出力させることができる。また、第２の半導体スイッチのオン時間を短縮することが可能となり、高電圧パルスの高周波化を図ることができる。

そして、前記構成において、前記ゲート電流供給手段は、前記インダクタの他端と前記第１の半導体スイッチのゲート端子との間に接続された抵抗を有するようにしてもよい。この場合、第２の半導体スイッチがオンとなった段階で、抵抗に直流電源部の電源電圧が印加され、第１の半導体スイッチのゲート−カソード間にゲート電流が流れる。これにより、第１の半導体スイッチは急速にオン状態に移行する。前記ゲート電流供給手段は、前記インダクタの他端と前記第１の半導体スイッチのゲート端子との間に接続された抵抗とコンデンサとの並列回路を有するようにしてもよい。

また、前記構成に、さらに、前記直流電源部とは別に他の電源を有し、前記他の電源の電源電圧は前記直流電源部の電源電圧よりも低く設定され、前記ゲート電流供給手段は、前記他の電源と前記第１の半導体スイッチのゲート端子との間に接続されていてもよい。この場合、前記ゲート電流供給手段は、前記他の電源と前記第１の半導体スイッチのゲート端子との間に接続された抵抗を有するようにしてもよい。

第２の半導体スイッチがオンしている間において、抵抗に電流が流れることになるが、その間、抵抗において印加電圧の２乗に比例した損失が発生することになる。従って、電源電圧が直流電源部の電源電圧よりも低く設定された他の電源を通じてゲート電流供給手段に電力を供給するようにすれば、抵抗での損失を低く抑えることができる。これは、高電圧パルス発生回路のコストの低廉化、小型化、高周波化、大電力化の促進につながる。なお、他の電源としては、第２の半導体スイッチを駆動するためのＩＣで使われる電源（ＩＣ電源）や、その他の外部電源を使用することができる。

また、前記構成において、前記ゲート電流供給手段は、前記他の電源と前記第１の半導体スイッチのゲート端子との間に接続された抵抗とコンデンサとの並列回路を有するようにしてもよい。並列回路は微分回路と同様の作用を行うことから、この並列回路から出力される電流波形は、第２の半導体スイッチがオンとなる瞬間において、電流値が急峻に立ち上がり、しかも、その電流値が抵抗のみを接続した場合の電流値よりも例えば１０倍程度高い値を有する波形となる。従って、このような電流波形を有するゲート電流が第１の半導体スイッチに供給されることにより、第１の半導体スイッチはさらに急速にオン状態に移行することになる。ゲート電流供給手段に接続される他の電源の電源電圧を低くしても、瞬間的にゲート電流のピーク電流値を高くすることができるため、第１の半導体スイッチの安定したオン状態を得ることができる。

また、前記構成において、前記直流電源部とは別に他の電源を有し、前記他の電源の電源電圧は前記直流電源部の電源電圧よりも低く設定され、前記ゲート電流供給手段は、前記他の電源と前記第１の半導体スイッチのゲート端子との間に接続されたトランジスタと、前記第２の半導体スイッチのオンにほぼ同期して前記トランジスタをオンさせ、ゲート電流値を制御する制御回路とを有するようにしてもよい。

この場合も、第２の半導体スイッチがオンとなる瞬間において、トランジスタから第１の半導体スイッチのゲート端子にトランジスタにて制御された電流を流すことができる。例えば、前記抵抗とコンデンサを接続した場合と同様に、第１の半導体スイッチのゲート端子に流れる電流の波形は、第２の半導体スイッチがオンとなった瞬間において電流値が急峻に立ち上がり、しかも、その電流値が抵抗のみを接続した場合の電流値よりも例えば１０倍程度高い値を有する波形とすることが可能となる。

また、前記構成において、前記第１の半導体スイッチのゲート端子と前記ダイオードのアノード端子との接点と、前記ゲート電流供給手段との間に、前記接点側を順方向とする整流素子が接続されていてもよい。第２の半導体スイッチをオフにすると、インダクタに流れていた電流が、第１の半導体スイッチのアノード端子→ゲート端子→ダイオードのルートで還流し、これによって、第１の半導体スイッチはオフ状態に移行することになるが、第１の半導体スイッチと他の電源との間にゲート電流供給手段が接続されている場合、各部位の電位関係によっては、上述した還流されるべき電流がゲート電流供給手段に流れ込んで、第１の半導体スイッチがオフ状態に移行しない場合が起こり得る。そこで、前記整流素子を接続することで、還流されるべき電流のゲート電流供給手段への流れ込みを阻止することができ、第１の半導体スイッチを安定にオフ状態に移行させることができる。これは、安定した高電圧パルスの出力につながる。

以上説明したように、本発明に係る高電圧パルス発生回路によれば、簡単な回路構成で、第１の半導体スイッチにおいて安定したオン状態を得ることができ、高電圧パルス発生回路のコストの低廉化、小型化、高周波化、大電力化を図ることができる。

図１は、第１の実施の形態に係る高電圧パルス発生回路の構成を示す回路図である。 図２Ａ〜図２Ｃは、第１の実施の形態に係る高電圧パルス発生回路の各部の電圧及び電流の動作波形を説明する図である。 図３は、第１の実施の形態に係る高電圧パルス発生回路において、第２の半導体スイッチがオンとなった段階の第１の半導体スイッチのアノード−カソード間電圧の変化を示す波形図である。 図４は、第２の実施の形態に係る高電圧パルス発生回路の構成を示す回路図である。 図５は、第３の実施の形態に係る高電圧パルス発生回路の構成を示す回路図である。 図６は、第３の実施の形態に係る高電圧パルス発生回路において、第２の半導体スイッチがオンとなった段階に、第１の半導体スイッチのゲート端子に流れ込むゲート電流を示す波形図である。 図７は、第４の実施の形態に係る高電圧パルス発生回路の構成を示す回路図である。 図８は、第５の実施の形態に係る高電圧パルス発生回路の構成を示す回路図である。 図９は、第６の実施の形態に係る高電圧パルス発生回路の構成を示す回路図である。 図１０は、従来技術に係る高電圧パルス発生回路を示す図である。 図１１は、従来技術に係る高電圧パルス発生回路において、第２の半導体スイッチがオンとなった段階の第１の半導体スイッチのアノード−カソード間電圧の変化を示す波形図である。

以下、本発明に係る高電圧パルス発生回路の実施の形態例を図１〜図９を参照しながら説明する。

まず、第１の実施の形態に係る高電圧パルス発生回路１０Ａは、図１に示すように、直流電源１２（電源電圧Ｖｄｃ）と高周波インピーダンスを低くするコンデンサ１４とを有する直流電源部１６の両端１８及び２０に直列接続されたインダクタ２２、第１の半導体スイッチ２４及び第２の半導体スイッチ２６を有する。

インダクタ２２は、一次巻線３０と二次巻線３２を有するトランス３４を有し、該トランス３４の二次巻線３２の両端３６及び３８（出力端子）から高電圧パルスＰｏが取り出されるようになっている。二次巻線３２の出力端子３６及び３８には、図示しないが、抵抗負荷が接続されたり、容量性負荷が接続される。このインダクタ２２の一端４０（一次巻線３０の一端）には、第１の半導体スイッチ２４のアノード端子が接続されている。

また、第１の半導体スイッチ２４のゲート端子Ｇとインダクタ２２の他端４２（一次巻線３０の他端）間にダイオード部４４が接続されている。該ダイオード部４４は、並列とされた２つのダイオード４４ａ及び４４ｂを有し、各ダイオード４４ａ及び４４ｂのアノード端子が第１の半導体スイッチ２４のゲート端子Ｇに接続されている。

さらに、第１の半導体スイッチ２４のゲート端子Ｇとインダクタ２２の他端４２間に抵抗４６が接続されている。

なお、第１の半導体スイッチ２４に対して並列にダイオード４８が接続されている。つまり、ダイオード４８は、そのアノード端子及びカソード端子が、第１の半導体スイッチ２４のカソード端子及びアノード端子に接続され、第１の半導体スイッチ２４に対して逆並列接続されている。

図１の例では、第２の半導体スイッチ２６が直流電源部１６の負極端子２０側に設けられているが、正極端子１８側に設けても同じ効果をもたらすことはいうまでもない。また、出力もインダクタ２２からではなく、第１の半導体スイッチ２４の両端から取り出すようにしてもよい。

第２の半導体スイッチ２６は、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この例では、アバランシェ形ダイオードが逆並列で内蔵された電力用金属酸化半導体電界効果トランジスタを使用している。第２の半導体スイッチ２６のゲート端子とソース端子間には、駆動回路５０からの制御信号Ｓｃが供給されるようになっている。駆動回路５０は、第２の半導体スイッチ２６をオン及びオフするためのパルス信号Ｓｐを発生するパルス発生回路５２と、該パルス発生回路５２から出力されたパルス信号Ｓｐを増幅して制御信号Ｓｃとして出力するアンプ５４とを有し、アンプ５４の＋側電源端子にＩＣ電源５６（例えば電源電圧＋１５Ｖ）が接続され、−側電源端子に第２の半導体スイッチ２６のソース端子が接続されている。

第１の半導体スイッチ２４は、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第１の実施の形態では、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）に対する耐量が極めて大きく、且つ、電圧定格の高いＳＩサイリスタを用いている。

次に、この第１の実施の形態に係る高電圧パルス発生回路１０Ａの回路動作について図１の回路図と図２Ａ〜図２Ｃの波形図とを参照しながら説明する。

まず、時点ｔ０において、第２の半導体スイッチ２６のゲート−ソース間に制御信号Ｓｃを供給することによって、第２の半導体スイッチ２６がオンになる。

このとき、インダクタ２２の他端４２と第１の半導体スイッチ２４のゲート端子Ｇ間に接続された抵抗４６に直流電源部１６の電源電圧Ｖｄｃが印加され、第１の半導体スイッチ２４のゲート−カソード間にゲート電流Ｉｇが流れる。ゲート電流をＩｇ、電源電圧をＶｄｃ、抵抗の抵抗値をＲとしたとき、ゲート電流Ｉｇは、
Ｉｇ＝Ｖｄｃ／Ｒ
となる。

第１の半導体スイッチ２４のゲート−カソード間にゲート電流Ｉｇが流れることにより、第１の半導体スイッチ２４は急速にオン状態に移行する。すなわち、図３の波形６０に示すように、第１の半導体スイッチ２４のアノード−カソード間電圧Ｖ_AKが、第２の半導体スイッチ２６がオンとなった段階で、急峻に立ち下がり、第１の半導体スイッチ２４は急速にオン状態に移行する。このことから、前記抵抗４６は、第２の半導体スイッチ２６のオンに基づいて、第１の半導体スイッチ２４に向けてゲート電流Ｉｇを流すゲート電流供給手段として機能する。

このようにして、時点ｔ０で第２の半導体スイッチ２６及び第１の半導体スイッチ２４が導通すると、トランス３４に直流電源部１６の電源電圧Ｖｄｃとほぼ同じ電圧が印加され、トランス３４の一次インダクタンスをＬとしたとき、図２Ａに示すように、トランス３４の一次巻線３０に流れる電流Ｉ１は勾配（Ｖ／Ｌ）で時間の経過に伴って直線状に増加する。

そして、第１の半導体スイッチ２４がオンとなっている期間Ｔｏｎにおいて、二次巻線３２の出力端子３６及び３８には、一定の負極性の電圧（負極性パルスＰｎ）が出力される。直流電源部１６の電源電圧をＶｄｃ、トランス３４の巻数比（二次巻線３２の巻線数ｎ２／一次巻線３０の巻線数ｎ１）をｎとしたとき、二次巻線３２の出力端子３６及び３８に現れる出力電圧Ｖｏのレベルは−ｎＶである（Ｖｏ＝−ｎＶ）。この期間Ｔｏｎにおいては、二次巻線３２に流れる電流Ｉ２の波形も負極性のパルスＰｎに準じた波形となる（図２Ｂ参照）。

その後、時点ｔ１において、第２の半導体スイッチ２６のゲート−ソース間への制御信号Ｓｃの供給を停止することにより、第２の半導体スイッチ２６がターンオフし、第１の半導体スイッチ２４のカソードからの電流もゼロ、つまり、開放状態となるため、一次巻線３０に流れていた電流Ｉ１は遮断され、一次巻線３０は残留電磁エネルギによって逆誘起電圧を発生させようとするが、ダイオード部４４におけるダイオード４４ａ及び４４ｂが作用し、一次巻線３０の電流Ｉ１は、第１の半導体スイッチ２４のアノード端子Ａ→第１の半導体スイッチ２４のゲート端子Ｇ→各ダイオード４４ａ及び４４ｂのアノード→各ダイオード４４ａ及び４４ｂのカソードで構成される経路６２（破線で示す）に転流する。このとき、出力端子３６及び３８への高電圧パルスＰｏの発生が開始されると共に、トランス３４に発生する誘導起電力によって出力電圧Ｖｏが急峻に上昇する。

そして、前記経路６２での電流の還流によって、第１の半導体スイッチ２４内のキャリアがなくなると、第１の半導体スイッチ２４は急速にオフ状態に移行する。第１の半導体スイッチ２４がオフになって、電流Ｉ１がゼロになった時点ｔ２で、高電圧パルスＰｏがピークとなる。

高電圧パルスＰｏのピーク値は、トランス３４の巻数比をｎ、トランス３４の一次インダクタンスをＬ、トランス３４の一次巻線３０を流れる電流Ｉ１の遮断速度を（ｄｉ／ｄｔ）としたとき、ｎＬ１（ｄｉ／ｄｔ）である。これは、第１の半導体スイッチ２４のアノード−カソード間電圧Ｖ_AKとしたとき、高電圧パルスＰｏのピーク値はｎＶ_AKとなり、第１の半導体スイッチ２４のアノード−カソード間電圧Ｖ_AKの耐量以上の電圧となる。また、第１の半導体スイッチ２４の電気容量の等価容量をＣとすると、高電圧パルスＰｏのパルス幅Ｔｐは、

となる。

また、第１の半導体スイッチ２４がターンオフすることによって、インダクタ２２の励磁インダクタンスに流れていた電流がインダクタ２２を介して出力端子３６及び３８間に接続された図示しない負荷に転流する（破線で示す経路６４参照）。このとき、インダクタ２２に大きなパルス電圧が発生し、負荷（例えば放電ギャップ）にて放電が発生することになる。

このように、第１の実施の形態に係る高電圧パルス発生回路１０Ａにおいては、第２の半導体スイッチ２６のオンに基づいて、抵抗４６を介して第１の半導体スイッチ２４のゲート端子Ｇにゲート電流Ｉｇが流れるため、第１の半導体スイッチ２４のアノード−カソード間電圧Ｖ_AKが、第２の半導体スイッチ２６がオンとなった段階で、急峻に立ち下がり、第１の半導体スイッチ２４は急速にオンとなる。すなわち、第１の半導体スイッチ２４は、安定したオン状態となる。
従って、第１の実施の形態においては、簡単な回路構成で、第１の半導体スイッチ２４において安定したオン状態を得ることができ、これにより、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスＰｏを安定に出力させることができる。また、第２の半導体スイッチ２６がオンしている時間（オン時間Ｔｏｎ）を短縮することが可能となり、高電圧パルスＰｏの高周波化を図ることができる。図示しないが、抵抗４６に対して並列にコンデンサを接続するようにしてもよい。

なお、第１の半導体スイッチ２４を含む一般の半導体スイッチは、寄生する容量成分が存在するため、転流する電流はすべて負荷に流れるわけではなく、第１の半導体スイッチ２４の寄生容量の充電のために電流が流れる。

負荷が、放電ギャップのように容量性の負荷である場合においては、放電によってエネルギが消費されるが、すべてが消費されなかったり、放電が起こらずにエネルギが多く残留することがある。

この場合、残った電荷がインダクタ２２の励磁インダクタンスを介して放出され（インダクタ２２の励磁インダクタンスに電流が流れ）、再度インダクタ２２の励磁インダクタンスにエネルギが移動する。

負荷にたまった電荷がなくなり、エネルギが励磁インダクタンスに移動し終わると、２つの経路（一点鎖線で示す第１及び第２の経路６６及び６８）に電流が流れることとなる。

第１の経路６６は、もう一度負荷へ向かう経路であり、第２の経路６８は、直流電源部１６、第２の半導体スイッチ２６の逆並列ダイオード、第１の半導体スイッチ２４に逆並列に接続されたダイオード４８を結ぶ経路である。

但し、このときインダクタ２２で発生する電圧は、直流電源部１６と第２の半導体スイッチ２６の逆並列ダイオード及び第１の半導体スイッチ２４の逆並列ダイオード４８で生ずる電圧でクランプされ、電流の多くは第２の経路６８に流れる。この第２の経路６８を通じての電流の流れは、直流電源部１６のコンデンサ１４にエネルギを回生する動作になる。

つまり、負荷の余分なエネルギ（使われないエネルギ）を直流電源部１６に戻すという動作ということになり、直流電源部１６の高効率化に寄与する。

また、実際上、前記ダイオード４８がないと、再度、インダクタ２２の励磁インダクタンスと負荷で共振し、結果的に第１の半導体スイッチ２４に耐圧を超える逆電圧が印加されるおそれがあり、また、このとき重畳するパルス状のノイズで第２の半導体スイッチ２６が誤動作する等の悪影響がある。従って、励磁インダクタンスのエネルギの処理のためにも、前記ダイオード４８を接続することが望ましい。

次に、第２の実施の形態に係る高電圧パルス発生回路１０Ｂについて図４を参照しながら説明する。なお、第１の実施の形態に対応するものについては、同符号を記し、その重複説明を省略する。

この第２の実施の形態に係る高電圧パルス発生回路１０Ｂは、図４に示すように、上述した第１の実施の形態に係る高電圧パルス発生回路１０Ａとほぼ同様の構成を有するが、ＩＣ電源５６と第１の半導体スイッチ２４のゲート端子Ｇとの間にダイオード７０と抵抗７２の直列回路７４が接続されている点で異なる。

図４の例では、ダイオード部４４と第１の半導体スイッチ２４のゲート端子Ｇとの接点７６と、ＩＣ電源５６との間に、ダイオード７０と抵抗７２の直列回路７４が接続され、特に、前記接点７６側にダイオード７０が接続され、ＩＣ電源５６側に抵抗７２が接続されている。ダイオード７０は、接点７６側がカソード、抵抗７２側がアノードとなるように接続されている。

ここで、第１の実施の形態に係る高電圧パルス発生回路１０Ａと第２の実施の形態に係る高電圧パルス発生回路１０Ｂとを対比して説明する。

第１の実施の形態に係る高電圧パルス発生回路１０Ａでは、インダクタ２２の他端４２と第１の半導体スイッチ２４のゲート端子Ｇとの間に抵抗４６を接続している。従って、第２の半導体スイッチ２６がオンしている間に抵抗４６で発生する損失Ｗ１ｏｎは、パルス発生回路５２から出力されるパルス信号Ｓｐのデューティサイクル（パルス信号が高レベルとなっている時間／パルス信号のパルス周期）をＤ、直流電源部１６の電源電圧をＶｄｃ、抵抗４６の抵抗値をＲとしたとき、
Ｗ１ｏｎ＝Ｄ×Ｖｄｃ²／Ｒ
となる。具体的に、電源電圧Ｖｄｃを１５０Ｖ、パルス信号Ｓｐのデューティサイクルを０．１、ゲート電流Ｉｇとして０．３Ａの電流を流すとすると、抵抗４６で発生する損失は、
Ｗ１ｏｎ＝０．１×１５０²／（１５０／０．３）＝４．５Ｗ
となる。

一方、第２の実施の形態に係る高電圧パルス発生回路１０Ｂでは、ＩＣ電源５６と第１の半導体スイッチ２４のゲート端子Ｇとの間に抵抗７２を接続している。従って、第２の半導体スイッチ２６がオンしている間に抵抗７２で発生する損失Ｗ２ｏｎは、パルス発生回路５２から出力されるパルス信号ＳｐのデューティサイクルをＤ、ＩＣ電源５６の電源電圧をＶｉｃ、抵抗７２の抵抗値をＲとしたとき、
Ｗ２ｏｎ＝Ｄ×Ｖｉｃ²／Ｒ
となる。具体的に、電源電圧Ｖｉｃを１５Ｖ、パルス信号Ｓｐのデューティサイクルを０．１、ゲート電流Ｉｇとして０．３Ａの電流を流すとすると、抵抗７２で発生する損失は、
Ｗ２ｏｎ＝０．１×１５²／（１５／０．３）＝０．４５Ｗ
となる。つまり、第２の実施の形態に係る高電圧パルス発生回路１０Ｂの抵抗７２で発生する損失は、第１の実施の形態の場合の１／１０で済む。

このように、第２の実施の形態に係る高電圧パルス発生回路１０Ｂにおいては、抵抗７２での損失を低く抑えることができるため、高電圧パルス発生回路１０Ｂのコストの低廉化、小型化、高周波化、大電力化を効率よく図ることができる。

ところで、上述したように、第２の半導体スイッチ２６をオフにすると、インダクタ２２に流れていた電流が、第１の半導体スイッチ２４のアノード端子Ａ→ゲート端子Ｇ→ダイオード部４４の経路６２で還流し、これによって、第１の半導体スイッチ２４はオフ状態に移行することになるが、第１の半導体スイッチ２４とＩＣ電源５６との間に抵抗７２が接続されている場合、各部位の電位関係によっては、上述した還流されるべき電流が抵抗７２側に流れ込んで、第１の半導体スイッチ２４がオフ状態に移行しなかったり、ＩＣ電源５６の電圧を大きく変化させ、ＩＣの誤動作を引き起こしたり、ＩＣ電源５６が過電圧になり、ＩＣを破壊したりする場合が起こり得る。

しかし、この第２の実施の形態では、接点７６と抵抗７２との間にダイオード７０を接続するようにしたので、還流されるべき電流の抵抗７２側への流れ込みを阻止することができ、ＩＣ電源５６の電圧を変動させずに、第１の半導体スイッチ２４を安定にオフ状態に移行させることができる。これは、安定した高電圧パルスＰｏの出力につながる。

次に、第３の実施の形態に係る高電圧パルス発生回路１０Ｃについて図５を参照しながら説明する。

この第３の実施の形態に係る高電圧パルス発生回路１０Ｃは、図５に示すように、上述した第２の実施の形態に係る高電圧パルス発生回路１０Ｂとほぼ同様の構成を有するが、抵抗７２の代わりに、抵抗７２とコンデンサ８０との並列回路８２を接続した点で異なる。

並列回路８２は、微分回路と同様の作用を行うことから、この並列回路８２から出力される電流波形、すなわち、ゲート電流Ｉｇの波形は、図６に示すように、第２の半導体スイッチ２６がオンとなる瞬間（時点ｔ０）において、電流値が急峻に立ち上がり、しかも、その電流値が抵抗７２のみを接続した場合（第２の実施の形態に係る高電圧パルス発生回路１０Ｂ参照）の電流値よりも例えば１０倍程度高い値を有する波形となる。

従って、このような電流波形を有するゲート電流Ｉｇが第１の半導体スイッチ２４に供給されることにより、第１の半導体スイッチ２４はさらに急速にオン状態に移行することになる。この場合、ＩＣ電源５６の電源電圧Ｖｉｃを低くしても、あるいは、論理回路に接続される例えばＴＴＬレベル（３．３Ｖ〜５Ｖ）の電源を接続したとしても、瞬間的にゲート電流Ｉｇのピーク電流値を高くすることができるため、第１の半導体スイッチ２４について安定したオン状態を得ることができる。

次に、第４の実施の形態に係る高電圧パルス発生回路１０Ｄについて図７を参照しながら説明する。

この第４の実施の形態に係る高電圧パルス発生回路１０Ｄは、図７に示すように、上述した第２の実施の形態に係る高電圧パルス発生回路１０Ｂとほぼ同様の構成を有するが、ＩＣ電源５６と第１の半導体スイッチ２４のゲート端子Ｇとの間に例えばｐｎｐトランジスタ９０が接続されている点と、第２の半導体スイッチ２６のオンにほぼ同期してｐｎｐトランジスタ９０をオンにする制御回路９２とを有する点で異なる。なお、ｐｎｐトランジスタ９０のコレクタ−エミッタ間にはダイオード９４が接続される。

制御回路９２の出力端子とｐｎｐトランジスタ９０のベース端子との間には、抵抗９６とコンデンサ９８の直列回路１００とツェナーダイオード１０２と抵抗１０４の直列回路１０６との並列回路１０８が接続されている。また、ｐｎｐトランジスタ９０のコレクタ端子にはＩＣ電源５６が接続され、エミッタ端子にはダイオード７０を介して第１の半導体スイッチ２４のゲート端子Ｇが接続されている。

制御回路９２としては、パルス発生回路５２からのパルス信号Ｓｐの反転信号を出力するインバータ１１０や、図示しないがパルス信号Ｓｐの微分波形を出力する微分回路等を用いることができる。

従って、アンプ５４から出力されるパルス波形が立ち上がるとほぼ同時に、ｐｎｐトランジスタ９０のベース端子には、エミッタ端子の電位よりも低い電圧が印加されることから、ｐｎｐトランジスタ９０がオンし、これにより、ＩＣ電源５６からの電流がｐｎｐトランジスタ９０にて増幅されて第１の半導体スイッチ２４のゲート端子Ｇにゲート電流Ｉｇとして供給されることになる。ｐｎｐトランジスタ９０のベースに接続するコンデンサ９８によりベース電流に微分電流が流れ、ｐｎｐトランジスタ９０のエミッタからコレクタには増幅された大きな微分電流を流すことができる。この場合も、第１の半導体スイッチ２４は急速にオン状態に移行することになる。

次に、第５の実施の形態に係る高電圧パルス発生回路１０Ｅについて図８を参照しながら説明する。

この第５の実施の形態に係る高電圧パルス発生回路１０Ｅは、図８に示すように、上述した第２の実施の形態に係る高電圧パルス発生回路１０Ｂとほぼ同様の構成を有するが、直流電源部１６の負極端子２０側に別の電源１１２を接続し、この電源１１２と第１の半導体スイッチ２４のゲート端子Ｇとの間にダイオード７０と抵抗７２とを接続した点で異なる。

この電源１１２の電源電圧Ｖｅは、直流電源部１６の電源電圧Ｖｄｃよりも低ければ、ＩＣ電源５６にとらわれずに任意の電源電圧を設定することができる。

次に、第６の実施の形態に係る高電圧パルス発生回路１０Ｆについて図９を参照しながら説明する。

この第６の実施の形態に係る高電圧パルス発生回路１０Ｆは、図９に示すように、上述した第５の実施の形態に係る高電圧パルス発生回路１０Ｅとほぼ同様の構成を有するが、直流電源部１６の負極端子２０側に接続された電源１１２と第１の半導体スイッチ２４のゲート端子Ｇとの間に、第４の実施の形態に係る高電圧パルス発生回路と同様のｐｎｐトランジスタとダイオードを接続し、さらに、第２の半導体スイッチ２６のオンにほぼ同期してｐｎｐトランジスタ９０をオンにする制御回路９２（インバータ１１０等）とを設置した点で異なる。従って、第４の実施の形態と同様の部材には同符号を記してその重複説明を省略する。

従って、アンプ５４から出力されるパルス波形が立ち上がるとほぼ同時に、ｐｎｐトランジスタ９０のベース端子には、エミッタ端子の電位よりも低い電圧が印加されることから、ｐｎｐトランジスタ９０がオンし、これにより、ＩＣ電源５６からの電流がｐｎｐトランジスタ９０にて増幅されて第１の半導体スイッチ２４のゲート端子Ｇにゲート電流Ｉｇとして供給されることになる。この場合も、第１の半導体スイッチ２４は急速にオン状態に移行することになる。

図示しないが、直流電源部１６の負極端子２０側に接続された電源１１２と第１の半導体スイッチ２４のゲート端子Ｇとの間に、第３の実施の形態に係る高電圧パルス発生回路と同様の並列回路８２（抵抗７２とコンデンサ８０との並列回路）を接続するようにしてもよい。

なお、本発明に係る高電圧パルス発生回路は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

Claims (6)

1. 直流電源部（１６）の両端（１８，２０）に直列接続されたインダクタ（２２）、第１の半導体スイッチ（２４）及び第２の半導体スイッチ（２６）と、
   前記第１の半導体スイッチ（２４）のアノード端子に一端が接続された前記インダクタ（２２）の他端（４２）にカソード端子が接続され、前記第１の半導体スイッチ（２４）のゲート端子（Ｇ）にアノード端子が接続された第１ダイオード（４４）と、
   前記第２の半導体スイッチ（２６）のオンに基づいて、前記第１の半導体スイッチ（２４）のゲート端子（Ｇ）にゲート電流（Ｉｇ）を流すゲート電流供給手段と、
   電源電圧が前記直流電源部（１６）の電源電圧よりも低く設定された他の電源（５６又は１１２）とを有し、
   前記ゲート電流供給手段は、前記他の電源（５６又は１１２）と前記第１の半導体スイッチ（２４）のゲート端子（Ｇ）との間に、前記他の電源（５６又は１１２）から前記ゲート端子（Ｇ）に向かう方向を順方向とする第２ダイオード（７０）を有することを特徴とする高電圧パルス発生回路。
2. 請求項１記載の高電圧パルス発生回路において、
   前記ゲート電流供給手段は、
   前記第２ダイオード（７０）と、
   前記第２ダイオード（７０）と前記他の電源（５６）との間に、前記第２ダイオード（７０）と直列接続された抵抗（７２）とを有することを特徴とする高電圧パルス発生回路。
3. 請求項１記載の高電圧パルス発生回路において、
   前記ゲート電流供給手段は、
   前記第２ダイオード（７０）と、
   前記第２ダイオード（７０）と前記他の電源（５６）との間に、前記第２ダイオード（７０）と直列接続された抵抗（７２）とコンデンサ（８０）との並列回路（８２）とを有することを特徴とする高電圧パルス発生回路。
4. 請求項１記載の高電圧パルス発生回路において、
   前記ゲート電流供給手段は、
   前記第２ダイオード（７０）と、
   前記第２ダイオード（７０）と前記他の電源（５６）との間に接続されたトランジスタ（９０）と、
   前記第２の半導体スイッチ（２６）のオンにほぼ同期して前記トランジスタ（９０）をオンし、ゲート電流値を制御する制御回路（９２）とを有することを特徴とする高電圧パルス発生回路。
5. 請求項１記載の高電圧パルス発生回路において、
   前記他の電源（５６）は、
   前記第２の半導体スイッチ（２６）を駆動するためのＩＣで使われるＩＣ電源であることを特徴とする高電圧パルス発生回路。
6. 請求項１記載の高電圧パルス発生回路において、
   前記他の電源（１１２）の負極は、
   前記直流電源部（１６）の負極と共通であることを特徴とする高電圧パルス発生回路。

Images