JPH01286603A - Oscillating device - Google Patents

Abstract

PURPOSE:To suitably correct the temperature characteristics of the title device by detecting a temperature with a temperature sensor based on the output of a frequency divider, converting a detecting signal into a digital signal, and then, obtaining a temperature correcting pulse with a storage means and a computing element. CONSTITUTION:An oscillating signal 41S of an oscillator 41 is frequency-divided by a frequency divider 42, and a frequency division signal 42S1 is outputted. The circumferential temperature of the oscillator 41 is detected by a temperature sensor 43, and after a detecting signal 43S is converted into a digital signal 44S by an A/D converter 44, it is supplied to a ROM 45. The ROM 45 inputs the digital signal 44S, and according to the circumferential temperature data stored beforehand, the ROM applies temperature correcting data 45S corresponding to the degree of the delay or progress of the digital signal. A temperature correcting pulse 46S from a pulse generator 46 is added to the division signal 42S by an adder 47, and the number of pulses obtained by correcting the temperature of the oscillating signal 41S is multiplied to a pulse multiplier 50. Thus, the temperature characteristics of an oscillating device 40 can be accurately corrected.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、時計等に用いられる温度補正機能を有する発
振装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an oscillation device having a temperature correction function used in watches and the like.

（従来の技術） 従来、このような分野の技術しては、（Ａ＞特開昭６２
−８２７０１号公報、（Ｂ）特開昭６２−１０２６０９
号公報、（Ｃ）実開昭６２−３０４０８号公報に記載さ
れるものがあった。以下、その構成を図を用いて説明す
る。(Prior art) Conventionally, the technology in this field is (A> JP-A-62
-82701 Publication, (B) JP-A-62-102609
(C) Japanese Utility Model Application Publication No. 62-30408. The configuration will be explained below using figures.

第２図は、前記文献（Ｂ）に記載された従来の発振装置
の一構成例を示す回路図である。FIG. 2 is a circuit diagram showing an example of the configuration of the conventional oscillation device described in the document (B).

この発振装置は、発振回路１０を有し、その発振回路１
０の出力側に、アナログ／ディジタル変換器（以下、Ａ
／Ｄ変換器という）２０、読出し専用メモリ（以下、Ｒ
ＯＭという）２１、及び発振制御回路３０が接続されて
いる。発振回路１０は、制御信号３０Ｓを入力する入力
端子１１、発振信号１０Ｓを出力する出力端子１２、及
び検出信号１３Ｓを出力する出力端子１３を有し、その
入出力端子１１．１２間には水晶振動子１４及びトラン
ジスタ１５等が接続され、更に水晶振動子１４の近くに
はその周囲温度を検出して検出信号１３Ｓを出力端子１
３へ出力する温度センサ１６が設けられている。This oscillation device has an oscillation circuit 10, and the oscillation circuit 1
An analog/digital converter (hereinafter referred to as A
/D converter) 20, read-only memory (hereinafter referred to as R
(referred to as OM) 21 and an oscillation control circuit 30 are connected thereto. The oscillation circuit 10 has an input terminal 11 that inputs a control signal 30S, an output terminal 12 that outputs an oscillation signal 10S, and an output terminal 13 that outputs a detection signal 13S, and a crystal is connected between the input and output terminals 11 and 12. A resonator 14, a transistor 15, etc. are connected, and a terminal 1 near the crystal resonator 14 detects the ambient temperature and outputs a detection signal 13S.
A temperature sensor 16 that outputs an output to 3 is provided.

出力端子１３にＡ／Ｄ変換器２０及びＲＯＭ２１を介し
て接続された発振制御回路３０は、ＲＯＭ２１の出力に
よりオン、オフする複数のスイッチ３１−１〜３１−Ｎ
と、その各スイッチ３１−１〜３１−Ｎに接続された複
数のコンデンサ３２−１〜３２−Ｎとで構成されている
。The oscillation control circuit 30 connected to the output terminal 13 via the A/D converter 20 and the ROM 21 includes a plurality of switches 31-1 to 31-N that are turned on and off by the output of the ROM 21.
and a plurality of capacitors 32-1 to 32-N connected to each of the switches 31-1 to 31-N.

以上の構成において、水晶振動子１４の周囲温度は温度
センサ１６で検出され、その検出信号１３Ｓが出力端子
１３を通してＡ／Ｄ変換器２０でディジタル信号に変換
された後、ＲＯＭ２１に供給される。ＲＯＭ２１は入力
されなディジタル信号に応じた制御データを発振制御回
路３０へ出力する。発振制御回路３０では制御データに
よりスイッチ３１−１〜３１−Ｎがオン、オフしてコン
デンサ３２−１〜３２−Ｎの容量が選択され、その容量
に応じた制御信号３０Ｓを入力端子１１を介して水晶振
動子１４側へ与える。これにより、水晶振動子１４はコ
ンデンサ容量に対応して発振を制御され、出力端子１２
から制御データに対応した発振信号１０Ｓを出力する。In the above configuration, the ambient temperature of the crystal resonator 14 is detected by the temperature sensor 16, and the detection signal 13S is converted into a digital signal by the A/D converter 20 through the output terminal 13, and then supplied to the ROM 21. The ROM 21 outputs control data corresponding to the input digital signal to the oscillation control circuit 30. In the oscillation control circuit 30, the switches 31-1 to 31-N are turned on and off according to control data to select the capacitance of the capacitors 32-1 to 32-N, and a control signal 30S corresponding to the capacitance is sent via the input terminal 11. and give it to the crystal oscillator 14 side. As a result, the oscillation of the crystal resonator 14 is controlled in accordance with the capacitance of the capacitor, and the output terminal 12
An oscillation signal 10S corresponding to the control data is output from.

なお、前記文献（Ａ＞の発振装置では、ＲＯＭ２１の出
力をデコーダで解読し、その解読結果にもとづき、前記
発振制御回路３０と同様の回路で発振回路定数を変化さ
せ、温度変化に対して発振周波数を一定に保持するよう
に制御している。In the oscillation device of the above-mentioned document (A>), the output of the ROM 21 is decoded by a decoder, and based on the decoding result, the oscillation circuit constant is changed by a circuit similar to the oscillation control circuit 30, and the oscillation is performed in response to temperature changes. It is controlled to keep the frequency constant.

一方、前記文献（Ｃ）の発振装置では、第１゜第２の発
振器を有し、それらの出力を各分周器で分周した後にビ
ート発生器で差を取って温度補正信号を生成する。そし
てコントロール回路、加算器、及びレジスタよりなる演
算手段により、温度補正信号にもとすき第１の発振器の
発振周波数に対する補正演算を行い、温度変化に対して
一定の周波数の信号を出力するようにしている。On the other hand, the oscillation device of the above-mentioned document (C) has a first and a second oscillator, and after dividing their outputs by respective frequency dividers, the difference is taken by a beat generator to generate a temperature correction signal. . Then, a calculation means consisting of a control circuit, an adder, and a register performs a correction calculation on the oscillation frequency of the first oscillator on the temperature correction signal, so that a signal with a constant frequency is output in response to temperature changes. ing.

（発明が解決しようとする課題） しかしながら、上記構成の発振装置では次のような課題
があった。(Problems to be Solved by the Invention) However, the oscillation device having the above configuration has the following problems.

第２図の発振装置では、複数個のコンデンサ３２−１〜
３２−Ｎをスイッチ３１−１〜３１−Ｎで選択して発振
回路定数を選択するようにしているが、複数個のコンデ
ンサ３２−１〜３２−Ｎを用いているため、集積化する
に際して大きな形成面積を必要とし、集積化しにくいと
いう課題があった。これは、文献（Ａ＞の発振装置につ
いても同様である。In the oscillation device shown in FIG. 2, a plurality of capacitors 32-1 to
32-N with switches 31-1 to 31-N to select the oscillation circuit constant, but since multiple capacitors 32-1 to 32-N are used, it takes a large amount of time to integrate. The problem was that it required a large area to form and was difficult to integrate. This also applies to the oscillation device of document (A>).

また、文献（Ｃ）の発振装置では、２つの発振器を必要
とするため、部品点数が多くなって回路構成が複雑化し
、それを解決することが困難であった。Furthermore, since the oscillation device of Document (C) requires two oscillators, the number of parts increases and the circuit configuration becomes complicated, making it difficult to solve this problem.

本発明は前記従来技術が持っていた課題として、集積化
向上の困難性、及び回路構成の複雑化の点について解決
した発振装置を提供するものである。The present invention provides an oscillation device that solves the problems of the prior art, such as difficulty in improving integration and complication of circuit configuration.

（課題を解決するための手段） 前記課題を解決するために、請求項１の発振装置では、
一定の周波数で発振する発振手段と、前記発振手段の出
力を分周する分周器と、前記分周器の出力に同期して温
度を検出する温度センサと、前記分周器の出力に同期し
て前記温度センサの出力をディジタル信号に変換するＡ
／Ｄ変換器と、前記発振手段における発振周期の温度特
性データを予め記憶しておき前記分周器の出力に同期し
て前記ディジタル信号の遅れ、進みの度合いに応じた温
度補正データを出力する記憶手段と、前記温度補正デー
タにもとづき前記分周器の出力に同期して温度補正パル
スを出力するパルス発生器と、前記分周器の出力を前記
温度補正パルスで演算する演算器とを備えたものである
。(Means for solving the problem) In order to solve the problem, in the oscillation device according to claim 1,
oscillation means that oscillates at a constant frequency; a frequency divider that divides the output of the oscillation means; a temperature sensor that detects temperature in synchronization with the output of the frequency divider; A converting the output of the temperature sensor into a digital signal by
Temperature characteristic data of the oscillation cycle of the /D converter and the oscillation means are stored in advance, and temperature correction data corresponding to the degree of delay or advance of the digital signal is output in synchronization with the output of the frequency divider. A pulse generator that outputs a temperature correction pulse in synchronization with the output of the frequency divider based on the temperature correction data, and an arithmetic unit that calculates the output of the frequency divider using the temperature correction pulse. It is something that

請求項２の発振装置では、請求項１の演算器を加算器で
構成し、請求項３の発振装置では、請求項１の演算器を
加減算器で構成している。In the oscillation device according to the second aspect, the arithmetic unit according to the first aspect is constituted by an adder, and in the oscillation device according to the third aspect, the arithmetic unit according to the first aspect is constituted by an adder/subtractor.

請求項４の発振装置では、請求項１の記憶手段及びパル
ス発生器を、前記発振手段における発振周期の温度特性
にもとづき前記分周器の出力に同期して前記ディジタル
信号の遅れ、進みの度合いを演算して温度補正パルスを
出力する第１の演算器に置き換える共に、請求項１の演
算器を、第２の演算器に置き換えたものである。In the oscillation device according to claim 4, the storage means and pulse generator according to claim 1 are configured to adjust the degree of delay or advance of the digital signal in synchronization with the output of the frequency divider based on the temperature characteristics of the oscillation cycle in the oscillation means. In this embodiment, a first arithmetic unit that calculates and outputs a temperature correction pulse is substituted, and the arithmetic unit of claim 1 is replaced with a second arithmetic unit.

請求項５の発振装置では、請求項４の第２の演算器を加
算器で構成し、請求項６の発振装置では、請求項４の第
２の演算器を加減算器で構成している。In the oscillation device according to a fifth aspect of the present invention, the second arithmetic unit according to the fourth aspect is constituted by an adder, and in the oscillation device according to the sixth aspect, the second arithmetic unit according to the fourth aspect is constituted by an adder/subtractor.

（作用） 請求項１〜６の発明によれば、以上のように発振装置を
構成したので、分周器の出力に基づき温度センサで温度
を検出し、その検出信号をディジタル信号に変換した後
、記憶手段及びパルス発生器により、あるいは第１の演
算器により、温度補正パルスを求める。請求項１〜３の
加算器あるいは加減算器等からなる演算器、または請求
項４〜６の加算器あるいは加減算器等からなる第２の演
算器は、前記温度補正パルスを用いて分周器の出力に対
して加算、加算と減算、あるいは加算と間引き等の算術
演算を行う。これにより、発振手段の温度特性が、構造
簡単にして適確に補正される。(Function) According to the invention of claims 1 to 6, since the oscillation device is configured as described above, the temperature is detected by the temperature sensor based on the output of the frequency divider, and after converting the detection signal into a digital signal. , a temperature correction pulse is determined by the storage means and the pulse generator or by the first arithmetic unit. The arithmetic unit comprising an adder, an adder/subtractor, etc. according to claims 1 to 3, or the second arithmetic unit comprising an adder, an adder/subtractor, etc. according to claims 4 to 6 uses the temperature correction pulse to adjust the frequency divider. Arithmetic operations such as addition, addition and subtraction, or addition and thinning are performed on the output. Thereby, the temperature characteristics of the oscillation means can be appropriately corrected with a simple structure.

従って、前記課題を解決できるのである。Therefore, the above problem can be solved.

（実施例） 第１図は時計に適用される請求項１．２に対応する第１
の実施例を示す発振装置の構成ブロック図である。(Example) FIG. 1 shows the first embodiment corresponding to claim 1.2 applied to a watch.
1 is a configuration block diagram of an oscillation device showing an example of FIG.

この発振装置４０は、発振手段として例えば水晶振動子
等で構成される発振器４１を備え、その発振器４１には
分周器４２が接続され、更にその分周器４１に温度セン
サ４３、Ａ／Ｄ変換器４４、ＲＯＭ４５、パルス発生器
４６、及び演算器として例えば加算器４７が接続されて
いる。加算器４７には、時計機能を有するパルス積算器
５０が接続されている 分周器４２は、発振器４１から出力される一定周波数の
発振信号４１Ｓを分周して分周信号４２Ｓ１゜４２Ｓ２
を生成し、一方の分周信号４２Ｓ１を温度センサ４３、
Ａ／Ｄ変換器４４、ＲＯＭ４５及びパルス発生器４６に
、他方の分周信号４２Ｓ２を加算器４７にそれぞれ供給
する回路である。温度センサ４３は分周信号４２Ｓ１を
サンプリング周期として一定間隔で発振器４１の周辺温
度を検出してその検出信号４３Ｓを出力するもの、Ａ／
Ｄ変換器４４は分周信号４２Ｓ１に同期して検出信号４
３３をディジタル信号４４３に変換する回路である。Ｒ
ＯＭ４５は、発振器４１における発振周期の温度特性デ
ータを予め記憶しておき分周信号４２Ｓ１に同期してデ
ィジタル信号４４Ｓの遅れ、進みの度合いに応じた温度
補正データ４５Ｓを出力するメモリである。パルス発生
器４６は、温度補正データ４５Ｓにもとづき分周信号４
２Ｓ１に同期して温度補正パルス４６Ｓを出力する回路
であり、ラッチ回路及びロード付きダウンカウンタ等で
構成されている。加算器４７は、分周信号４２Ｓ２と温
度補正パルス４６Ｓとを加算して温度補正後の出力信号
４７Ｓを送出する回路であり、バイナリ・アップカウン
タ等で構成されている。この加算器４７に接続されたパ
ルス積算器５０は、出力信号４７Ｓを積算する回路であ
る。This oscillation device 40 includes an oscillator 41 composed of, for example, a crystal oscillator as an oscillation means, a frequency divider 42 is connected to the oscillator 41, and a temperature sensor 43 and an A/D A converter 44, a ROM 45, a pulse generator 46, and an adder 47 as an arithmetic unit are connected. A pulse integrator 50 having a clock function is connected to the adder 47. The frequency divider 42 divides the oscillation signal 41S of a constant frequency output from the oscillator 41 to produce frequency-divided signals 42S1 and 42S2.
and sends one frequency-divided signal 42S1 to the temperature sensor 43,
This circuit supplies the A/D converter 44, ROM 45, and pulse generator 46, and the other frequency-divided signal 42S2 to the adder 47, respectively. The temperature sensor 43 detects the ambient temperature of the oscillator 41 at regular intervals using the frequency-divided signal 42S1 as a sampling period, and outputs the detection signal 43S.
The D converter 44 outputs the detection signal 4 in synchronization with the frequency divided signal 42S1.
33 into a digital signal 443. R
The OM 45 is a memory that stores temperature characteristic data of the oscillation cycle in the oscillator 41 in advance and outputs temperature correction data 45S in accordance with the degree of delay or advance of the digital signal 44S in synchronization with the frequency division signal 42S1. The pulse generator 46 generates the divided signal 4 based on the temperature correction data 45S.
This circuit outputs a temperature correction pulse 46S in synchronization with 2S1, and is composed of a latch circuit, a down counter with a load, and the like. The adder 47 is a circuit that adds the frequency-divided signal 42S2 and the temperature correction pulse 46S and sends out a temperature-corrected output signal 47S, and is composed of a binary up counter or the like. A pulse integrator 50 connected to this adder 47 is a circuit that integrates the output signal 47S.

次に、第３図〜第６図を参照しつつ第１図の動作を説明
する。Next, the operation in FIG. 1 will be explained with reference to FIGS. 3 to 6.

第３図は発振器４１における周期の温度特性例を示す図
である。縦軸には周囲温度Ｔａに対するサンプリング温
度ΔＴａ（’Ｃ）がとられ、横軸には周囲温度Ｔａの発
振周期に対する各サンプリング温度ΔＴａ毎の周期のず
れΔＦがとられ、周囲温度１゛ａで頂点周波数を示す特
性が例として示されている。第４図は周囲温度Ｔａの変
化の経過例を示す図で、縦軸にサンプリング温度ΔＴａ
（’Ｃ）がとられ、横軸に経過時間ｔがとられている９
第５図は第４図の温度変化に従い発振器４１における発
振周期の変化を示す図で、縦軸に周期のずれΔＦがとら
れ、横軸に経過時間ｔがとられている。FIG. 3 is a diagram showing an example of the temperature characteristic of the period in the oscillator 41. The vertical axis shows the sampling temperature ΔTa ('C) with respect to the ambient temperature Ta, and the horizontal axis shows the period deviation ΔF for each sampling temperature ΔTa with respect to the oscillation cycle of the ambient temperature Ta. A characteristic indicating the peak frequency is shown as an example. FIG. 4 is a diagram showing an example of the change in ambient temperature Ta, where the vertical axis represents the sampling temperature ΔTa.
('C) is taken, and the elapsed time t is taken on the horizontal axis.9
FIG. 5 is a diagram showing changes in the oscillation period of the oscillator 41 according to the temperature change shown in FIG. 4, with the period shift ΔF plotted on the vertical axis and the elapsed time t plotted on the horizontal axis.

第５図中の点線長方形Ａの面積は、発振信号４１ＳのＭ
個パルス毎に発生した遅れ時間を表している。第６図は
各ΔＴａにおける発振信号４１　Ｓ（７）Ｍ個パルス毎
に発生する絶対時間に比した遅れを第３図をもとにパル
ス数Δｍで数値化した図である。この第６図のデータは
、参照テーブルとして予めＲＯＭ４５に記憶されている
。The area of the dotted rectangle A in FIG. 5 is M of the oscillation signal 41S.
It represents the delay time that occurs for each pulse. FIG. 6 is a diagram in which the delay compared to the absolute time that occurs every 41 S (7) M pulses of the oscillation signal at each ΔTa is quantified in terms of the number of pulses Δm based on FIG. 3. The data shown in FIG. 6 is previously stored in the ROM 45 as a reference table.

まず、発振器４１から発振信号４１Ｓが出力されると、
その発振信号４１Ｓは分周器４２で分周され、発振信号
４１ＳのＭ個パルス毎に該分周器４２から分周信号４２
Ｓ２のパルスが出力されると共に、その分周信号４２Ｓ
１の例えば数千倍〜数万倍の周期を有する分周信号４２
Ｓ２が出力される。温度センサ４３、Ａ／Ｄ変換器４４
、ＲＯＭ４５、パルス発生器４６は、分周信号４２Ｓ１
をトリガとして動作を開始する。発振器４１の周辺温度
は温度センサ４３で検出され、その検出信号４３ＳがＡ
／Ｄ変換器４４でディジタル信号４４Ｓに変換された後
、ＲＯＭ４５に供給される。ＲＯＭ４５はディジタル信
号４４Ｓを入力し、予め記憶された周囲温度Ｔａのディ
ジタル化されたサンプリング温度ΔＴａのデータに従い
、遅れ相当分（第５図の点線長方形Ａの面積に相当）を
補正する第６図中のパルス数Δｍの温度補正データ４５
Ｓをパルス発生器４６に与える。パルス発生器４６は温
度補正データ４５Ｓに対応した数の温度補正パルス４６
Ｓを発生し、加算器４６に供給する。加算器４６は、分
周器４２から出力される分周信号４２Ｓ２と温度補正パ
ルス４６Ｓとを加算し、その加算結果を出力信号４７Ｓ
の形で出力してパルス積算器５０に与える。加算器４６
による温度補正パルス４６Ｓの加算により、パルス積算
器５０には発振信号４１Ｓの温度を補正したパルス数が
積算される。つまり、遅れの場合は、パルス積算器５０
の歩度の絶対値の補正をする温度補正パルス４６Ｓを加
算器４７を通してパルス積算器５０に追加するため、温
度変化に対して一定な積算値が得られる。First, when the oscillation signal 41S is output from the oscillator 41,
The oscillation signal 41S is frequency-divided by a frequency divider 42, and the frequency-divided signal 42 is sent from the frequency divider 42 every M pulses of the oscillation signal 41S.
While the pulse of S2 is output, its frequency divided signal 42S
A frequency-divided signal 42 having a period of, for example, several thousand to tens of thousands of times of 1
S2 is output. Temperature sensor 43, A/D converter 44
, ROM 45, and pulse generator 46 receive the frequency-divided signal 42S1.
Starts operation using as a trigger. The ambient temperature of the oscillator 41 is detected by a temperature sensor 43, and the detection signal 43S is
After being converted into a digital signal 44S by the /D converter 44, it is supplied to the ROM 45. The ROM 45 inputs the digital signal 44S and corrects the delay equivalent (corresponding to the area of the dotted rectangle A in FIG. 5) according to the data of the digitized sampling temperature ΔTa of the ambient temperature Ta stored in advance. Temperature correction data 45 for the number of pulses Δm in
S is applied to the pulse generator 46. The pulse generator 46 generates a number of temperature correction pulses 46 corresponding to the temperature correction data 45S.
S is generated and supplied to the adder 46. The adder 46 adds the frequency division signal 42S2 output from the frequency divider 42 and the temperature correction pulse 46S, and outputs the addition result as an output signal 47S.
It is output in the form of and given to the pulse integrator 50. Adder 46
By adding the temperature correction pulse 46S, the pulse integrator 50 integrates the number of temperature-corrected pulses of the oscillation signal 41S. In other words, in the case of a delay, the pulse integrator 50
Since the temperature correction pulse 46S for correcting the absolute value of the rate is added to the pulse integrator 50 through the adder 47, a constant integrated value can be obtained with respect to temperature changes.

本実施例では、回路定数を決定するための従来の複数の
コンデンサに代えて、ＲＯＭデータを用いるようにした
ので、回路定数が１通りで済み、ディジタル化と集積度
の向上が容易となるばかりか、数値化の細分化によって
温度補正も簡易、的確に行なえる。更に、発振器４１は
１つで良いため、部品点数が少なくなって回路構成が簡
単になる。In this embodiment, ROM data is used instead of the conventional multiple capacitors for determining circuit constants, so only one circuit constant is required, which makes it easier to digitize and improve the degree of integration. Alternatively, by subdividing the numerical value, temperature correction can be easily and accurately performed. Furthermore, since only one oscillator 41 is required, the number of parts is reduced and the circuit configuration is simplified.

第７図は時計に適用される請求項４，５に対応する第２
の実施例を示す発振装置の構成ブロック図であり、第１
図中の要素と同一の要素には同一の符号が付されている
。FIG. 7 shows the second claim corresponding to claims 4 and 5 applied to a watch.
FIG.
Elements that are the same as those in the figures are given the same reference numerals.

この発振装置４０Ａでは、第１図のＲＯＭ４５及びパル
ス発生器４６に代えて第１の演算器４５Ａが設けられ、
第２の演算器が第１図と同様に加算器４７で構成されて
いる。演算器４５Ａは、Ａ／Ｄ変換器４４から出力され
るディジタル信号４４Ｓを入力し、第３図の温度特性に
もとづき温度補正パルス４６Ｓを演算により求めて加算
器４７に与える回路であり、カウンタ及びゲート回路等
で構成されている。この様な演算器４５Ａを用いても第
１図の発振装置４０とほぼ同様の作用、効果が得られる
。In this oscillation device 40A, a first arithmetic unit 45A is provided in place of the ROM 45 and pulse generator 46 in FIG.
The second arithmetic unit is composed of an adder 47 as in FIG. The arithmetic unit 45A is a circuit that inputs the digital signal 44S output from the A/D converter 44, calculates a temperature correction pulse 46S based on the temperature characteristics shown in FIG. 3, and supplies it to the adder 47. It consists of gate circuits, etc. Even if such an arithmetic unit 45A is used, almost the same operation and effect as the oscillation device 40 of FIG. 1 can be obtained.

前記第１．第２の実施例において、発振器４１における
発振周期の温度特性が例えば第８図に示すように、周囲
温度Ｔａで基準周波数となり、周囲温度Ｔａの発振周期
に対する各サンプリング温度ΔＴａ毎の周期のずれΔＦ
が長、短に変化し、かつ第９図に示すように、例えば周
囲温度Ｔａの変化の経過が負方向にもなる場合には、分
周信号４２Ｓ２を温度補正パルス４６Ｓで減算または間
引きする必要がある。Said 1st. In the second embodiment, the temperature characteristic of the oscillation cycle in the oscillator 41 becomes the reference frequency at the ambient temperature Ta, as shown in FIG.
For example, if the change in the ambient temperature Ta changes in a negative direction as shown in FIG. There is.

そこで、請求項１．３に対応する第３の実施例では、発
振装置を第１０図のように構成している。Therefore, in a third embodiment corresponding to claim 1.3, the oscillation device is constructed as shown in FIG.

即ち、第１０図は第３の実施例を示す発振装置の構成ブ
ロック図であり、第１図中の要素と共通の要素には同一
の符号が付されている。That is, FIG. 10 is a block diagram of the configuration of an oscillation device showing the third embodiment, and elements common to those in FIG. 1 are given the same reference numerals.

この発振装置４０Ｂでは、第１図のパルス発振器１１６
に代えて、３つの温度補正パルス４６ＳＬ。In this oscillation device 40B, the pulse oscillator 116 in FIG.
Instead of three temperature correction pulses 46SL.

４６Ｓ２，４６Ｓ３を出力するパルス発生器４６Ａを設
け、さらに第１図の加算器４７に代えて、第２の演算器
として例えば加減算器４７Ａを設けている。A pulse generator 46A that outputs signals 46S2 and 46S3 is provided, and in place of the adder 47 in FIG. 1, for example, an adder/subtractor 47A is provided as a second arithmetic unit.

パルス発生器４６Ａは、ＲＯＭ４５から出力される温度
補正データ４５Ｓにもとづき、分周信号４２Ｓ２に同期
して加算用の温度補正パルス４６Ｓｌ、減算用の温度補
正パルス４６Ｓ２、または間引き用の温度補正パルス４
６Ｓ３を生成し、それらを加減算器４７Ａに供給する回
路である。加減算器４７Ａは、分周信号４２Ｓ２に対し
て温度補正パルス４６Ｓ１を加算し、分周信号４２Ｓ２
から温度補正パルス４６Ｓ２を減算し、あるいは補度補
正パルス４６Ｓ３にもとづき分周信号４２Ｓの入力を一
定時間停止する（即ち、間引きする）機能を有し、温度
補正後の出力信号４７Ｓａをパルス積算器５０へ送出す
る回路である。Based on the temperature correction data 45S output from the ROM 45, the pulse generator 46A generates a temperature correction pulse 46Sl for addition, a temperature correction pulse 46S2 for subtraction, or a temperature correction pulse 4 for thinning in synchronization with the frequency division signal 42S2.
This circuit generates 6S3 and supplies them to the adder/subtractor 47A. The adder/subtractor 47A adds the temperature correction pulse 46S1 to the frequency-divided signal 42S2, and adds the temperature correction pulse 46S1 to the frequency-divided signal 42S2.
It has a function of subtracting the temperature correction pulse 46S2 from , or stopping the input of the frequency-divided signal 42S for a certain period of time based on the complementation correction pulse 46S3 (that is, thinning it out), and outputting the temperature-corrected output signal 47Sa to the pulse integrator. 50.

第１１図は第１０図中のパルス発生器４６Ａの構成例を
示す図である。FIG. 11 is a diagram showing an example of the configuration of the pulse generator 46A in FIG. 10.

このパルス発生器４６Ａは、ラッチ回路１００、ロード
付きダウンカウンタ１０１〜１０３、アンドゲート（以
下、ＡＮＤゲートという）１０４〜１０６’、１１１．
発振器１０７、オアゲート（以下、ＯＲゲートという）
１０８〜１１０、及びインバータ１１２，１１３より構
成されている。This pulse generator 46A includes a latch circuit 100, down counters with loads 101-103, AND gates (hereinafter referred to as AND gates) 104-106', 111.
Oscillator 107, OR gate (hereinafter referred to as OR gate)
108 to 110, and inverters 112 and 113.

ラッチ回路１００は、データビット２°〜２３と、加算
（＋）、減算（−）及び間引き（Ｍ＞の符号ビットとよ
り構成される温度補正データ４５Ｓを分周信号４２Ｓ１
に同期してラッチする回路である。ロード付きダウンカ
ウンタ１，０１〜１０３は、ＡＮＤゲート１０４〜１０
６から供給されるクロック信号φに同期して、ラッチ回
路１００からの入力データＩａ〜Ｉｄをダウンカウント
し、その出力データＯａ〜ＯｄをＯＲゲート１０８〜１
１０を通して出力する回路であり、分周信号４２Ｓ１が
ロード信号ＬＯＡＤとして入力されると、所定の値から
ダウンカウントを開始する機能を有している。The latch circuit 100 converts temperature correction data 45S composed of data bits 2° to 23 and sign bits of addition (+), subtraction (-), and thinning (M>) into a frequency-divided signal 42S1.
This is a circuit that latches in synchronization with. The down counters 1, 01 to 103 with loads are AND gates 104 to 10
In synchronization with the clock signal φ supplied from the latch circuit 108, the input data Ia to Id from the latch circuit 100 are counted down, and the output data Oa to Od are sent to the OR gates 108 to 1.
10, and has a function to start counting down from a predetermined value when the frequency division signal 42S1 is input as the load signal LOAD.

このパルス発生器４６Ａでは、ラッチ回路１００の出力
符号ビット＋、−１Ｍのうち、いずれか１つ、例えば減
算−のみが活性化すると、それに接続されたＡＮＤゲー
ト１０５のみがオフ状態となり、他のＡＮＤゲート１０
４．１０６がオフ状態となる。すると、発振器１０７の
出力がＡＮＤゲート１０５を通してクロック信号φの形
でロード付きダウンカウンタ１０２に入力される。In this pulse generator 46A, when only one of the output sign bits + and -1M of the latch circuit 100, for example, the subtraction - is activated, only the AND gate 105 connected to it is turned off, and the other AND gate 10
4.106 is turned off. Then, the output of the oscillator 107 is inputted to the loadable down counter 102 through the AND gate 105 in the form of a clock signal φ.

ロード付きダウンカウンタ１０２は、分周信号４２Ｓ１
をロード信号ＬＯＡＤの形で入力すると、所定の値から
入力データＩａ〜Ｉｄをダウンカウントし、その出力デ
ータＯａ〜ＯｄをＯＲゲート１０９を通してＡＮＤゲー
ト１０５へ供給する。The down counter 102 with load has a frequency divided signal 42S1
When input in the form of a load signal LOAD, the input data Ia to Id are counted down from a predetermined value, and the output data Oa to Od are supplied to the AND gate 105 through the OR gate 109.

ＡＮＤゲート１０５の出力はインバータ１１．２で反転
され、減算用の温度補正パルス４６Ｓ２の形で出力され
る。この間、ＡＮＤゲート１０４゜１−０６がオフ状態
となっているため、加算用の温度補正パルス４６Ｓ１、
及び間引き用の温度補正パルス４６８３は、ＡＮＤゲー
ト１１１及びインバータ１１３から出力されない。The output of AND gate 105 is inverted by inverter 11.2 and output in the form of temperature correction pulse 46S2 for subtraction. During this time, since the AND gate 104°1-06 is in the off state, the temperature correction pulse 46S1 for addition,
And the temperature correction pulse 4683 for thinning out is not output from the AND gate 111 and the inverter 113.

なお、発振器１０７の出力をＡＮＤゲート’１０５，１
０６のみに入力し、分周信号４２Ｓ２をＡＮＤゲート１
０４に入力するようにしてもよい。Note that the output of the oscillator 107 is connected to an AND gate '105,1
06 only, and the frequency divided signal 42S2 is input to AND gate 1.
04 may be input.

第１２図は第１０図中の加減算器４７Ａの構成例を示す
図である。FIG. 12 is a diagram showing an example of the configuration of the adder/subtractor 47A in FIG. 10.

この加減算器４７Ａは、バイナリ・アップ・ダウンカウ
ンタ（例えば、テキサスインスツルメンツ製５Ｎ７４１
９２）２００．２ＯＬナントゲート（以下、ＮＡＮＤゲ
ートという）２０２、ＮＡＮＤゲート２０３，２０４，
２０６，２０７゜２１１．２１２、インバータ２０５．
２１０、ＮＯＲゲート２０８，２１３、及びＡＮＤゲー
ト２０９より構成されている。This adder/subtracter 47A is a binary up/down counter (for example, 5N741 manufactured by Texas Instruments).
92) 200.2OL Nand gate (hereinafter referred to as NAND gate) 202, NAND gate 203, 204,
206, 207° 211.212, inverter 205.
210, NOR gates 208, 213, and AND gate 209.

バイナリ・アップ・ダウンカウンタ２００と２０１は、
各々数直線におけるマイナス側とプラス側の位置を示す
カウンタである。このカウンタ２００．２０１は、ＯＲ
ゲート２０６．２１１の出力をカウントアツプ信号ＵＰ
として入力し、またはＯＲゲート２０７，２１２の出力
をカウントダウン信号ＤＯＷＮとして入力し、出力信号
Ｑａ〜Ｑｄ及び桁上げ信号てＸππＹを出力する機能を
有している。The binary up/down counters 200 and 201 are
These counters each indicate the position on the minus side and the plus side on the number line. This counter 200.201 is OR
Count up signal UP for output of gates 206 and 211
or inputs the outputs of the OR gates 207 and 212 as the countdown signal DOWN, and outputs the output signals Qa to Qd and the carry signal XππY.

この加減算器４７Ａでは、加算用の温度補正パルス４６
Ｓ１がＮＡＮＤゲート２０２を通して入力されると共に
、分周信号４２Ｓ２がＯＲゲート２０３を通して入力さ
れると、加減算器４７Ａの現在値がマイナスの場合には
、ＯＲゲート２０６を通して温度補正パルス４６Ｓ１及
び分周信号４２Ｓ２がバイナリ・アップ・ダウンカウン
タ２００で加算される。このカウンタ２００での加算は
、ＡＮＤゲート２０９の出力１則ノードＮ１の信号によ
り、マイナス側フルレンジでマイナス側のカウントアツ
プが停止し、ＮＡＮＤゲート２０２の出力がＯＲゲート
２１１を通してカウンタ２０１のアップカウント入力Ｕ
Ｐに入力される。This adder/subtractor 47A uses a temperature correction pulse 46 for addition.
When S1 is input through the NAND gate 202 and the frequency division signal 42S2 is input through the OR gate 203, if the current value of the adder/subtractor 47A is negative, the temperature correction pulse 46S1 and the frequency division signal are input through the OR gate 206. 42S2 is added by the binary up/down counter 200. This addition in the counter 200 is performed by stopping the count-up on the negative side in the negative full range by the signal of the output one-rule node N1 of the AND gate 209, and the output of the NAND gate 202 is passed through the OR gate 211 to the up-count input of the counter 201. U
It is input to P.

インバータ２１０の出力側ノードＮ２において、マイナ
ス側で零の時は、ＮＡＮＤゲート２１１を通してバイナ
リ・アップ・ダウンカウンタ２０１でプラス側のカウン
トが行われる。また、加減算器４７Ａの現在値が零また
はプラスの場合には、ＯＲゲート２１１を通して温度補
正パルス４６Ｓ１および４６Ｓ２がバイナリ・アップ・
ダウンカウンタ２０１で加算され、温度補正後の出力信
号４７Ｓａとして送出される。When the output node N2 of the inverter 210 is zero on the negative side, the binary up/down counter 201 counts through the NAND gate 211 on the positive side. Furthermore, when the current value of the adder/subtractor 47A is zero or positive, the temperature correction pulses 46S1 and 46S2 are output as binary up/down signals through the OR gate 211.
It is added up by the down counter 201 and sent out as an output signal 47Sa after temperature correction.

減算用の温度補正パルス４２Ｓ２がＯＲゲート２０４．
２１２を通して入力されると、加算器４７Ａの現在値が
マイナスの場合にはバイナリ・アップ・ダウンカウンタ
２００で、プラスの場合にはバイナリ・アップ・ダウン
カウンタ２０１でそれぞれ減算される。バイナリ・アッ
プ・ダウンカウンタ２０１の出力信号Ｑａ〜ＱｄがＮＯ
Ｒゲート２１３を通して出力され、そのＮＯＲゲート２
１３の出力側ノードＮ３において、プラス側が零でない
時のみＮＯＲゲート２１２を通してバイナリ・アップ・
ダウンカウンタ２０１でダウンカウントが許可される。The temperature correction pulse 42S2 for subtraction is applied to the OR gate 204.
212, if the current value of the adder 47A is negative, it is subtracted by the binary up/down counter 200, and if it is positive, it is subtracted by the binary up/down counter 201. The output signals Qa to Qd of the binary up/down counter 201 are NO.
is output through the R gate 213, and its NOR gate 2
At the output side node N3 of 13, only when the positive side is not zero, the binary up
The down counter 201 is allowed to count down.

ノードＮ３の信号はインバータ２０５で反転され、その
インバータ２０５の出力側ノードＮ４において、プラス
側が零の時にＮＯＲゲート２０４．２０７を通してバイ
ナリ・アップ・ダウンカウンタ２００でマイナス側のダ
ウンカウンタが許可される。バイナリ・アップ・ダウン
カウンタ２００の出力信号Ｑａ〜ＱｄがＮＯＲゲート２
０８を通してノードＮ５に送られ、そのノードＮ５の信
号により、ダウンカウントしすぎての減算結果の反転が
ＯＲゲート２０７により禁止される。The signal at the node N3 is inverted by the inverter 205, and at the output node N4 of the inverter 205, when the positive side is zero, a down counter on the negative side is enabled in the binary up/down counter 200 through NOR gates 204 and 207. The output signals Qa to Qd of the binary up/down counter 200 are output to the NOR gate 2.
08 to the node N5, and the signal at the node N5 prohibits the OR gate 207 from inverting the result of subtraction due to excessive down-counting.

また、間引き用の温度補正パルス４６Ｓ３がＮＡＮＤゲ
ート２０３を通して入力されると、そのパルス４６８３
のＨレベル期間（即ち、間引き期間）、ＯＲゲート２０
３及びＮＡＮＤゲート２０２により、分周信号４２Ｓ２
の入力が禁止される。Furthermore, when the temperature correction pulse 46S3 for thinning is input through the NAND gate 203, the pulse 4683
H level period (i.e. thinning period), OR gate 20
3 and the NAND gate 202, the divided signal 42S2
input is prohibited.

以上のように構成される第１０図の発振装置４０Ｂの動
作を第８図、第９図、第１３図及び第１４図を参照しつ
つ説明する。The operation of the oscillation device 40B of FIG. 10 configured as above will be explained with reference to FIGS. 8, 9, 13, and 14.

なお、第１３図は第５図に対応するもので、第９図の温
度変化に従い発振器４１における発振周期の変化を示す
図であり、図中の点線長方形Ａの面積は、発振信号４１
ＳのＭ個パルス毎に発生した遅れまたは進み時間を表わ
している。第１４図は第６図に対応するもので、各サン
プリング温度ΔＴａにおける発振信号４１ＳのＭ個パル
ス毎に発生する絶対時間に比した遅れまたは進みを第８
図をもとにパルス数Δｍで数値比した図である。Note that FIG. 13 corresponds to FIG. 5, and is a diagram showing changes in the oscillation cycle in the oscillator 41 according to the temperature changes in FIG.
It represents the delay or advance time that occurs every M pulses of S. FIG. 14 corresponds to FIG. 6, and shows the delay or advance compared to the absolute time that occurs every M pulses of the oscillation signal 41S at each sampling temperature ΔTa.
It is a figure in which numerical values are compared by the number of pulses Δm based on the figure.

この第１４図のデータは、参照テーブルとして予めＲＯ
Ｍ４５に記憶されている。The data in FIG. 14 has been previously stored in the RO as a reference table.
It is stored in M45.

発振器４１の周囲温度は温度センサ４３で検出され、そ
の検出信号４３ＳがＡ／Ｄ変換器４４でディジタル信号
４４　Ｓに変換された後、ＲＯＭ４５に供給される。Ｒ
ＯＭ４５はディジタル信号４４Ｓを入力し、予め記憶さ
れた周囲温度Ｔａのサンプリング温度ΔＴａに従い、遅
れまたは進み相当分く第１３図の点線長方形Ａの面積に
相当）を補正する第１４図中のパルス数Δｍの温度補正
データ４５Ｓをパルス発生器４６Ａに与える。パルス発
生器４６Ａは温度補正データ４５Ｓに対応した数の温度
補正パルス４６Ｓ１，４６Ｓ２または４６８３を生成し
、遅れの場合はパルス４６Ｓ２を、進みの場合はパルス
４６Ｓ１または４６Ｓ３を加減算器４７Ａに供給する。The ambient temperature of the oscillator 41 is detected by the temperature sensor 43, and the detection signal 43S is converted into a digital signal 44S by the A/D converter 44, and then supplied to the ROM 45. R
The OM45 inputs the digital signal 44S, and adjusts the number of pulses in FIG. 14 to correct the delay or advance (corresponding to the area of the dotted rectangle A in FIG. 13) according to the sampling temperature ΔTa of the ambient temperature Ta stored in advance. The temperature correction data 45S of Δm is given to the pulse generator 46A. The pulse generator 46A generates a number of temperature correction pulses 46S1, 46S2, or 4683 corresponding to the temperature correction data 45S, and supplies the pulse 46S2 in the case of a delay and the pulse 46S1 or 46S3 in the case of a lead to the adder/subtractor 47A.

加減算器４７Ａは、分周信号４２Ｓ２に対して加算用温
度補正パルス４６Ｓ１を加算し、または減算用温度補正
パルス４６Ｓ２で分周信号４２Ｓ２を減算し、あるいは
間引き用温度補正パルス４６Ｓ３で分周信号４２Ｓ２を
間引きし、その加減算結果を出力信号４７Ｓａの形で出
力してパルス積算器５０に与える。これにより、パルス
積算器５０には発振信号４１Ｓの温度を補正したパルス
数が積算される。The adder/subtractor 47A adds the addition temperature correction pulse 46S1 to the frequency division signal 42S2, or subtracts the frequency division signal 42S2 with the subtraction temperature correction pulse 46S2, or adds the frequency division signal 42S2 with the thinning temperature correction pulse 46S3. is thinned out, and the result of addition and subtraction is outputted in the form of an output signal 47Sa and given to the pulse integrator 50. As a result, the pulse integrator 50 integrates the number of pulses of the oscillation signal 41S with the temperature corrected.

つまり、遅れの場合は、パルス積算器５０の歩度の絶対
値の補正をする温度補正パルス４６Ｓ１を加減算器４７
Ａを通してパルス積算器５０に追加し、進みの場合は、
歩度の絶対値の補正をする温度補正パルス４６Ｓ２また
は４６Ｓ３により、分周信号４２Ｓ２を減算または間引
きしてパルス積算器５０に与えるため、温度変化に対し
て一定な積算値が得られる。従って第１の実施例とほぼ
同様の利点が得られる。That is, in the case of a delay, the temperature correction pulse 46S1 for correcting the absolute value of the rate of the pulse integrator 50 is sent to the adder/subtractor 47.
A is added to the pulse integrator 50 through A, and in the case of advance,
Since the frequency-divided signal 42S2 is subtracted or thinned out by the temperature correction pulse 46S2 or 46S3 for correcting the absolute value of the rate and is applied to the pulse integrator 50, a constant integrated value can be obtained with respect to temperature changes. Therefore, substantially the same advantages as in the first embodiment can be obtained.

第１５図は時計に適用される請求項４．６に対応する第
４の実施例を示す発振装置の構成ブロック図であり、第
１０図中の要素と同一の要素には同一の符号が付されて
いる。FIG. 15 is a configuration block diagram of an oscillation device showing a fourth embodiment corresponding to claim 4.6 applied to a timepiece, and the same elements as those in FIG. 10 are denoted by the same reference numerals. has been done.

この発振袋０置４０Ｃでは、第１０図のＲＯＭ４５及び
パルス発生器４６Ａに代えて第１の演算器４５Ｂが設け
られ、第２の演算器が第１０図と同様に加減算器４７Ａ
″′Ｃ′構成されている。演算器４５Ｂは、Ａ／Ｄ変換
器４４から出力されるディジタル信号４４Ｓを入力し、
第８図の温度特性にもとつき温度補正パルス４６Ｓ１．
４６Ｓ２または４６８３を演算により求めて加減算器４
７Ａに与える回路である。この様な演算器４５Ｂを用い
ても第１０図の発振装置４０Ｂとほぼ同様の作用、効果
が得られる。In this oscillation bag 0 position 40C, a first arithmetic unit 45B is provided in place of the ROM 45 and pulse generator 46A in FIG.
The arithmetic unit 45B receives the digital signal 44S output from the A/D converter 44, and
Based on the temperature characteristics shown in FIG. 8, temperature correction pulse 46S1.
46S2 or 4683 is calculated and the adder/subtractor 4
This is the circuit that supplies 7A. Even if such an arithmetic unit 45B is used, almost the same operation and effect as the oscillation device 40B shown in FIG. 10 can be obtained.

なお、本発明は図示の実施例に限定されず、例えば第３
図及び第８図の温度特性と異なる特性の発振器４１を用
いた場合には、それに応じてＲＯＭデータあるいは演算
器数値を変えれば良い。また記憶手段をＲＯＭ４５以外
の他のメモリで構成したり、第１図、第７図、第１０図
あるいは第１５図に他の回路を付加したり、あるいは本
発明を時計以外の装置に用いる等、種々の変形や応用が
可能である。Note that the present invention is not limited to the illustrated embodiment; for example, the third embodiment
When using an oscillator 41 with characteristics different from the temperature characteristics shown in FIGS. Furthermore, the storage means may be configured with a memory other than the ROM 45, other circuits may be added to those shown in FIGS. 1, 7, 10, or 15, or the present invention may be used in devices other than watches. , various modifications and applications are possible.

（発明の効果） 以上詳細に説明したように、請求項１〜６の発明によれ
ば、分周信号にもとづき温度センサで温度を検出し、そ
の検出信号をディジタル信号に変換した後、記憶手段及
びパルス発生器により、あるいは演算器により、温度補
正パルスを求めて分周器の出力に対して加減算あるいは
間引きし、発振手段の温度特性を補正するようにしなの
で、回路定数が１通りで済み、ディジタル化と集積度の
向上が容易となるばかりか、数値化の細分化によって温
度補正も簡易、的確に行なえる。更に、発振手段は１つ
で良いため、部品点数が少なくなって回路構成が簡単に
なる。(Effects of the Invention) As described in detail above, according to the inventions of claims 1 to 6, the temperature is detected by the temperature sensor based on the frequency-divided signal, and after converting the detection signal into a digital signal, the storage means A pulse generator or an arithmetic unit calculates a temperature correction pulse and adds, subtracts or thins it to the output of the frequency divider to correct the temperature characteristics of the oscillation means, so only one circuit constant is required. Not only is it easy to digitize and improve the degree of integration, but temperature correction can also be performed easily and accurately by subdividing the digitization. Furthermore, since only one oscillation means is required, the number of parts is reduced and the circuit configuration is simplified.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図、第７図、第１０図及び第１５図は本発明の第１
．第２．第３及び第４の実施例をそれぞれ示す発振装置
の構成ブロック図、第２図は従来の発振装置の回路図、
第３図〜第６図は第１図の動作を説明するための図で、
第３図は発振周期の温度特性図、第４図は周囲温度の変
化図、第５図は発振周期の変化図、第６図は遅れ特性図
、第８図、第９図、第１３図及び第１４図は第７図の動
作を説明するための図で、第８図は発振周期の温度特性
図、第９図は周囲温度の変化図、第１３図は発振周期の
変化図、第１４図は遅れ進み特性図、第１１図は第１０
図中のパルス発生器の構成図、第１２図は第１０図中の
加減算器の構成図である。 ４０．４ＯＡ、４０Ｂ、４０Ｃ・・・・・・発振装置、
４１・・・・・・発振器、４２・・・・・・分周器、４
３・・・・・・温度センサ、４４・・・・・・Ａ／Ｄ変
換器、４５・・・・・・ＲＯＭ、４５Ａ、４５Ｂ・・・
・・・演算器、４６．４６Ａ・・・・・・パルス発生器
、４７・・・・・・加算器、４７Ａ・・・・・・加減算
器。1, 7, 10, and 15 are the first embodiments of the present invention.
．． Second. Configuration block diagrams of oscillation devices showing the third and fourth embodiments, respectively; FIG. 2 is a circuit diagram of a conventional oscillation device;
Figures 3 to 6 are diagrams for explaining the operation of Figure 1.
Figure 3 is a temperature characteristic diagram of the oscillation cycle, Figure 4 is a diagram of changes in ambient temperature, Figure 5 is a diagram of changes in oscillation cycle, Figure 6 is a diagram of delay characteristics, Figures 8, 9, and 13. and Fig. 14 are diagrams for explaining the operation of Fig. 7, Fig. 8 is a temperature characteristic diagram of the oscillation cycle, Fig. 9 is a diagram of changes in ambient temperature, and Fig. 13 is a diagram of changes in the oscillation cycle. Figure 14 is a lag/lead characteristic diagram, Figure 11 is a 10th characteristic diagram.
FIG. 12 is a block diagram of the pulse generator in the figure, and FIG. 12 is a block diagram of the adder/subtractor in FIG. 40.4OA, 40B, 40C...oscillation device,
41... Oscillator, 42... Frequency divider, 4
3...Temperature sensor, 44...A/D converter, 45...ROM, 45A, 45B...
...Arithmetic unit, 46.46A...Pulse generator, 47...Adder, 47A...Addition/subtraction device.

Claims (1)

【特許請求の範囲】 １、一定の周波数で発振する発振手段と、 前記発振手段の出力を分周する分周器と、 前記分周器の出力に同期して温度を検出する温度センサ
と、 前記分周器の出力に同期して前記温度センサの出力をデ
ィジタル信号に変換するアナログ／ディジタル変換器と
、 前記発振手段における発振周期の温度特性データを予め
記憶しておき前記分周器の出力に同期して前記ディジタ
ル信号の遅れ、進みの度合いに応じた温度補正データを
出力する記憶手段と、前記温度補正データにもとづき前
記分周器の出力に同期して温度補正パルスを出力するパ
ルス発生器と、 前記分周器の出力を前記温度補正パルスで演算する演算
器とを備えたことを特徴とする発振装置。 ２、請求項１記載の発振装置において、 前記演算器は、前記分周器の出力と前記温度補正パルス
を加算する加算器で構成した発振装置。 ３、請求項１記載の発振装置において、 前記演算器は、前記分周器の出力を前記温度補正パルス
で加算及び減算または加算及び間引きする加減算器で構
成した発振装置。 ４、一定の周波数で発振する発振手段と、 前記発振手段の出力を分周する分周器と、 前記分周器の出力に同期して温度を検出する温度センサ
と、 前記分周器の出力に同期して前記温度センサの出力をデ
ィジタル信号に変換するアナログ／ディジタル変換器と
、 前記発振手段における発振周期の温度特性にもとづき前
記分周器の出力に同期して前記ディジタル信号の遅れ、
進みの度合いを演算して温度補正パルスを出力する第１
の演算器と、 前記分周器の出力を前記温度補正パルスで演算する第２
の演算器とを備えたことを特徴とする発振装置。 ５、請求項４記載の発振装置において、 前記第２の演算器は、前記分周器の出力と前記温度補正
パルスを加算する加算器で構成した発振装置。 ６、請求項４記載の発振装置において、 前記第２の演算器は、前記分周器の出力を前記温度補正
パルスで加算及び減算または加算及び間引きする加減算
器で構成した発振装置。[Claims] 1. An oscillating means that oscillates at a constant frequency, a frequency divider that divides the output of the oscillating means, and a temperature sensor that detects temperature in synchronization with the output of the frequency divider. an analog/digital converter that converts the output of the temperature sensor into a digital signal in synchronization with the output of the frequency divider; and an analog/digital converter that stores temperature characteristic data of an oscillation cycle in the oscillation means in advance and outputs the output of the frequency divider. storage means for outputting temperature correction data in accordance with the degree of delay or advance of the digital signal in synchronization with the digital signal; and a pulse generator for outputting temperature correction pulses in synchronization with the output of the frequency divider based on the temperature correction data. An oscillation device comprising: a calculator; and an arithmetic unit that calculates the output of the frequency divider using the temperature correction pulse. 2. The oscillation device according to claim 1, wherein the arithmetic unit includes an adder that adds the output of the frequency divider and the temperature correction pulse. 3. The oscillation device according to claim 1, wherein the arithmetic unit includes an adder/subtractor that adds and subtracts or adds and thins out the output of the frequency divider using the temperature correction pulse. 4. oscillation means that oscillates at a constant frequency; a frequency divider that divides the output of the oscillation means; a temperature sensor that detects temperature in synchronization with the output of the frequency divider; and an output of the frequency divider. an analog/digital converter that converts the output of the temperature sensor into a digital signal in synchronization with the output of the frequency divider based on the temperature characteristics of the oscillation cycle in the oscillation means;
The first one calculates the degree of advance and outputs a temperature correction pulse.
a second computing unit that computes the output of the frequency divider using the temperature correction pulse;
An oscillation device characterized by comprising a computing unit. 5. The oscillation device according to claim 4, wherein the second arithmetic unit is an adder that adds the output of the frequency divider and the temperature correction pulse. 6. The oscillation device according to claim 4, wherein the second arithmetic unit includes an adder/subtractor that adds and subtracts or adds and thins out the output of the frequency divider using the temperature correction pulse.