JPS6130763B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、水晶発振器を用い、１秒間に１ステ
ツプずつモータを駆動して時刻を表示する時計の
改良に関し、特に周囲温度の変化による水晶発振
器の発振周波数の変動によつて生ずる時刻の誤差
を一時蓄積し、この蓄積された誤差が１秒になつ
たときにモータに供給されるパルスを追加又は阻
止して時刻の誤差を自動的に補正する高精度の電
子時計を提供しようとするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a timepiece that uses a crystal oscillator to display the time by driving a motor one step per second. A high-precision electronic clock that temporarily accumulates the resulting time error and automatically corrects the time error by adding or blocking pulses supplied to the motor when the accumulated error reaches 1 second. This is what we are trying to provide.

水晶発振器を用いた電子時計は、一般に従来の
テンプ式時計に比べて非常に高精度であるが、周
囲温度に比べて発振周波数が大きく変動するとい
う欠点を有している。 Electronic watches using crystal oscillators generally have much higher precision than conventional balance-type watches, but they have the disadvantage that their oscillation frequency fluctuates significantly compared to ambient temperature.

第１図ａ、第２図ｂは水晶発振器の周波数温度
特性の例を示している。第１図ａにおいては、温
度t1〔℃〕からt2〔℃〕までは周波数は高くなつ
て時刻は進み、それ以外の温度では時刻は遅れる
ことを示している。また第２図ａにおいては、温
度t3〔℃〕からt4〔℃〕までは周波数が高くなつ
て時刻は進み、t4〔℃〕からt6〔℃〕までは周波
数は低くなつて時刻は遅れるようになる。しかも
その発振周波数の変化は第１図ａでは温度の二次
係数的に変化し、第２図ａでは温度の三次係数的
に変化する。このように周波数の変動は温度に依
存していることがわかる。したがつて時計を高温
や低温の場所で使用する場合温度による時刻誤差
は無視できなくなつてくることもわかる。 FIG. 1a and FIG. 2b show examples of frequency-temperature characteristics of a crystal oscillator. FIG. 1a shows that the frequency increases and the time advances from temperature t1 [° C.] to t2 [° C.], and that the time lags at other temperatures. Also, in Figure 2 a, from temperature t3 [°C] to t4 [°C], the frequency increases and time advances, and from t4 [°C] to t6 [°C], the frequency decreases and time lags. Become. Furthermore, the oscillation frequency changes as a quadratic coefficient of temperature in FIG. 1a, and as a cubic coefficient of temperature in FIG. 2a. It can thus be seen that the frequency fluctuation depends on the temperature. Therefore, it can be seen that when a watch is used in a place with high or low temperatures, the time error due to temperature cannot be ignored.

このように従来周囲温度の変化による水晶発振
器の発振周波数の変動が、時刻の誤差を生じる大
きな原因となつていた。そこで従来では時計の基
準信号発生とは別の発振源を用いて、水晶発振器
の温度変化による周波数の変化を論理的に補正す
る方式が開発されてきているが、温度により生ず
る誤差を補正する回路は非常に複雑なものが多
く、消費電流の増大、コストの面で問題を生じて
いた。 As described above, conventionally, fluctuations in the oscillation frequency of a crystal oscillator due to changes in ambient temperature have been a major cause of time errors. Conventionally, methods have been developed to logically correct frequency changes due to temperature changes in the crystal oscillator using an oscillation source separate from the clock's reference signal generation. Many of these devices are extremely complex, causing problems in terms of increased current consumption and cost.

そこで本発明は比較的簡単な回路構成にて、時
計の周囲温度を検出してその温度により生ずる時
刻の誤差を予め記憶したメモリから一時蓄積し、
誤差が１秒になつた時、時計用のモータに補正用
パルスを供給またはモータに供給されている駆動
パルスを阻止することにより、温度変化による時
刻差の生じない電子時計を提供することを目的と
する。 Therefore, the present invention uses a relatively simple circuit configuration to detect the ambient temperature of the watch and temporarily store the time error caused by the temperature from a pre-stored memory.
The purpose of the present invention is to provide an electronic timepiece that does not cause a time difference due to temperature changes by supplying a correction pulse to a clock motor or blocking a drive pulse being supplied to the motor when the error reaches 1 second. shall be.

以下図面に基づいて詳細に説明する。 A detailed explanation will be given below based on the drawings.

まず第１図ａのような周波数温度特性をもつ水
晶発振器の場合、トリマコンデンサを調整して第
１図ｂのように頂点温度t0〔℃〕で時刻誤差が０
になるようにする。同様に第２図ａのような周波
数温度特性をもつ水晶発振器の場合は、第２図ｂ
のように特性曲線の極小温度t5〔℃〕で時刻誤差
が０になるようにする。このようにすれば、第１
図ｂの場合は温度がどのように変化しても時刻は
遅れるだけになり、第２図ｂの場合は使用範囲を
定めれば時刻は進むようになる。 First, in the case of a crystal oscillator with frequency-temperature characteristics as shown in Figure 1a, by adjusting the trimmer capacitor, the time error becomes 0 at the peak temperature t0 [℃] as shown in Figure 1b.
so that it becomes Similarly, in the case of a crystal oscillator with frequency-temperature characteristics as shown in Figure 2a, Figure 2b
The time error is made to be 0 at the minimum temperature t5 [°C] of the characteristic curve as shown below. If you do this, the first
In the case of Fig. b, the time will only be delayed no matter how the temperature changes, and in the case of Fig. 2b, the time will advance if the range of use is determined.

第３図は、水晶発振器が第１図ｂになるような
遅れ誤差を生じる特性をもつている場合の本発明
の実施例を示すブロツク図である。 FIG. 3 is a block diagram showing an embodiment of the present invention in which the crystal oscillator has characteristics that cause a delay error as shown in FIG. 1b.

２は基準信号発生器であり、分周回路４は基準
信号発生器２からの出力周波数信号を所要周波数
まで分周する回路である。波形整形回路６は分周
回路からの信号を、１秒毎に正、負逆転のパルス
を出力する信号に整形する回路である。駆動回路
８は波形整形回路６からのパルスをモータ１０を
駆動するパルスにまで増幅する回路である。 2 is a reference signal generator, and a frequency dividing circuit 4 is a circuit that divides the output frequency signal from the reference signal generator 2 to a required frequency. The waveform shaping circuit 6 is a circuit that shapes the signal from the frequency dividing circuit into a signal that outputs positive and negative reverse pulses every second. The drive circuit 8 is a circuit that amplifies the pulses from the waveform shaping circuit 6 to pulses that drive the motor 10.

温度検出素子１２は、サーミスタ等の感温素子
で構成され、温度検出回路１４は温度検出素子１
２の温度による抵抗値等の変化を電圧値の変化に
変換する回路である。Ａ―Ｄはコンバータ１６
は、温度検出回路１４からの電圧値の変化を２進
数のデジタル信号に変換する回路である。Ａ―Ｄ
コンバータ１６から出力される２進数のデジタル
信号は誤差メモリ１８に入力する。誤差メモリ１
８には第１図ｂに対応して温度変化により生じる
時刻のおくれ誤差が記憶されている。該メモリ１
８はＡ―Ｄコンバータ１６から出力される２進数
の出力信号により番地が指定されると、指定され
た番地に記憶されている２進数のデジタル信号に
変換された誤差を出力されるように構成されてい
る。 The temperature detection element 12 is composed of a temperature detection element such as a thermistor, and the temperature detection circuit 14 is composed of a temperature detection element 1 such as a thermistor.
This is a circuit that converts changes in resistance value, etc. due to temperature (No. 2) into changes in voltage value. A-D is converter 16
is a circuit that converts a change in voltage value from the temperature detection circuit 14 into a binary digital signal. A-D
The binary digital signal output from converter 16 is input to error memory 18 . error memory 1
8 stores the time lag error caused by temperature change corresponding to FIG. 1b. The memory 1
8 is configured such that when an address is designated by a binary output signal output from the A-D converter 16, an error converted into a binary digital signal stored at the designated address is output. has been done.

一方検出時間カウンタ２０は、分周回路４から
の信号をカウントして、時刻の誤差を検出する時
間間隔を設定するカウンタである。検出時間カウ
ンタ２０の出力はアンドゲート２２の入力の一方
に入力する。アンドゲート２２のもう一方の入力
には分周回路４からの周波数信号が入力してい
る。そしてアンドゲート２２の出力は、分周回路
４からのパルスをカウントするパルス数変換カウ
ンタ２４及び誤差カウンタ２６に入力する。一致
回路２８は、パルス数変換カウンタ２４と誤差メ
モリ１８との出力を比較して、その出力が一致す
ればパルス変換カウンタ２４と検出時間カウンタ
２０をリセツトする回路である。このアンドゲー
ト２２，パルス数変換カウンタ２４および一致回
路２８により、誤差メモリ１８からの誤差データ
に対応する数のパルス信号を出力するパルス信号
発生回路を構成する。 On the other hand, the detection time counter 20 is a counter that counts the signal from the frequency dividing circuit 4 and sets a time interval for detecting a time error. The output of the detection time counter 20 is input to one of the inputs of the AND gate 22. The frequency signal from the frequency divider circuit 4 is input to the other input of the AND gate 22 . The output of the AND gate 22 is input to a pulse number conversion counter 24 that counts pulses from the frequency dividing circuit 4 and an error counter 26. The matching circuit 28 is a circuit that compares the outputs of the pulse number conversion counter 24 and the error memory 18, and resets the pulse conversion counter 24 and the detection time counter 20 if the outputs match. The AND gate 22, the pulse number conversion counter 24, and the matching circuit 28 constitute a pulse signal generation circuit that outputs a number of pulse signals corresponding to the error data from the error memory 18.

そして誤差カウンタ２６は分周回路４からの出
力パルスを計数して蓄積するカウンタであらる。 The error counter 26 is a counter that counts and accumulates the output pulses from the frequency dividing circuit 4.

パルス制御回路３０は、この誤差カウンタ２６
の出力により、波形整回路６に補正用パルスを出
力する回路である。 The pulse control circuit 30 uses this error counter 26
This circuit outputs a correction pulse to the waveform shaping circuit 6 based on the output of the waveform shaping circuit 6.

ここでこの回路の動作を説明する。 The operation of this circuit will now be explained.

周囲温度の変化は、温度検出素子１２、温度検
出回路１４、Ａ―Ｄコンバータ１６により２進数
のデジタル信号に変換される。このデジタル信号
によりその温度変化により生ずるおくれ誤差を誤
差メモリ１８から出力させる。ここで検出する時
間になると、検出時間カウンタ２０の出力はＨレ
ベルになり、分周回路４からの出力パルスがパル
ス数変換カウンタ２４、誤差カウンタ２６でカウ
ントされる。そしてパルス数変換カウンタ２４の
出力と、誤差メモリ１８との出力とが一致する
と、一致回路２８は検出時間カウンタ２０、パル
ス数変換カウンタ２４をリセツトし、分周回路４
からの出力パルスを停止させる。この結果誤差カ
ウンタ２３にはパルス数に変換された時刻の誤差
が蓄積されることになる。以後検出時間カウンタ
２０により検出時間になると前記動作をくり返
す。こうして誤差カウンタ２６には、パルス数に
変換された誤差が蓄積され、この誤差が１秒おく
れになると、パルス制御回路３０は波形整形回路
６に通常よりパルスを１個多く出力させ誤差カウ
ンタ２６のカウント内容をクリアする。この結果
時計の指針は通常より１回多く運針され、時計の
時刻は１秒進んで補正される。 Changes in ambient temperature are converted into binary digital signals by the temperature detection element 12, temperature detection circuit 14, and AD converter 16. This digital signal causes the error memory 18 to output the delay error caused by the temperature change. When the detection time comes, the output of the detection time counter 20 becomes H level, and the output pulses from the frequency dividing circuit 4 are counted by the pulse number conversion counter 24 and the error counter 26. When the output of the pulse number conversion counter 24 and the output of the error memory 18 match, the coincidence circuit 28 resets the detection time counter 20 and the pulse number conversion counter 24, and
Stops the output pulse from. As a result, the error counter 23 accumulates the time error converted into the number of pulses. Thereafter, when the detection time reaches the detection time counter 20, the above operation is repeated. In this way, the error counter 26 accumulates the error converted into the number of pulses, and when this error is delayed by one second, the pulse control circuit 30 causes the waveform shaping circuit 6 to output one more pulse than usual, and the error counter 26 Clear the count contents. As a result, the hands of the watch move one more time than usual, and the time of the watch is corrected by advancing one second.

第４図は第３図におけるパルス制御回路３０、
波形整形回路６の回路図を示し、第５〜６図はそ
のタイムチヤートを示す。 FIG. 4 shows the pulse control circuit 30 in FIG.
A circuit diagram of the waveform shaping circuit 6 is shown, and FIGS. 5 and 6 show its time charts.

第４図に示すようにパルス制御回路３０は、フ
リツプフロツプ３２，３４，３６で構成され、波
形整形回路６はアンドゲート３８，４０，４２，
４４、オアゲート４６、フリツプフロツプ４８、
アンドゲート５０、５２で構成される。 As shown in FIG. 4, the pulse control circuit 30 is composed of flip-flops 32, 34, and 36, and the waveform shaping circuit 6 is composed of AND gates 38, 40, 42, and
44, or gate 46, flipflop 48,
It is composed of AND gates 50 and 52.

誤差カウンタ２６の出力Ｑはフリツプフロツプ
３２、３４のリセツト入力に入力し、フリツプフ
ロツプ３２の出力Ｑはアンドゲート４４に入力
し、出力はアンドゲート４２に入力する。この
アンドゲート４２のもう一方の入力にはアンドゲ
ート３８の出力が入力し、アンドゲート４４のも
う一方の入力にはアンドゲート４０の出力が入力
する。アンドゲート３８には第５図のタイムチヤ
ートに示すような１Hz、２Hz、４Hz８Hz16Hzの信
号が入力し、アンドゲート４０には１Hz、２Hz、
４Hz、16Hzの信号が入力している。この結果アン
ドゲート３８、４０の出力は第５図のタイムチヤ
ート示すようになる。 The output Q of error counter 26 is input to the reset inputs of flip-flops 32 and 34, the output Q of flip-flop 32 is input to AND gate 44, and the output is input to AND gate 42. The output of the AND gate 38 is input to the other input of the AND gate 42, and the output of the AND gate 40 is input to the other input of the AND gate 44. The AND gate 38 receives 1Hz, 2Hz, 4Hz, 8Hz, and 16Hz signals as shown in the time chart in FIG. 5, and the AND gate 40 receives 1Hz, 2Hz, and
4Hz and 16Hz signals are input. As a result, the outputs of the AND gates 38 and 40 become as shown in the time chart of FIG.

一方アンドゲート４２，４４の出力はオアゲー
ト４６に入力する。またアンドゲーート４２の出
力はフリツプフロツプ３２のクロツク入力し、ア
ンドゲート４４の出力はフリツプフロツプ３６の
クロツク入力に入力する。そしてフリツプフロツ
プ３６の出力Ｑはフリツプフロツプ３４のクロツ
ク入力に入力し、該フリツプフロツプ３４の出力
はフリツプフロツプ３６と誤差カウンタ２６の
リセツト入力に入力する。 On the other hand, the outputs of the AND gates 42 and 44 are input to an OR gate 46. The output of AND gate 42 is input to the clock input of flip-flop 32, and the output of AND gate 44 is input to the clock input of flip-flop 36. The output Q of flip-flop 36 is input to the clock input of flip-flop 34, and the output of flip-flop 34 is input to the reset input of flip-flop 36 and error counter 26.

そしてオアゲート４６の出力はフリツプフロツ
プ４８のクロツク入力とアンドゲート５０、５２
の入力の一方に入力する。フリツプフロツプ４８
の出力Ｑ、はそれぞれアンドゲート５０，５２
のもう一方の入力に入力する。そしてアンドゲー
ト５０，５２の出力は、インバータ５４、５６で
構成される駆動回路８を介してモータ１０の駆動
コイルに入力する。 The output of OR gate 46 is then connected to the clock input of flip-flop 48 and AND gates 50, 52.
input to one of the inputs. flipflop 48
The outputs Q, are AND gates 50 and 52, respectively.
input to the other input. The outputs of the AND gates 50 and 52 are input to the drive coil of the motor 10 via a drive circuit 8 composed of inverters 54 and 56.

次にこの回路の動作について第６図のタイムチ
ヤートを用いて説明する。 Next, the operation of this circuit will be explained using the time chart shown in FIG.

通常は誤差カウンタ２６の出力ＱはＬレベルで
あり、フリツプフロツプ３２、３４はリセツトさ
れた状態になる。このためフリツプフロツプ３２
の出力はＨレベルになり、１秒毎に１パルス出
力出力するアンドゲート３８の出力がアンドゲー
ト４２、オアゲート４６を介してフリツプフロツ
プ４８のクロツク入力する。このためにフリツプ
フロツプ４８の出力Ｑ、は第６図のタイムチヤ
ートに示すように交互にＬレベルからＨレベルに
立上り、アンドゲート５０、５２の出力には１秒
毎に交互にパルスが現われる。この結果駆動パル
スは１秒毎に１パルス出力する信号になる。 Normally, the output Q of the error counter 26 is at L level, and the flip-flops 32 and 34 are in a reset state. Therefore, the flip-flop 32
The output of AND gate 38 which outputs one pulse every second is inputted as a clock to flip-flop 48 via AND gate 42 and OR gate 46. For this purpose, the output Q of the flip-flop 48 alternately rises from the L level to the H level as shown in the time chart of FIG. 6, and pulses appear alternately at the outputs of the AND gates 50 and 52 every second. As a result, the drive pulse becomes a signal that outputs one pulse every second.

ここで誤差カウンタ２６に蓄積されたおくれ誤
差が１秒になると、誤差カウンタ２６の出力はＨ
レベルになり、フリツプフロツプ３２、３４のリ
セツトは解除され、そしてアンドゲート４２の出
力信号がＨレベルからＬレベルに立ち下ると、フ
リツプフロツプ３２の出力ＱはＨレベルになり、
出力はＬレベルになる。この結果アンドゲート
４２の出力はＬレベルになり、アンドゲート４４
の出力には１秒毎に２パルス出力するアンドゲー
ト４０の出力があらわれる。該出力はオアゲート
４６を介してフリツプフロツプ４８のクロツク入
力に入力する。この結果駆動パルスは１秒間に瞬
間的に２パルス送られる信号になる。そしてアン
ドゲート１４のパルス目がＨレベルに立ち下る
と、フリツプフロツプ３６の出力ＱもＨレベルに
立ち下る。これによりフリツプフロツプ３４の出
力もＨレベルからＬレベルに立ち下り、フリツ
プフロツプ３６と誤差カウンタ２６をリセツトす
る。これにより誤差カウンタ２６の出力はＬレベ
ルになつてフリツプフロツプ３２、３４をリセツ
トする。そしてフリツプフロツプ３２の出力は
再びＨレベルになり、アンドゲート３８の出力が
フリツプフロツプ４８のクロツク入力に入力し、
駆動パルスは第３図に示すように１秒に１パルス
出力する信号になる。 Here, when the delay error accumulated in the error counter 26 reaches 1 second, the output of the error counter 26 becomes H.
When the output signal of the AND gate 42 falls from the H level to the L level, the output Q of the flip-flop 32 goes to the H level.
The output becomes L level. As a result, the output of the AND gate 42 becomes L level, and the AND gate 44
The output of an AND gate 40 which outputs two pulses every second appears. The output is input via OR gate 46 to the clock input of flip-flop 48. As a result, the drive pulse becomes a signal that is instantaneously sent two pulses per second. When the pulse of the AND gate 14 falls to the H level, the output Q of the flip-flop 36 also falls to the H level. As a result, the output of flip-flop 34 also falls from H level to L level, and flip-flop 36 and error counter 26 are reset. As a result, the output of the error counter 26 goes to L level and resets the flip-flops 32 and 34. Then, the output of the flip-flop 32 becomes H level again, and the output of the AND gate 38 is input to the clock input of the flip-flop 48.
The drive pulse is a signal that outputs one pulse per second as shown in FIG.

このように、時刻のおくれ誤差が１秒になる
と、駆動パルスは１パルス分よけいに出力される
ため時計の指針は１秒分よけいに運針され、時刻
は１秒補正される。 In this way, when the time delay error becomes 1 second, the drive pulses are output in 1-pulse increments, so the hands of the watch are moved in 1-second increments, and the time is corrected by 1 second.

第７図は、水晶発振器の周波数の周波数温度特
性が第２図ｂに示すように進み誤差を生じるよう
な場合のパルス制御回路３０′波形整形回路８′の
回路図を示し、第８図はそのタイムチヤートを示
す。 FIG. 7 shows a circuit diagram of the pulse control circuit 30' waveform shaping circuit 8' when the frequency-temperature characteristic of the frequency of the crystal oscillator causes a leading error as shown in FIG. 2b, and FIG. Show the time chart.

この場合、誤差メモリ１８に第２図ｂのグラフ
に対応する進み誤差が記憶されている。 In this case, the error memory 18 stores a leading error corresponding to the graph of FIG. 2b.

アンドゲート３８′には16Hz、８Hz、４Hz、２
Hz、１Hzの信号が入力し、その出力信号は、通常
アンドゲート４２′を介してフリツプフロツプ４
８′のクロツク入力に入力し、１秒毎に１パルス
出力する駆動パルスになる。そして誤差カウンタ
２６に蓄積された進み誤差が１秒になると、誤差
カウタ２６の出力ＱはＨレベルになり、アンドゲ
ート４２′の出力はＬレベルになつたアンドゲー
ト３８′の出力はアンドゲート４４′を介してフリ
ツプフロツプ３６′のクロツク入力に入力する。
そしてアンドゲート４４′からの出力パルスが立
ち下ると誤差カウンタ２６のカウント内容はクリ
アされる。 AND gate 38' has 16Hz, 8Hz, 4Hz, 2
Hz, 1Hz signals are input, and the output signal is normally passed through an AND gate 42' to a flip-flop 4.
It is input to the clock input of 8' and becomes a driving pulse that outputs one pulse every second. When the advance error accumulated in the error counter 26 reaches 1 second, the output Q of the error counter 26 becomes H level, and the output of AND gate 42' becomes L level. ' to the clock input of flip-flop 36'.
Then, when the output pulse from the AND gate 44' falls, the count contents of the error counter 26 are cleared.

そして再びアンドゲート３８′の出力がアンド
ゲート４２′を介してフリツプフロツプ４８′のク
ロツク入力に入力する。この結果モータに加わる
駆動パルスは第８図に示されるように、パルスが
１個少なくなるため時計の運針が１秒分行なわれ
ず、時刻は１秒遅れて正しい時刻に補正される。 The output of AND gate 38' is again input to the clock input of flip-flop 48' via AND gate 42'. As a result, as shown in FIG. 8, the number of drive pulses applied to the motor is reduced by one, so that the hands of the clock do not move by one second, and the time is corrected to the correct time with a delay of one second.

このように、本実施例によれば誤差を時計用駆
動パルス１個によつて運針される時間まで蓄積す
るので、おくれ誤差の場合、駆動パルスと同じパ
ルスを１個出力し、進み誤差の場合駆動パルス１
個を阻止する。このため、時刻補正用回路は従来
のものに比べて非常に簡単になる。もちろん、蓄
積する誤差は１秒に限らず、１秒の整数倍にする
ことも実施可能であり、同様の効果を生ずる。 In this way, according to this embodiment, the error is accumulated until the time when the hands are moved by one clock drive pulse, so in the case of a lagging error, one pulse same as the drive pulse is output, and in the case of a leading error, the error is accumulated until the time when the hands are moved. Drive pulse 1
prevent individuals. Therefore, the time correction circuit is much simpler than the conventional one. Of course, the accumulated error is not limited to 1 second, but it is also possible to make it an integral multiple of 1 second, and the same effect will be produced.

以上述べたように本発明によれば、１秒毎に１
ステツプ駆動するモータによつて指針を運針する
ような時計において、時刻の補正は１秒間に発生
するパルスを阻止したり増加したりするため、発
振周波数や分周比を変えたりする必要がなくな
り、構成が非常に簡単になるばかりか温度変化に
よる時刻精度の変動のない時計を提供することが
できる。 As described above, according to the present invention, 1
In watches whose hands are moved by a step-driven motor, time correction blocks or increases the pulses that occur per second, eliminating the need to change the oscillation frequency or division ratio. Not only is the configuration extremely simple, but it is also possible to provide a clock whose time accuracy does not fluctuate due to temperature changes.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図、第２図は水晶発振器の周波数温度特性
を示すグラフ、第３図は本発明の実施例を示すブ
ロツク図、第４図はおくれ誤差の場合のパルス制
御回路を示し、第５図、第６図はそのタイムチヤ
ート、第７図は進み誤差をもつ場合のパルス制御
回路を示し、第８図はそのタイムチヤート。 １２……温度検出素子、１４……温度検出回
路、１６……Ａ―Ｄコンバータ、１８……誤差メ
モリ、２０……検出時間カウンタ、２４……パル
ス数変換カウンタ、２６……誤差カウンタ、３０
……パルス制御回路。 Figures 1 and 2 are graphs showing the frequency-temperature characteristics of a crystal oscillator, Figure 3 is a block diagram showing an embodiment of the present invention, Figure 4 shows a pulse control circuit in the case of a delay error, and Figure 5 , FIG. 6 is a time chart thereof, FIG. 7 is a pulse control circuit with a leading error, and FIG. 8 is a time chart thereof. 12...Temperature detection element, 14...Temperature detection circuit, 16...A-D converter, 18...Error memory, 20...Detection time counter, 24...Pulse number conversion counter, 26...Error counter, 30
...Pulse control circuit.

Claims (1)

【特許請求の範囲】[Claims] １ 水晶発振器と、前記水晶発振器からの信号を
分周する分周回路と、時計駆動用のモータと、前
記分周回路からの出力信号により前記により前記
モータを１秒間に１ステツプ駆動させる信号を形
成するための波形性形回路と、を有する時計にお
いて、温度を検出する温度検出手段と、前記温度
検出手段によつて検出された温度をデジタルデー
タに変換するＡ―Ｄ変換器と、各温度に対応した
時刻の誤差データが記憶され前記Ａ―Ｄ変換器か
らのデジタルデータによつて所望の誤差データを
出力する誤差メモリと、前記誤差データに対応し
た数のパルス信号を出力するパルス信号発生回路
と、前記パルス信号発生回路を一定時間毎に動作
させるパルス数検出カウンタと、前記パルス信号
発生回路からのパルスをカウントして蓄積する誤
差カウンタと、前記誤差カウンタのカウント値が
１秒の誤差に対応する値になつたときに前記モー
タに１秒間に供給されるパルス数を可変させ前記
誤差カウンタをリセツトさせるパルス出力回路
と、を付加したことを特徴とする温度補正水晶時
計。1 A crystal oscillator, a frequency dividing circuit that divides the signal from the crystal oscillator, a clock driving motor, and a signal that drives the motor one step per second using the output signal from the frequency dividing circuit. A timepiece having a waveform shaping circuit for forming a waveform, a temperature detecting means for detecting temperature, an AD converter for converting the temperature detected by the temperature detecting means into digital data, and a waveform shaping circuit for forming each temperature. an error memory that stores error data at a time corresponding to the time and outputs desired error data based on digital data from the A-D converter; and a pulse signal generator that outputs a number of pulse signals corresponding to the error data. a pulse number detection counter that operates the pulse signal generation circuit at regular intervals; an error counter that counts and accumulates pulses from the pulse signal generation circuit; and a count value of the error counter that has an error of 1 second. 1. A temperature-compensated crystal watch, further comprising: a pulse output circuit that varies the number of pulses supplied to the motor per second and resets the error counter when the error counter reaches a value corresponding to .