JPH01286436A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01286436A
JPH01286436A JP11485388A JP11485388A JPH01286436A JP H01286436 A JPH01286436 A JP H01286436A JP 11485388 A JP11485388 A JP 11485388A JP 11485388 A JP11485388 A JP 11485388A JP H01286436 A JPH01286436 A JP H01286436A
Authority
JP
Japan
Prior art keywords
trenches
epitaxial layer
grooves
oxide film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11485388A
Other languages
English (en)
Inventor
Noriyuki Inoue
敬之 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11485388A priority Critical patent/JPH01286436A/ja
Publication of JPH01286436A publication Critical patent/JPH01286436A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体基板上のエピタキシャル層に掘った溝を絶縁物で
充填して分離領域を形成して半導体装置を製造する方法
に関し、 溝付近の欠陥の発生を防止することを目的とし、半導体
基板上に形成されたエピタキシャル層に幅が狭く、かつ
、深さの深い溝を互いに近接して複数形成する溝形成工
程と、該複数の溝の間の該エピタキシャル層を選択的に
酸化して該複数の溝を結ぶ該エピタキシャル層に酸化層
で充填され底が該半導体基板まで到達する一つの溝を形
成する酸化工程とを含むよう構成する。
(産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特に半導体基板
上に形成されたエピタキシャル層に掘った溝を絶縁物で
充填して分離領域を形成して半導体装置を製造する方法
に関する。
半導体装置の高集積化に伴い、絶縁層をより狭い領域に
より深く埋設する素子分離技術が不可欠となってきてい
る。この素子分離技術のうち、近年のドライエツチング
技術の進歩発展により、微細な幅を制御性よく半導体基
板に形成できるようになったため、溝充填分離技術がよ
く用いられる。
この溝充填分離では、半導体基板上のエピタキシャル層
に欠陥をもたらすことなく溝を形成し、かつ、その溝内
に絶縁物を充填することが重要となる。
〔従来の技術〕
第3図は従来の半導体装置の製造方法の一例の各製造工
程での装置断面図を示す。同図中、1はシリコン(S 
i )からなる半導体基板8上に形成されたエピタキシ
ャル層で、まず第3図(A)に示す如くこれにドライエ
ツチングによりU溝2が形成された復、熱酸化法を適用
してU溝2の内壁にS!02による酸化膜3が形成され
、またエピタキシャル層1の表面に酸化膜4が形成され
る。
次に、第3図(B)に足す如く化学気相成長法(CVD
法)を適用してU溝2の内部に多結晶3iを充填して多
結晶3i層5aを形成すると共に、U溝2の外部にも多
結晶S1膜5bを形成する。
次に、U溝2の外部の多結晶Si膜5bだけを第3図(
C)に示す如く公知のメカノケミカルボリジングにより
除去する。そして最後に熱酸化を行なって第3図(D)
に示す如く多結晶3i層5a上に5tOzからなる酸化
膜6を形成する。
これにより、半導体装置の表面は酸化膜4及び6で覆わ
れることになる。
〔発明が解決しようとする課題〕
しかるに、第3図(D)に示した絶縁膜6形成のための
熱酸化を行なうと、その際に体積膨脂によりU溝2付近
のエピタキシャル層1にピンホール状の欠陥7が発生す
ることがあった。このため、欠陥7がトランジスタ形成
部分に生じた場合には、コレクタ・エミッタ間やベース
・lミッタ間にリークが生じ、トランジスタの特性を劣
化させ、歩留りを下げるという欠点があった。
本発明は上記の点に鑑みてなされたもので、溝付近の欠
陥の発生を防止できる半導体装置の製造方法を提供する
ことを目的とする。
〔課題を解決するための手段〕
上記目的を達成するため、本発明は第1図の原理説明図
に示すように溝形成工程10と酸化工程11とを含むよ
う構成したものである。
ここに、溝形成工程10はエピタキシャル層に幅が狭く
、かつ、深さの深い溝を互いに近接して複数形成する。
また酸化工程11は上記複数の溝の間のエピタキシャル
層を選択的に酸化して酸化層が充填された一つの溝を形
成する。
〔作用〕
酸化工程11により複数の溝を結ぶエピタキシャル層に
酸化層で充填された一つの溝を形成するが、そのために
行なわれる選択酸化によりエピタキシャル層が体積膨脂
を生じる。
しかして、本発明によれば、複数の溝が互いに近接して
配置されているので、上記の体積膨脂はこれら複数の溝
により吸収され応力を額用する。
〔実施例〕
第2図は本発明の一実施例の各製造工程での装置断面図
を示す。同図中、12は3iよりなる例えばP型の半導
体基板、13はN型3i工ピタキシヤル層、14は5t
Ozよりなる酸化膜で、エピタキシャル層13上に被覆
形成されている。本実施例ではまず、上記の酸化膜14
が被覆形成されているエピタキシャル層13に、公知の
ペリフェラルエツチング法を適用して第2図(A)に示
す如く幅(間口)が狭く(例えば2000〜3000人
)、かつ、深さの深い2本のU溝15及び16を互いに
近接して形成する。
次に2本のU溝15及び16の間の酸化膜14をマスク
として用いてエツチング法を適用して除去する。これに
より、第2図(B)に17で示す如くU溝15及び16
の間はエピタキシャル層13の表面が露出する。
次に上記のUil 5及び16の間の領[17に対して
酸化膜IIをマスクとして酸素をイオン注入するか、又
は、熱酸化法を適用することにより選択的にSiの酸化
を行なう。これにより、第2図(C)に示す如く、2本
の満15及び16内とそれらを結ぶ領域にSiO2から
なる酸化E18が充填された一つの溝が形成される。こ
の酸化層18が素子分離領域を形成する。
ここで、上記の酸化層18形成時にエピタキシャル層1
3の体積が膨脂しても、それはU溝15゜16により吸
収される。
なお、本発明は上記の実施例に限定されるものではなく
、U溝の本数は3本以上でもよく、また溝形状はUWI
iに限らずV溝等でもよい。
〔発明の効果〕
上述の如く、本発明によれば、複数の溝の間の半導体領
域を選択酸化する際の体積膨脂を複数の溝により吸収し
て応力を緩和するようにしたため、溝付近の欠陥の発生
を防止することができ、よってコレクタ・エミッタ間、
ベース・エミッタ間のリークを防ぎ、トランジスタの特
性を劣化することなく歩留りを向上でき、また従来の製
造方法に比べて工程数を短縮できる等の特長を有するも
のである。
【図面の簡単な説明】
第1図は本発明の詳細な説明図、 第2図は本発明の一実施例の各製造、[程での装置断面
図、 第3図は従来方法の一例の各製造工程での装置断面図で
ある。 図において、 10は溝形成工程、 11は酸化工程、 13はエピタキシャル層、 14は酸化膜、 15.16はU溝、 18は酸化層 を示す。 特許出願人 富 士 通 株式会社 1!2図

Claims (1)

  1. 【特許請求の範囲】  半導体基板上に形成されたエピタキシャル層(13)
    に幅が狭く、かつ、深さの深い溝(15、16)を互い
    に近接して複数形成する溝形成工程(10)と、 該複数の溝(15、16)の間の該エピタキシャル層(
    13)を選択的に酸化して該複数の溝(15、16)を
    結ぶ該エピタキシャル層(13)に酸化層(18)で充
    填され底が該半導体基板まで到達する一つの溝を形成す
    る酸化工程(11)と を含むことを特徴とする半導体装置の製造方法。
JP11485388A 1988-05-13 1988-05-13 半導体装置の製造方法 Pending JPH01286436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11485388A JPH01286436A (ja) 1988-05-13 1988-05-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11485388A JPH01286436A (ja) 1988-05-13 1988-05-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01286436A true JPH01286436A (ja) 1989-11-17

Family

ID=14648342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11485388A Pending JPH01286436A (ja) 1988-05-13 1988-05-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01286436A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4139200A1 (de) * 1991-01-16 1992-07-23 Gold Star Electronics Verfahren zum bilden einer isolierten schicht einer halbleitervorrichtung
JP2002353230A (ja) * 2001-05-25 2002-12-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
EP1601010A2 (fr) * 2004-05-26 2005-11-30 St Microelectronics S.A. Formation de tranchées obliques
KR100675892B1 (ko) * 2005-05-06 2007-02-02 주식회사 하이닉스반도체 반도체 장치의 소자분리영역 형성 방법 및 이에 의한반도체 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4139200A1 (de) * 1991-01-16 1992-07-23 Gold Star Electronics Verfahren zum bilden einer isolierten schicht einer halbleitervorrichtung
DE4139200C2 (de) * 1991-01-16 1993-12-23 Gold Star Electronics Verfahren zum Bilden einer inselförmigen isolierten Siliziumschicht in einer Halbleitervorrichtung
JP2002353230A (ja) * 2001-05-25 2002-12-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
EP1601010A2 (fr) * 2004-05-26 2005-11-30 St Microelectronics S.A. Formation de tranchées obliques
US7226870B2 (en) 2004-05-26 2007-06-05 Stmicroelectronics S.A. Forming of oblique trenches
EP1601010A3 (fr) * 2004-05-26 2009-01-21 St Microelectronics S.A. Formation de tranchées obliques
KR100675892B1 (ko) * 2005-05-06 2007-02-02 주식회사 하이닉스반도체 반도체 장치의 소자분리영역 형성 방법 및 이에 의한반도체 장치

Similar Documents

Publication Publication Date Title
JPS63314844A (ja) 半導体装置の製造方法
JPH05152429A (ja) 半導体装置の製造方法
KR950004972B1 (ko) 반도체 장치의 필드산화막 형성 방법
US5432118A (en) Process for forming field isolation
JPH02119238A (ja) 半導体装置およびその製造方法
JPH01286436A (ja) 半導体装置の製造方法
JPS61214446A (ja) 半導体装置の製造方法
JPH02277253A (ja) 半導体装置の製造方法
JPS5958838A (ja) 半導体装置
JPH05849B2 (ja)
JP2955838B2 (ja) 半導体装置の製造方法
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JPS61166041A (ja) 絶縁分離方法
JPH05291395A (ja) 半導体装置の製造方法
JP2757358B2 (ja) 半導体装置の製造方法
JPS60208843A (ja) 半導体装置の製造方法
JPS61256739A (ja) 半導体装置の製造方法
JPS58200554A (ja) 半導体装置の製造方法
JPS63188952A (ja) 半導体装置の製造方法
KR100188092B1 (ko) 반도체 소자 및 그 제조 방법
JPH05121537A (ja) 半導体装置の製造方法
JPS58190040A (ja) 半導体装置の製造方法
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법
JPS62213258A (ja) 半導体装置の製造方法