JPH01270239A - 電子部品の実装構造 - Google Patents
電子部品の実装構造Info
- Publication number
- JPH01270239A JPH01270239A JP63099671A JP9967188A JPH01270239A JP H01270239 A JPH01270239 A JP H01270239A JP 63099671 A JP63099671 A JP 63099671A JP 9967188 A JP9967188 A JP 9967188A JP H01270239 A JPH01270239 A JP H01270239A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- intervening member
- way
- printed board
- dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
電子部品の実装構造に関し、
特に介在部材を介して電子部品をプリント板に実装した
場合の信頼性向上を目的とし、電子部品の出力端子、お
よびプリント板の回路パターン対応に形成された回路接
続手段を備えた前記介在部材を、その各辺の寸法が本来
の各辺の寸法よりも小さくなる形に分割した点に特徴を
有する。
場合の信頼性向上を目的とし、電子部品の出力端子、お
よびプリント板の回路パターン対応に形成された回路接
続手段を備えた前記介在部材を、その各辺の寸法が本来
の各辺の寸法よりも小さくなる形に分割した点に特徴を
有する。
本発明は、介在部材を介して電子部品をプリント板に実
装する際に適用される電子部品の実装構造に関する。
装する際に適用される電子部品の実装構造に関する。
第３図ｆａ）と（ｂｌは従来の電子部品の実装構造を示
す要部斜視図と要部側断面図である。
す要部斜視図と要部側断面図である。
集積回路素子等のように発熱量の大きい電子部品１０を
プリント板２０に実装する場合は、第３図に示すように
、電子部品１０とプリント板２０との間に介在部材ｌを
配置するのが通例になっている。この介在部材１は、表
裏に貫通する形の回路接続手段（以下ビアと呼ぶ）２を
、電子部品１０側の出力端子１１．およびプリント板２
０側の回路パターン１９対応に装備している。図中、５
はビア２．出力端子１１２回路パターン１９上にそれぞ
れ半田メツキの形で被着されているバンプと呼ばれる半
田であって、３亥バンフ゛５はボンディング時の熱によ
ってン容融してビア２と出力端子１１．ビア２と回路パ
ターン１９をそれぞれ電気的に接続する。
プリント板２０に実装する場合は、第３図に示すように
、電子部品１０とプリント板２０との間に介在部材ｌを
配置するのが通例になっている。この介在部材１は、表
裏に貫通する形の回路接続手段（以下ビアと呼ぶ）２を
、電子部品１０側の出力端子１１．およびプリント板２
０側の回路パターン１９対応に装備している。図中、５
はビア２．出力端子１１２回路パターン１９上にそれぞ
れ半田メツキの形で被着されているバンプと呼ばれる半
田であって、３亥バンフ゛５はボンディング時の熱によ
ってン容融してビア２と出力端子１１．ビア２と回路パ
ターン１９をそれぞれ電気的に接続する。
なお、前記介在部材１は、電子部品１０とプリント板２
０との熱膨脹率の差を吸収するために配置されるもので
あることは周知である。
０との熱膨脹率の差を吸収するために配置されるもので
あることは周知である。
しかしながら、電子部品１０が大型化してきて、端子間
の距離りが大きくなってくると、介在部材１を配置した
だけでは両者間の熱膨張率差に起因する応力を吸収する
ことができず、このため第３図（ｂｌに示すように、バ
ンプ５に亀裂（以下クラックと呼ぶ）１５を生じる事故
が屡々発生していた。
の距離りが大きくなってくると、介在部材１を配置した
だけでは両者間の熱膨張率差に起因する応力を吸収する
ことができず、このため第３図（ｂｌに示すように、バ
ンプ５に亀裂（以下クラックと呼ぶ）１５を生じる事故
が屡々発生していた。
本発明は電子部品１０の大型化に伴って頻発傾向にある
上記トラブルを解決するためになされたものである。
上記トラブルを解決するためになされたものである。
本発明による電子部品の実装構造は、第１図の実施例図
、および第２図の介在部材の一形成例図に示すように、
電子部品１０側の出力端子１１．およびプリント板２０
側の回路パターン１９対応に形成されたビア２を備えた
前記介在部材１を、その各辺の寸法が本来の各辺の寸法
よりも小さくなる形でこれを複数個（本例の場合はｌａ
、 ｌｂ、 ｌｃ、 Ｉｄの４個）に分割した構成にな
っている。
、および第２図の介在部材の一形成例図に示すように、
電子部品１０側の出力端子１１．およびプリント板２０
側の回路パターン１９対応に形成されたビア２を備えた
前記介在部材１を、その各辺の寸法が本来の各辺の寸法
よりも小さくなる形でこれを複数個（本例の場合はｌａ
、 ｌｂ、 ｌｃ、 Ｉｄの４個）に分割した構成にな
っている。
このように介在部材１を分割することにより、端子間の
最長距離が従来のしからｌに短縮（この場合は約半分に
短縮されたことになる）されるため、熱膨張率差による
応力も緩和されるので、前記第３図に示した障害、即ち
クラック１５の発生率が減少する。
最長距離が従来のしからｌに短縮（この場合は約半分に
短縮されたことになる）されるため、熱膨張率差による
応力も緩和されるので、前記第３図に示した障害、即ち
クラック１５の発生率が減少する。
以下実施例図に基づいて本発明の詳細な説明する。
第１図は本発明の一実施例を示す要部斜視図、第２図は
介在部材の一形成例を示す模式的平面図であるが、前記
第３図と同一部分には同一符号を付している。
介在部材の一形成例を示す模式的平面図であるが、前記
第３図と同一部分には同一符号を付している。
第１図、及び第２図に示すように、本発明による電子部
品の実装構造は、電子部品１ｏとプリント板２０との間
に介在させた介在部材１を、ｌａ、 ｌｂ。
品の実装構造は、電子部品１ｏとプリント板２０との間
に介在させた介在部材１を、ｌａ、 ｌｂ。
ｌｃ、 ｌｄの４つに分割した形になっている。
このため、従来はビア２間の最長距離がしてあったもの
が、その約半分のｌになり、従って両端の各ビア２に作
用する熱膨張率差による歪も約半分になる。その結果、
応力が緩和され、前記クランク１５の発生率は必然的に
減少する。
が、その約半分のｌになり、従って両端の各ビア２に作
用する熱膨張率差による歪も約半分になる。その結果、
応力が緩和され、前記クランク１５の発生率は必然的に
減少する。
なお、本実施例では、介在部材ｌを４つに分割した構成
になっているが、この分割数や分割部位については、電
子部品１０の形状や熱の分布状況に応して適宜決定すれ
ば良い。
になっているが、この分割数や分割部位については、電
子部品１０の形状や熱の分布状況に応して適宜決定すれ
ば良い。
以上の説明から明らかなように本発明によれば、介在部
材と電子部品間、或いは介在部材とプリント板間の熱膨
張率差に起因するバンプの破壊を有効、且つ的確に防止
し得る、といった優れた工業的効果がある。
材と電子部品間、或いは介在部材とプリント板間の熱膨
張率差に起因するバンプの破壊を有効、且つ的確に防止
し得る、といった優れた工業的効果がある。
第１図は本発明の一実施例を示す要部斜視図、第２図は
介在部材の一形成例を示す模式的平面図、 第３図（ａｌと（ｂ）は従来の電子部品の実装構造を示
す要部斜視図と要部側断面図である。 図中、■は介在部材、 １ａと１ｂと１０とｌｄは分割された介在部材、２はビ
ア、 ５はバンプ、 １０は電子部品、 １１は出力端子、 ｌ５はクラック（亀裂）、 １９は回路パターン、 ２０はプリント板、 をそれぞれ示す。 ／￥発明ｎ−失絶刑図 第１図 り 全五部没”ｊ−ｆｆ３八例図 第２図
介在部材の一形成例を示す模式的平面図、 第３図（ａｌと（ｂ）は従来の電子部品の実装構造を示
す要部斜視図と要部側断面図である。 図中、■は介在部材、 １ａと１ｂと１０とｌｄは分割された介在部材、２はビ
ア、 ５はバンプ、 １０は電子部品、 １１は出力端子、 ｌ５はクラック（亀裂）、 １９は回路パターン、 ２０はプリント板、 をそれぞれ示す。 ／￥発明ｎ−失絶刑図 第１図 り 全五部没”ｊ−ｆｆ３八例図 第２図
Claims (1)
- 【特許請求の範囲】 電子部品（１０）の出力端子（１１）とプリント板（
２０）の回路パターン（１９）とに対応する回路接続手
段（２）を備えた介在部材（１）を介して電子部品（１
０）のの実装を行う実装構造において、 前記介在部材（１）を、その各一辺の寸法が本来の寸法
よりも小さくなる形で、これを複数個に分割したことを
特徴とする電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099671A JPH01270239A (ja) | 1988-04-21 | 1988-04-21 | 電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099671A JPH01270239A (ja) | 1988-04-21 | 1988-04-21 | 電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01270239A true JPH01270239A (ja) | 1989-10-27 |
Family
ID=14253497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63099671A Pending JPH01270239A (ja) | 1988-04-21 | 1988-04-21 | 電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01270239A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288445B1 (en) | 1998-08-04 | 2001-09-11 | Nec Corporation | Semiconductor device |
| US6989607B2 (en) | 2002-03-20 | 2006-01-24 | International Business Machines Corporation | Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers |
-
1988
- 1988-04-21 JP JP63099671A patent/JPH01270239A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288445B1 (en) | 1998-08-04 | 2001-09-11 | Nec Corporation | Semiconductor device |
| US6989607B2 (en) | 2002-03-20 | 2006-01-24 | International Business Machines Corporation | Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| KR100247716B1 (ko) | 구조가강화된볼그리드어레이반도체패키지및시스템 | |
| JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
| US4413308A (en) | Printed wiring board construction | |
| US6521984B2 (en) | Semiconductor module with semiconductor devices attached to upper and lower surface of a semiconductor substrate | |
| US4453176A (en) | LSI Chip carrier with buried repairable capacitor with low inductance leads | |
| JPH09205163A (ja) | 半導体パッケージング構造及び半導体パッケージを形成する方法 | |
| JPH0645506A (ja) | 集積回路チップ取付け装置 | |
| JP2001168131A (ja) | 薄型相互接続構造 | |
| US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
| JPH01270239A (ja) | 電子部品の実装構造 | |
| JP2001257289A (ja) | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 | |
| JPH0661304A (ja) | 半導体素子のボンディング方法 | |
| JP2708696B2 (ja) | 半導体素子実装コネクタ | |
| JPS6450539A (en) | Connection of electronic component and transfer type microlead faceplate used therefor | |
| JP4128722B2 (ja) | 回路基板および電子機器 | |
| JP3936485B2 (ja) | プリント配線基板ユニットおよび基板用矯正部品 | |
| JPH10209207A (ja) | チップの実装方法 | |
| JPS60100443A (ja) | 半導体装置の実装構造 | |
| JP2000164628A (ja) | 電子部品及びフェイスダウン実装構造 | |
| JPS5853838A (ja) | 半導体装置 | |
| JPS5931091A (ja) | 混成集積回路装置 | |
| JPH1117070A (ja) | 半導体装置 | |
| JPH10209220A (ja) | プリント基板 | |
| JPH03273673A (ja) | 半導体装置 |