JPH01265568A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01265568A
JPH01265568A JP9412388A JP9412388A JPH01265568A JP H01265568 A JPH01265568 A JP H01265568A JP 9412388 A JP9412388 A JP 9412388A JP 9412388 A JP9412388 A JP 9412388A JP H01265568 A JPH01265568 A JP H01265568A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
hydrogen
channel section
halogen
excited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9412388A
Other languages
English (en)
Other versions
JP2621327B2 (ja
Inventor
Takeshi Takaishi
高石 武史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9412388A priority Critical patent/JP2621327B2/ja
Publication of JPH01265568A publication Critical patent/JPH01265568A/ja
Application granted granted Critical
Publication of JP2621327B2 publication Critical patent/JP2621327B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明は多結晶シリコンをチャネル部の一部に含み、シ
リコンとアルミニウムのコンタクトを少なくともその一
部に有する半導体装置の作成方法に関する。
[従来の技術] 従来、チャネル部に多結晶シリコンを用いた電界効果型
トランジスタではチャネル部に流れる電流のON状態と
OFF状態でのドレイン・ソース間電流の比が結晶シリ
コンのチャネル部を持つものに比べて数桁小さい等特性
面で問題があるため、水素プラズマ処理等による水素化
を行ない特性を改善する努力がなされてきた。水素プラ
ズマ処理を行なう場合には、300〜500℃くらいか
ら添加された水素がはずれ易くなることからアルミニウ
ムとシリコンのコンタクトの合金化停会ての熱処理工程
を終えた後に水素化を行なっていた。(特公昭62−4
5712) [発明が解決しようとする課題] しかし、アルミニウムによる配線を行なった後に水素プ
ラズマ処理を行なうと、荷電の偏りによってトランジス
タがダメージを受は特性が劣化してしまい易かった。
〔課題を解決するための手段1 本発明はゲイト絶縁層形成後、アルミニウム層形成前に
、水素、不活性ガスまたは塩素のようなハロゲン元素、
特に水素を高電圧放電、高周波またはマイクロ波エネル
ギにより励起した雰囲気の中に浸し、アルミニウム配線
を行なった後に再び励起されていない前記ガス雰囲気中
で400℃〜500℃、特に450℃くらいの熱処理を
行なうことによって、アルミニウム配線と多結晶シリコ
ンとのコンタクトの合金化と多結晶シリコンへの水素、
不活性ガスまたは塩素のようなハロゲン元素の添加を同
時に成就するものである6〔実 施 例〕 以下にその実施例に従って本発明を説明する。
第1図はMO3型電界効果薄膜トランジスタの縦断面図
である。
この発明は、先ず、石英基板l上に100人〜lOμm
の多結晶シリコン薄膜2を形成することによって成就し
た。これはシラン(S i Ha )、ジクロールシラ
ン(SiH*Cβ2)、その他の珪化物は反応性気体と
してO,l”loOTorrCmmHg)の圧力状態に
した上500〜900℃の温度で行なういわゆる減圧気
相法によった0発熱は抵抗加熱を用いたが、誘導加熱法
でもよい。
もちろん室温〜500℃の温度でグロー放電法、スパッ
タ法または蒸着法を利用してもよい。
ホトエッチ等によるパターニングを行ない、各トランジ
スタを分離した後、熱酸化によってゲート絶縁膜3を1
00〜2000人の厚さで形成した。このゲート絶縁膜
はスパックやCVD法等で形成してもよく、また、窒化
膜でもよい。
加えて、ゲート絶縁11i3上に2と同様な方法で多結
晶シリコン薄膜を形成しリンを拡散して電気伝導度を上
げた後、パターニングしてゲート電極4を形成した。ゲ
ート電極4はアルミニウム、モリブデンまたはタングス
テン等でも良い。
さらにイオン打ち込み法によってソース及びドレイン領
域を形成し、その上にスパッタで200人〜10umの
厚さの酸化珪素の層間絶縁膜5を形成した。これはCV
D等の気相法で形成してもよく、また材質は窒化珪素で
もよい。
この状態で圧力0.01〜L OOOmHgで水素、塩
素のようなハロゲン元素を励起した雰囲気中に基板を浸
した。ここではプラズマCVD装置を用いて、1〜20
MHzの高周波をかけることによって水素ガスを励起し
た。この際基板を抵抗加熱により100〜500℃の温
度に保って励起した。しかし、水素原子とシリコンとの
結合は300〜500℃ではずれ易くなるため250℃
以上の高温で励起ガスによる添加を行った場合は少なく
とも基板温度が250℃程度に下がるまでは前記励起ガ
ス中に浸しておくほうが良い、基板温度、ガスの種類及
びガス濃度によっても変化するが、一般にある程度の時
間を経れば励起ガスによって多結晶シリコンになされた
添加は飽和の傾向を示す。ここでは20〜200分間励
起したガス中に基板を浸した。また、励起は高電圧放電
やマイクロ波エネルギーで行ってもよい。
その後、アルミニウム配線とのコンタクト用の穴をあけ
、スパックによってアルミニウム膜を形成しパターニン
グしてアルミニウム配線6を作った。アルミニウム膜の
形成はEB等を用いた蒸着法で行ってもよい。
この状態で圧力1〜1000mmHgの励起していない
前記ガス雰囲気中で300〜500℃の熱処理を行なう
、ここでは常圧の水素ガス雰囲気中で350℃・60分
の熱処理を行った。水素ガスは1〜100%のものを用
いるが、ここでは装置の安全上の観点から1〜10%の
水素を窒素で希釈したガスを用いた。ここで、前記のよ
うに水素原子とシリコンとの結合が切れ易くなっている
ため、できるだけ高濃度な水素雰囲気中に基板を浸した
まま室温まで基板の温度を下げるのが望ましい。
第2図は本発明を用いて三次元MIS型電界効果トラン
ジスタを作成した実施例の断面図である。この第2図で
はひとつのMIS型電界効果トランジスタの上面に第2
のMIS型電界効果トランジスタを設け、従来の2倍以
上の高密度の集積回路(LSI、VLSI)を製造しよ
うとするものである。
以下、図面に従って説明する。
半導体基板7上に酸化珪素又は窒化珪素のような絶縁M
8を100〜2000人の厚さで形成した。加えて半導
体等のゲイト電極9を設け、ボロン又はリンを混入させ
ることによってPチャネル又はNチャネルのソース・ド
レイン領域を形成させた。さらにこの上面に酸化珪素又
は窒化珪素等で厚さ100〜2000人の層間絶縁膜1
0を形成した。この絶縁膜10は、上側に第2のMIS
型電界効果トランジスタを作る際の加工の容易さから上
面をできるだけ平坦にするのが望ましい。
この後、この上面に多結晶シリコン膜11を厚さ100
〜2000人で形成し、さらにその上面に100〜20
00人の厚さの絶縁膜12を形成し、その上面にゲイト
電極13を設けた。更に、層間絶縁層14を形成した後
、前記水素、不活性ガスまたは塩素のようなハロゲン元
素が励起された雰囲気の中に浸した。ここでは水素ガス
を13.56MHzの高周波で励起した0次にコンクク
ト用の穴を開け、アルミニウム配線15を作製する。そ
の後、励起されていない前記水素、不活性ガスまたは塩
素のようなハロゲン元素雰囲気中でシリコンとアルミニ
ウムのコンタクトの合金化を行なった。ここでは窒素で
希釈した10%水素ガス中に温度300〜380℃で3
0〜200分間熱処理を行ない、前記励起したガスによ
って添加された水素を逃すことなくシリコンとアルミニ
ウムのコンタクトの合金化を行なった。
[発明の効果] 以上述べたように、本発明はトランジスタにダメージを
与^ることなくチャネル部の多結晶シリコンの結晶界面
における未結合手等による再結合中心を水素、不活性ガ
スまたは塩素のようなハロゲン元素を混入することによ
って中和かつ消滅せしめ、多結晶シリコンと前記原子と
の結合をはずすことなく多結晶シリコンと配線用アルミ
ニウムとのコンタクトの合金化を行なうことによって、
半導体装置のチャネル部の高移動度化とコンタクトの低
抵抗化を同時に成就するものである。
【図面の簡単な説明】
第1図は本発明をMOS型電界効果薄膜トランジスタに
応用した実施例の縦断面図である。 第2図は本発明を三次元MIS型電界効果トランジスタ
に応用した実施例の縦断面図である。 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)/−Vl 第1図

Claims (1)

    【特許請求の範囲】
  1.  絶縁ゲイト型電界効果トランジスタのチャネル領域の
    少なくとも一部が多結晶シリコンよりなる半導体装置作
    製方法において、前記多結晶シリコン上のゲイト絶縁層
    形成後に、水素、不活性ガスまたは塩素のようなハロゲ
    ン元素が励起された雰囲気の中に浸し、アルミニウム配
    線を行なった後に再び励起されていない前記ガス雰囲気
    中で熱処理を行なうことを特徴とする半導体装置作成方
    法。
JP9412388A 1988-04-15 1988-04-15 半導体装置の製造方法 Expired - Fee Related JP2621327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9412388A JP2621327B2 (ja) 1988-04-15 1988-04-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9412388A JP2621327B2 (ja) 1988-04-15 1988-04-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01265568A true JPH01265568A (ja) 1989-10-23
JP2621327B2 JP2621327B2 (ja) 1997-06-18

Family

ID=14101645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9412388A Expired - Fee Related JP2621327B2 (ja) 1988-04-15 1988-04-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2621327B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738118A (ja) * 1992-12-22 1995-02-07 Korea Electron Telecommun 薄膜トランジスタの製造方法
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
EP1993141A1 (en) * 2007-05-17 2008-11-19 Samsung Electronics Co., Ltd. ZnO-based thin film transistor and method of manufacturing the same
JP2009027200A (ja) * 1992-04-06 2009-02-05 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置及びその作製方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US7855106B2 (en) 1991-08-26 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2009027200A (ja) * 1992-04-06 2009-02-05 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置及びその作製方法
JP4503671B2 (ja) * 1992-04-06 2010-07-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH0738118A (ja) * 1992-12-22 1995-02-07 Korea Electron Telecommun 薄膜トランジスタの製造方法
EP1993141A1 (en) * 2007-05-17 2008-11-19 Samsung Electronics Co., Ltd. ZnO-based thin film transistor and method of manufacturing the same
US7638360B2 (en) 2007-05-17 2009-12-29 Samsung Electronics Co., Ltd. ZnO-based thin film transistor and method of manufacturing the same
US7915610B2 (en) 2007-05-17 2011-03-29 Samsung Electronics Co., Ltd. ZnO-based thin film transistor and method of manufacturing the same
EP2362424A1 (en) * 2007-05-17 2011-08-31 Samsung Electronics Co., Ltd. ZnO-based thin film transistor and method of manufacturing the same

Also Published As

Publication number Publication date
JP2621327B2 (ja) 1997-06-18

Similar Documents

Publication Publication Date Title
JP3220645B2 (ja) 半導体装置の製造方法
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
JPS61137367A (ja) 半導体集積回路装置の製造方法
CN100466198C (zh) 半导体装置的制造方法
JPH0752772B2 (ja) 半導体装置の製法
JPH03222367A (ja) 絶縁ゲート型電界効果トランジスタ
US6639279B1 (en) Semiconductor transistor having interface layer between semiconductor and insulating layers
JPH06244185A (ja) 配線構造とその製法
JPH01265568A (ja) 半導体装置の製造方法
JP4955848B2 (ja) 電子素子用基板製造方法
US6271594B1 (en) Semiconductor device and method of manufacturing the same
JPH1012609A (ja) 半導体装置及びその製造方法
JP2001210606A (ja) 半導体装置の製造方法
JP2914282B2 (ja) 半導体装置の製造方法
JPH04154162A (ja) Mos型半導体装置の製造方法
JP2001036078A (ja) Mos型トランジスタ及びその製造方法
TW200524055A (en) High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer
JPS62154646A (ja) 半導体装置の製造方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH03198329A (ja) 配線形成方法
TWI262348B (en) Method for decreasing contact resistance of source/drain electrodes
JPH01239931A (ja) 炭素膜の形成された電子装置の作製方法
JPH0239527A (ja) 金属シリサイド膜の形成方法
JPH10284488A (ja) 半導体集積回路装置の製造方法および製造装置
JPH0637113A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees