JPH0125985Y2 - - Google Patents
Info
- Publication number
- JPH0125985Y2 JPH0125985Y2 JP1988038465U JP3846588U JPH0125985Y2 JP H0125985 Y2 JPH0125985 Y2 JP H0125985Y2 JP 1988038465 U JP1988038465 U JP 1988038465U JP 3846588 U JP3846588 U JP 3846588U JP H0125985 Y2 JPH0125985 Y2 JP H0125985Y2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- digit
- transistor
- segment
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
本考案はプラズマ・デイスプレイ・パネル（以
下PDPと略す）の駆動回路の改良に関する。 PDPは多数本のＸ電極と多数本のＹ電極とを、
放電空間を挟んでマトリクス状に配列せしめ、駆
動された任意のＸ電極と駆動された任意のＹ電極
の交点に位置する、画素対応のセルに放電を生ぜ
しめ、所望の放電画素を発光させることによつ
て、所望のキヤラクタあるいはパターンを発光表
示することのできる装置であり、例えばコンピユ
ータシステムにおける周辺端末表示デバイスとし
て利用される。 そして第１図に示すような桁D1〜D4とセグメ
ント電極SA〜SCよりなる表示構成の交流形PDP
をリフレツシユ点灯する場合通常第２図に示した
ような電圧波形を用いる。第２図の波形は第１図
のハツチングを入れた各セグメントが点灯してい
るものとした場合に対応するものでVD1〜VD4は
桁電圧、VSA〜VSCはセグメント電圧であつてそ
れぞれ第１図の桁D1〜D4、セグメント電極SA〜
SCに印加される。この場合桁電圧はD1よりD4ま
で時分割されており、第２図の如く時刻t0〜t1間
は桁D1に桁電圧VD1が印加される。このときセグ
メント電極にはVSAとVSBが印加されるので第１
図のセグメント１および２が発光する。次の時刻
t1〜t2間は桁D2に桁電圧VD2とセグメント電極に
VSAが印加されるのでセグメント３が発光する。
このようにして桁D3のセグメント４および５、
桁D4のセグメント６が順次発光し、再び桁D1に
戻り発光を繰返す。 このような波形を発生するためのドライバー回
路例を第３図に示し、各ドライバーへの入力信号
を第４図に示す。第３図の符号７はPDPパネル、
８は桁ドライバー群、９はセグメントドライバー
群、VDは電源である。この各ドライバー群８，
９の各入力端子d1〜d4及びSa〜Scに入力される信
号IND1〜IND4，INSA〜INSCは第４図の如く高
速クロツクパルスでサンプリングしたものであ
る。このため上述のドライバー構成においては高
速クロツクパルスと表示情報信号（桁及びセグメ
ントデータ）とのアンドゲートを必要とする。と
ころがPDPが例えば40文字12行の配列表示を行
ない、１文字が７×９ドツトであるとすると桁は
40×７＝280ライン、セグメントは12×９＝108ラ
インの大量のゲートを必要とすることになる。こ
のためこのゲートを簡略化した回路の開発が要請
されている。本考案はこの要請に基づいて案出さ
れたものである。 このため本考案においては、放電空間を挟んで
マトリクス状に配列された複数本のＸ電極および
Ｙ電極の各々を駆動する桁ドライバーおよびセグ
メントドライバーを有してなる交流形プラズマ・
デイスプレイ・パネルの駆動回路において、それ
ぞれの和が前記Ｘ電極およびＹ電極間に放電を起
させるに十分な電圧と、表示発光に十分な輝度を
実現できる周波数を有するパルスを発生するパワ
ークロツク回路と、桁およびセグメントを選択で
きる桁およびセグメントドライバー群より構成さ
れ、該ドライバー回路は表示情報信号により動作
する第１のトランジスタと、該第１のトランジス
タと直列に接続され、前記高圧のパワークロツク
信号のスイツチングを行なう第２のトランジスタ
から構成され、該第２のトランジスタのエミツタ
とコレクタ間にダイオードが並列接続されている
ことを特徴とするものである。 以下添付図面に基づいて本考案の実施例につき
詳細に説明する。 第５図に実施例の構成図を示す。図において符
号１１はPDP、１２は桁ドライバー群、１３は
セグメントドライバー群であつて、この桁ドライ
バー群１２とセグメントドライバー群１３との間
にパワークロツク１４が接続されている。このパ
ワークロツク１４からは第８図に示す如くφDは
マイナス、φSはプラスで互に同相の高周波パルス
（１例として40kHz90ボルト）が出力される。 また桁ドライバー群１２の各ドライバー回路は
第６図に示すように、表示情報の低圧駆動入力信
号IND1により動作する第１のトランジスタTr1
と、該トランジスタと直列に接続され、且つパワ
ークロツク信号φDのスイツチングを行なう第２
のトランジスタTr2とで構成され、セグメントド
ライバー群１３の各ドライバー回路は第７図に示
すように表示情報の低圧駆動入力信号INSAによ
り動作する第１のトランジスタTr3と、該トラン
ジスタと直列に接続され、且つパワークロツク信
号φSのスイツチングを行なう第２のトランジスタ
Tr4とで構成されている。 このように構成された本実施例回路の動作を次
に説明する。第６図は桁ドライバー群のうちの１
つを抜き出して示したものであり、２個のpnpト
ランジスタTr1およびTr2によりゲート回路が構
成され、その入力端子d1に表示情報信号IND1が
入力され、他方のパワークロツクに接続される入
力端子１６には高周波パルスφDが入力される。
そして出力端子１７にはVD1なる信号が出力され
るが、この出力信号VD1は表示情報信号IND1の有
無及びφDパルスによりトランジスタTr1，Tr2が
ON，OFFして第１表の如く変化する。但しφD＝
−90ボルトとした。
下PDPと略す）の駆動回路の改良に関する。 PDPは多数本のＸ電極と多数本のＹ電極とを、
放電空間を挟んでマトリクス状に配列せしめ、駆
動された任意のＸ電極と駆動された任意のＹ電極
の交点に位置する、画素対応のセルに放電を生ぜ
しめ、所望の放電画素を発光させることによつ
て、所望のキヤラクタあるいはパターンを発光表
示することのできる装置であり、例えばコンピユ
ータシステムにおける周辺端末表示デバイスとし
て利用される。 そして第１図に示すような桁D1〜D4とセグメ
ント電極SA〜SCよりなる表示構成の交流形PDP
をリフレツシユ点灯する場合通常第２図に示した
ような電圧波形を用いる。第２図の波形は第１図
のハツチングを入れた各セグメントが点灯してい
るものとした場合に対応するものでVD1〜VD4は
桁電圧、VSA〜VSCはセグメント電圧であつてそ
れぞれ第１図の桁D1〜D4、セグメント電極SA〜
SCに印加される。この場合桁電圧はD1よりD4ま
で時分割されており、第２図の如く時刻t0〜t1間
は桁D1に桁電圧VD1が印加される。このときセグ
メント電極にはVSAとVSBが印加されるので第１
図のセグメント１および２が発光する。次の時刻
t1〜t2間は桁D2に桁電圧VD2とセグメント電極に
VSAが印加されるのでセグメント３が発光する。
このようにして桁D3のセグメント４および５、
桁D4のセグメント６が順次発光し、再び桁D1に
戻り発光を繰返す。 このような波形を発生するためのドライバー回
路例を第３図に示し、各ドライバーへの入力信号
を第４図に示す。第３図の符号７はPDPパネル、
８は桁ドライバー群、９はセグメントドライバー
群、VDは電源である。この各ドライバー群８，
９の各入力端子d1〜d4及びSa〜Scに入力される信
号IND1〜IND4，INSA〜INSCは第４図の如く高
速クロツクパルスでサンプリングしたものであ
る。このため上述のドライバー構成においては高
速クロツクパルスと表示情報信号（桁及びセグメ
ントデータ）とのアンドゲートを必要とする。と
ころがPDPが例えば40文字12行の配列表示を行
ない、１文字が７×９ドツトであるとすると桁は
40×７＝280ライン、セグメントは12×９＝108ラ
インの大量のゲートを必要とすることになる。こ
のためこのゲートを簡略化した回路の開発が要請
されている。本考案はこの要請に基づいて案出さ
れたものである。 このため本考案においては、放電空間を挟んで
マトリクス状に配列された複数本のＸ電極および
Ｙ電極の各々を駆動する桁ドライバーおよびセグ
メントドライバーを有してなる交流形プラズマ・
デイスプレイ・パネルの駆動回路において、それ
ぞれの和が前記Ｘ電極およびＹ電極間に放電を起
させるに十分な電圧と、表示発光に十分な輝度を
実現できる周波数を有するパルスを発生するパワ
ークロツク回路と、桁およびセグメントを選択で
きる桁およびセグメントドライバー群より構成さ
れ、該ドライバー回路は表示情報信号により動作
する第１のトランジスタと、該第１のトランジス
タと直列に接続され、前記高圧のパワークロツク
信号のスイツチングを行なう第２のトランジスタ
から構成され、該第２のトランジスタのエミツタ
とコレクタ間にダイオードが並列接続されている
ことを特徴とするものである。 以下添付図面に基づいて本考案の実施例につき
詳細に説明する。 第５図に実施例の構成図を示す。図において符
号１１はPDP、１２は桁ドライバー群、１３は
セグメントドライバー群であつて、この桁ドライ
バー群１２とセグメントドライバー群１３との間
にパワークロツク１４が接続されている。このパ
ワークロツク１４からは第８図に示す如くφDは
マイナス、φSはプラスで互に同相の高周波パルス
（１例として40kHz90ボルト）が出力される。 また桁ドライバー群１２の各ドライバー回路は
第６図に示すように、表示情報の低圧駆動入力信
号IND1により動作する第１のトランジスタTr1
と、該トランジスタと直列に接続され、且つパワ
ークロツク信号φDのスイツチングを行なう第２
のトランジスタTr2とで構成され、セグメントド
ライバー群１３の各ドライバー回路は第７図に示
すように表示情報の低圧駆動入力信号INSAによ
り動作する第１のトランジスタTr3と、該トラン
ジスタと直列に接続され、且つパワークロツク信
号φSのスイツチングを行なう第２のトランジスタ
Tr4とで構成されている。 このように構成された本実施例回路の動作を次
に説明する。第６図は桁ドライバー群のうちの１
つを抜き出して示したものであり、２個のpnpト
ランジスタTr1およびTr2によりゲート回路が構
成され、その入力端子d1に表示情報信号IND1が
入力され、他方のパワークロツクに接続される入
力端子１６には高周波パルスφDが入力される。
そして出力端子１７にはVD1なる信号が出力され
るが、この出力信号VD1は表示情報信号IND1の有
無及びφDパルスによりトランジスタTr1，Tr2が
ON，OFFして第１表の如く変化する。但しφD＝
−90ボルトとした。
【表】
即ち、出力VD1は表示情報信号IND1の有つたと
きのみφDの高周波パルスを出力する。従つて桁
ドライバー群よりは第８図のタイミング図に示す
如く、表示情報信号IND1〜IND4とパワークロツ
ク出力φDとが合成されて出力電圧VD1〜VD4が出
力されPDPに印加される。 他方第７図はセグメントドライバー群のうちの
１回路を示したものであるが、これは２個のnpn
トランジスタTr3およびTr4によりゲート回路が
構成され、その入力端子Saには表示情報信号
INSAが入力され、他方の入力端子１９にはパワ
ークロツクより高周波パルスφSが入力される。そ
して出力端子２０には出力信号VSAが出力され
る。この出力信号VSAは第２表の如く変化する。
但しφSは＋90ボルトとする。
きのみφDの高周波パルスを出力する。従つて桁
ドライバー群よりは第８図のタイミング図に示す
如く、表示情報信号IND1〜IND4とパワークロツ
ク出力φDとが合成されて出力電圧VD1〜VD4が出
力されPDPに印加される。 他方第７図はセグメントドライバー群のうちの
１回路を示したものであるが、これは２個のnpn
トランジスタTr3およびTr4によりゲート回路が
構成され、その入力端子Saには表示情報信号
INSAが入力され、他方の入力端子１９にはパワ
ークロツクより高周波パルスφSが入力される。そ
して出力端子２０には出力信号VSAが出力され
る。この出力信号VSAは第２表の如く変化する。
但しφSは＋90ボルトとする。
【表】
即ち、出力VSAは桁ドライバーと同様に表示情
報信号INSAのあつたときのみφSの高周波パルス
を出力する。従つてセグメントドライバー群より
は第８図に示す如く表示情報信号SA〜SCとパワ
ークロツク出力φSとが合成されて出力電圧VSA〜
VSCが出力されPDPに印加される。これにより
PDPは、桁ドライバーにより−90ボルトを印加
され、セグメントドライバーにより＋90ボルトを
印加されたセグメントは180ボルトが印加される
ことになり、放電が行なわれて点灯する。このよ
うにして第８図の出力電圧VD1〜VD4およびVSA〜
VSCにより第５図のPDPパネル１１のハツチング
を施したセグメントが点灯する。 第９図はパワークロツクの構成例を示したもの
である。これは発振器２１の出力φおよびによ
り２個のゲート回路２２，２３を駆動するように
構成したものであつてその出力φD，φSは第１０
図に示す如くになる。 また第１１図はパワークロツクの他の構成例を
示したものであつて、発振器２１によりトランジ
スタ２４を駆動し、その出力をパルストランス２
５により昇圧し、出力φD，φSを得るようにした
ものである。 以上の如く構成され、動作を行なう本考案の
PDPの駆動回路は次の如き利点を有する。その
第１は低速の表示情報信号（桁及びセグメント信
号）と高速のPDP用クロツクパルスとのミキシ
ング（通常ANDゲートによる）が不要となる。
第２は表示情報信号をPDP用クロツクとの同期
が不要となり桁信号の切換り時のブランキングが
不要となる。第３は第１１図に示したパワークロ
ツクを用いた場合にはトランス２５の巻線比Ｎを
あげることにより、外部より供給する直流電圧が
低電圧でもPDP駆動用電圧を容易に実現できる
ため、電源回路のコストダウンが可能となること
である。
報信号INSAのあつたときのみφSの高周波パルス
を出力する。従つてセグメントドライバー群より
は第８図に示す如く表示情報信号SA〜SCとパワ
ークロツク出力φSとが合成されて出力電圧VSA〜
VSCが出力されPDPに印加される。これにより
PDPは、桁ドライバーにより−90ボルトを印加
され、セグメントドライバーにより＋90ボルトを
印加されたセグメントは180ボルトが印加される
ことになり、放電が行なわれて点灯する。このよ
うにして第８図の出力電圧VD1〜VD4およびVSA〜
VSCにより第５図のPDPパネル１１のハツチング
を施したセグメントが点灯する。 第９図はパワークロツクの構成例を示したもの
である。これは発振器２１の出力φおよびによ
り２個のゲート回路２２，２３を駆動するように
構成したものであつてその出力φD，φSは第１０
図に示す如くになる。 また第１１図はパワークロツクの他の構成例を
示したものであつて、発振器２１によりトランジ
スタ２４を駆動し、その出力をパルストランス２
５により昇圧し、出力φD，φSを得るようにした
ものである。 以上の如く構成され、動作を行なう本考案の
PDPの駆動回路は次の如き利点を有する。その
第１は低速の表示情報信号（桁及びセグメント信
号）と高速のPDP用クロツクパルスとのミキシ
ング（通常ANDゲートによる）が不要となる。
第２は表示情報信号をPDP用クロツクとの同期
が不要となり桁信号の切換り時のブランキングが
不要となる。第３は第１１図に示したパワークロ
ツクを用いた場合にはトランス２５の巻線比Ｎを
あげることにより、外部より供給する直流電圧が
低電圧でもPDP駆動用電圧を容易に実現できる
ため、電源回路のコストダウンが可能となること
である。
第１図はPDP構成の１例の説明図、第２図は
第１図のPDPに印加する電圧波形のタイミング
図、第３図はPDPの駆動回路の従来例の回路図、
第４図はその入力信号のタイミング図、第５図は
本考案にかかる実施例のPDPの駆動回路の回路
図、第６図および第７図は第５図のそれぞれ桁ド
ライバー及びセグメントドライバーの回路図、第
８図は本考案にかかるPDPの駆動回路の入力信
号、パワークロツク信号、出力電圧の各タイミン
グ図、第９図はパワークロツクの構成例の回路
図、第１０図はその出力波形のタイミング図、第
１１図はパワークロツクの他の構成例の回路図で
ある。 １１……PDPパネル、１２……桁ドライバー
群、１３……セグメントドライバー群、１４……
パワークロツク、d1〜d4……桁ドライバーの入力
端子、Sa〜Sc……セグメントドライバーの入力端
子。
第１図のPDPに印加する電圧波形のタイミング
図、第３図はPDPの駆動回路の従来例の回路図、
第４図はその入力信号のタイミング図、第５図は
本考案にかかる実施例のPDPの駆動回路の回路
図、第６図および第７図は第５図のそれぞれ桁ド
ライバー及びセグメントドライバーの回路図、第
８図は本考案にかかるPDPの駆動回路の入力信
号、パワークロツク信号、出力電圧の各タイミン
グ図、第９図はパワークロツクの構成例の回路
図、第１０図はその出力波形のタイミング図、第
１１図はパワークロツクの他の構成例の回路図で
ある。 １１……PDPパネル、１２……桁ドライバー
群、１３……セグメントドライバー群、１４……
パワークロツク、d1〜d4……桁ドライバーの入力
端子、Sa〜Sc……セグメントドライバーの入力端
子。
Claims (1)
- 放電空間を挟んでマトリスク状に配列された複
数本のＸ電極およびＹ電極の各々を駆動する桁ド
ライバーおよびセグメントドライバーを有してな
る交流形プラズマ・デイスプレイ・パネルの駆動
回路において、それぞれの和が前記Ｘ電極および
Ｙ電極間に放電を起させるに十分な電圧と、表示
発光に十分な輝度を実現できる周波数を有するパ
ルスを発生するパワークロツク回路と、桁および
セグメントを選択できる桁およびセグメントドラ
イバー群より構成され、該ドライバー回路は表示
情報信号により動作する第１のトランジスタと、
該第１のトランジスタと直列に接続され、前記高
圧のパワークロツク信号のスイツチングを行なう
第２のトランジスタから構成され、該第２のトラ
ンジスタのエミツタとコレクタ間にダイオードが
並列接続されていることを特徴とするプラズマ・
デイスプレイ・パネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988038465U JPH0125985Y2 (ja) | 1988-03-25 | 1988-03-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988038465U JPH0125985Y2 (ja) | 1988-03-25 | 1988-03-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164794U JPS63164794U (ja) | 1988-10-27 |
| JPH0125985Y2 true JPH0125985Y2 (ja) | 1989-08-03 |
Family
ID=30850739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988038465U Expired JPH0125985Y2 (ja) | 1988-03-25 | 1988-03-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0125985Y2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5328340U (ja) * | 1976-08-19 | 1978-03-10 | ||
| JPS53136435A (en) * | 1977-05-02 | 1978-11-29 | Nec Corp | Driving system of discharge display element |
| JPS5451330A (en) * | 1977-09-29 | 1979-04-23 | Nec Corp | Driving method for dischage display panel |
-
1988
- 1988-03-25 JP JP1988038465U patent/JPH0125985Y2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5328340U (ja) * | 1976-08-19 | 1978-03-10 | ||
| JPS53136435A (en) * | 1977-05-02 | 1978-11-29 | Nec Corp | Driving system of discharge display element |
| JPS5451330A (en) * | 1977-09-29 | 1979-04-23 | Nec Corp | Driving method for dischage display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164794U (ja) | 1988-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692665A (en) | Driving method for driving plasma display with improved power consumption and driving device for performing the same method | |
| JPH08129358A (ja) | エレクトロルミネセンス表示装置 | |
| CN115206231A (zh) | 一种适用于模拟PWM驱动的Micro LED扫描驱动电路 | |
| JPH0125985Y2 (ja) | ||
| JPH01277889A (ja) | 蛍光表示装置 | |
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 | |
| JPS5924891A (ja) | 放電表示板の駆動方式 | |
| JPS5828594B2 (ja) | 薄膜ｅｌ表示装置の駆動方式 | |
| JPS6311680B2 (ja) | ||
| JPS5943757B2 (ja) | ディスプレイパネルの駆動方式 | |
| JPH05333815A (ja) | 表示装置の駆動方法 | |
| JPS6318046Y2 (ja) | ||
| JPH11327507A (ja) | 発光ディスプレイ及びその駆動方法 | |
| JPS62257196A (ja) | マトリクス表示パネル | |
| JPH03129698A (ja) | マトリクス表示装置の駆動方法 | |
| JPS63797B2 (ja) | ||
| JP2674254B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP2528195B2 (ja) | Ａｃプラズマディスプレイ表示装置 | |
| JPH11282418A (ja) | Ｅｌ表示装置 | |
| JPS6073687A (ja) | 表示装置の駆動回路 | |
| JPH0248873Y2 (ja) | ||
| JPS6256513B2 (ja) | ||
| JP2604716B2 (ja) | 表示用放電管駆動装置 | |
| JP2714794B2 (ja) | マトリクス表示パネルの駆動回路 |