JPH01259570A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01259570A JPH01259570A JP8857188A JP8857188A JPH01259570A JP H01259570 A JPH01259570 A JP H01259570A JP 8857188 A JP8857188 A JP 8857188A JP 8857188 A JP8857188 A JP 8857188A JP H01259570 A JPH01259570 A JP H01259570A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- concentration
- thick
- finished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000008188 pellet Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
する。
(従来の技術)
一般にシリコン整流装置は、直流を源用として使われる
もので、近年、供給電源の小形化の動向に伴ない、電力
損失の少ない整流素子の要求が高い。そのためには、整
流素子自身の電圧降下に相当するPN順方向電圧v2が
小さいほど有利で、種々の対策が施こされている。
もので、近年、供給電源の小形化の動向に伴ない、電力
損失の少ない整流素子の要求が高い。そのためには、整
流素子自身の電圧降下に相当するPN順方向電圧v2が
小さいほど有利で、種々の対策が施こされている。
この櫨の従来例を第5図に示す。このものはメチ型の不
純物基板lを有するN+NP+接合からなり、8層2.
P 層3の両不純物層はそれぞれ不純物の熱拡散法で形
成され、その両表面に電極’1 p4zt−設けたも
のである。第6図は第5図の素子の不純物濃度分布を示
す。
純物基板lを有するN+NP+接合からなり、8層2.
P 層3の両不純物層はそれぞれ不純物の熱拡散法で形
成され、その両表面に電極’1 p4zt−設けたも
のである。第6図は第5図の素子の不純物濃度分布を示
す。
(発明が解決しようとする課題)
PN順方向電圧vFを低減化するには、種々の対策がな
されているが、−船釣には第5図におけるP+、 N層
層の不純物濃度大化と、その層の薄化による直列抵抗R
8の低減である。また逆方向電圧の許容範囲までのN/
fl!の薄化や、少数キャリアのライフタイムの向上等
が挙げられる。これらのうちP+、 N層層の濃度を上
げすぎると、高不純物による応力によシ結晶欠陥が発生
し、逆方向電流の増大、素子自身の強度低下、更にはメ
サエッチングでの異常エツチング速度の増大で形状不良
を誘発する。P+N+i&薄くすると素子全体が薄くな
如、工程でのシリコンウニへの割れが増大し、歩留が低
下し、コスト高となる。N/iの薄化についても素子全
体の厚さが薄くなシ、上述と同様にシリコンウニノ・割
れが発生する。このためP+、 N層層を厚くせざるを
得す、薄化の限界がある。
されているが、−船釣には第5図におけるP+、 N層
層の不純物濃度大化と、その層の薄化による直列抵抗R
8の低減である。また逆方向電圧の許容範囲までのN/
fl!の薄化や、少数キャリアのライフタイムの向上等
が挙げられる。これらのうちP+、 N層層の濃度を上
げすぎると、高不純物による応力によシ結晶欠陥が発生
し、逆方向電流の増大、素子自身の強度低下、更にはメ
サエッチングでの異常エツチング速度の増大で形状不良
を誘発する。P+N+i&薄くすると素子全体が薄くな
如、工程でのシリコンウニへの割れが増大し、歩留が低
下し、コスト高となる。N/iの薄化についても素子全
体の厚さが薄くなシ、上述と同様にシリコンウニノ・割
れが発生する。このためP+、 N層層を厚くせざるを
得す、薄化の限界がある。
本発明の目的は、整流素子の順方向電圧■Ft−低減さ
せ、かつ基本特性を損なわずに達成できることによシ、
直流電源の小形化に役することを可能ならしめる。
せ、かつ基本特性を損なわずに達成できることによシ、
直流電源の小形化に役することを可能ならしめる。
本発明の半導体装置は、整流器、サイリスタ、GTO、
)ランジスタ等に適用することができるものである。
)ランジスタ等に適用することができるものである。
[発明の構成]
(課題を解決するための手段と作用)
本発明は、低濃度で均一濃度でありかつ厚さの薄い第1
導電型の第1の半導体層と、核層に接合され低濃度で均
一濃度でありかつ厚さの薄い第2導電型の第2の半導体
層と、核層に接合され高不純物濃度で均一濃度でありか
つ厚さの厚い第2導電型の第3の半導体層と、前記第1
の半導体層に接合され高濃度で均一濃度でありかつ厚さ
の厚い第1導電型の第4の半導体層とを具備し、整流素
子を構成することを第1の特徴とする。また本発明は、
低−度で均一濃度の第1導を型の第1の半導体基体に、
低濃度で均一濃度でありかつ厚さの薄い第2導電型の第
2の半導体層を積増し、該ノーの表面側に高濃度で均一
濃度の第24電型の第3の半導体基体を接着し、前記第
1の半導体基体を薄化後、該基体の表面側に高濃度で均
一濃度の第14[Wの第4の半導体基体を接着すること
を第2の%徴とする。
導電型の第1の半導体層と、核層に接合され低濃度で均
一濃度でありかつ厚さの薄い第2導電型の第2の半導体
層と、核層に接合され高不純物濃度で均一濃度でありか
つ厚さの厚い第2導電型の第3の半導体層と、前記第1
の半導体層に接合され高濃度で均一濃度でありかつ厚さ
の厚い第1導電型の第4の半導体層とを具備し、整流素
子を構成することを第1の特徴とする。また本発明は、
低−度で均一濃度の第1導を型の第1の半導体基体に、
低濃度で均一濃度でありかつ厚さの薄い第2導電型の第
2の半導体層を積増し、該ノーの表面側に高濃度で均一
濃度の第24電型の第3の半導体基体を接着し、前記第
1の半導体基体を薄化後、該基体の表面側に高濃度で均
一濃度の第14[Wの第4の半導体基体を接着すること
を第2の%徴とする。
即ち順方向電圧■2低減化の諸問題は前述した通9であ
るが、基本的には、まずビルトインポテンシャル(B+
ailt in Potentia! )を下げる。そ
れには、PN接合におけるP、N両層の不純物a度を下
げることであるが、注入キャリアが少なくなること、直
列抵抗の増大、オーミックコンタクト性の面から、接合
以外の半導体部分にP、N層を設け、適切な不純物濃度
を上げる。即ちPN構造→P”NN+構造→P+PN
N+槽構造望ましい。
るが、基本的には、まずビルトインポテンシャル(B+
ailt in Potentia! )を下げる。そ
れには、PN接合におけるP、N両層の不純物a度を下
げることであるが、注入キャリアが少なくなること、直
列抵抗の増大、オーミックコンタクト性の面から、接合
以外の半導体部分にP、N層を設け、適切な不純物濃度
を上げる。即ちPN構造→P”NN+構造→P+PN
N+槽構造望ましい。
P+、 N層層の不純物濃度は、必要以上に高めると前
記のような諸問題が発生する。また熱拡散法では、表面
から深さ方向にガラス型の不純物謎度分布(第6図)を
もつため、第5図の直列抵抗Rsa<Ωcrn2)は次
式で与えられる。
記のような諸問題が発生する。また熱拡散法では、表面
から深さ方向にガラス型の不純物謎度分布(第6図)を
もつため、第5図の直列抵抗Rsa<Ωcrn2)は次
式で与えられる。
ここでXiは接合深さ、qは電子の電荷、μ(p)は不
純物の易動度、NsPはプロファイルの表面濃度、Dは
拡散係数、tは拡散時間、NBは基板のは度、Xはp
層表面から見た深さである。
純物の易動度、NsPはプロファイルの表面濃度、Dは
拡散係数、tは拡散時間、NBは基板のは度、Xはp
層表面から見た深さである。
一方、第2図の如きステップ状の高濃度ユニフォーム層
での直列抵抗RsUは が与えられる。ここでXJは一定、Nspハ8〜10と
すると、(1)式のがウス型不純物−度分布では、Rs
o〜l0R8,と大きい。このため人面濃度全上げざる
を得す、前記の諸問題を誘発し限界がある。
での直列抵抗RsUは が与えられる。ここでXJは一定、Nspハ8〜10と
すると、(1)式のがウス型不純物−度分布では、Rs
o〜l0R8,と大きい。このため人面濃度全上げざる
を得す、前記の諸問題を誘発し限界がある。
従って本発明ではP層、N層を、高濃度(ガウス型の表
面濃度よシ低い)ユニフォーム層とし、これの形成法と
して接着法にて接合することを特徴とする。
面濃度よシ低い)ユニフォーム層とし、これの形成法と
して接着法にて接合することを特徴とする。
次にP、N−層の厚ざは、注入少数キャリアの拡散長り
以下でないとVF低減の効果が出ない。このため本発明
では、N−のシリコン基板に、薄いP /1をいわゆる
エピタキシャル法で形成し、N&板側にN層層を、P層
にはP+層をそれぞれ前記の如く接着法で接合する。
以下でないとVF低減の効果が出ない。このため本発明
では、N−のシリコン基板に、薄いP /1をいわゆる
エピタキシャル法で形成し、N&板側にN層層を、P層
にはP+層をそれぞれ前記の如く接着法で接合する。
P層幅WP# N−層幅WNは、逆方向電圧との兼ね合
いで決まるが、極力WP<Ln、WN<LP(Ln、L
Pはキャリアの拡散長)の条件にするため、いわゆるリ
ーチスルーfjl (Reach Through T
ype )(逆バイアス時に空乏層が反対側の層にぶつ
かる)とする。
いで決まるが、極力WP<Ln、WN<LP(Ln、L
Pはキャリアの拡散長)の条件にするため、いわゆるリ
ーチスルーfjl (Reach Through T
ype )(逆バイアス時に空乏層が反対側の層にぶつ
かる)とする。
(実施例)
以下図面を参照して本発明の一実施例を説明する。第1
図は同実施例の構成図、第2図は同構成の不純物濃度分
布図である。第1図において11は前述のP層、12は
PM、zsはP+層。
図は同実施例の構成図、第2図は同構成の不純物濃度分
布図である。第1図において11は前述のP層、12は
PM、zsはP+層。
14はN層、15..151は電極である。第2図にお
いてNDはN−N11の濃度、NAは2層12の濃度、
NAは2層13の濃度、NDはN層14の濃度である。
いてNDはN−N11の濃度、NAは2層12の濃度、
NAは2層13の濃度、NDはN層14の濃度である。
この図を見ても分かる通シ、P、「部はリーチスルー型
で薄いから、抵抗小で、VyJXである。
で薄いから、抵抗小で、VyJXである。
第3因は第1図の製造工程の一例である。まずN−基板
となる約2X1012/口5のリンドープのシリコンミ
ラーウェハ(厚さ約400μ)11に。
となる約2X1012/口5のリンドープのシリコンミ
ラーウェハ(厚さ約400μ)11に。
2層12をエピタキ7ヤル法にて厚さ8〜10μ形成す
る(第3図(a))。次に2層12の表面側に。
る(第3図(a))。次に2層12の表面側に。
約5 X 1019/ cm’のボロンドープのP+シ
リコンミラーウェハ(厚さ約400μ)13を(第3図
(b))、いわゆる接着法で接着する。この接着はl1
00CX2時間、02/N2= 1/4の条件で行なっ
た(第3図(C))。次にN−基板11の表面を#10
00ラツピング及びミラーラクビングを行ない、N/d
llは15土5μ仕上げとする(第3図(ψ〕。この仕
上げ面に、約5 X 10”/ cm−3リンドーノの
N+シリコンミラーウェハ(厚さ約400μ)14を同
様に接着法で接着した(第3図(e))。これを、両面
4P1000ラツピングによシ仕上げ4約220μに仕
上げ(第3図(f) ) 、かつ両表面に電極15I。
リコンミラーウェハ(厚さ約400μ)13を(第3図
(b))、いわゆる接着法で接着する。この接着はl1
00CX2時間、02/N2= 1/4の条件で行なっ
た(第3図(C))。次にN−基板11の表面を#10
00ラツピング及びミラーラクビングを行ない、N/d
llは15土5μ仕上げとする(第3図(ψ〕。この仕
上げ面に、約5 X 10”/ cm−3リンドーノの
N+シリコンミラーウェハ(厚さ約400μ)14を同
様に接着法で接着した(第3図(e))。これを、両面
4P1000ラツピングによシ仕上げ4約220μに仕
上げ(第3図(f) ) 、かつ両表面に電極15I。
152をメツキ法で形成しく第3図(g) ) 、更に
5.9φのメサ形状に仕上げた(第3図(h))。この
素子を、ディスク及びリードを半田を介してマウントし
、本発明による整流素子のユニットを得た。
5.9φのメサ形状に仕上げた(第3図(h))。この
素子を、ディスク及びリードを半田を介してマウントし
、本発明による整流素子のユニットを得た。
第4図は本発明によった整流素子二ニットのV、 −J
、 (順方向電流密度)%性Aを従来法Bと同一ペレッ
トサイズ、ユニットのもので比較したものである。従来
法Bのペレットは、P十NN+構造で、P 不純物拡散
層約95μ、P 表面濃度的8 X 10”/ cm’
、N層は約40μ、不純物濃度的10/cm、及びN
不純物拡散層約90μ、N表面a度約2X10/cTn
である。第4図の従来法の特性Bよシ、本発明によった
特性Aが、Jy”3A/震2付近で約0.14 Vの大
幅なV2の低減が得られている。本効果によって、ペレ
ットサイズの縮少によるコスト低減化と、供給直流電源
の外装の小形化が実現できることを示唆している。
、 (順方向電流密度)%性Aを従来法Bと同一ペレッ
トサイズ、ユニットのもので比較したものである。従来
法Bのペレットは、P十NN+構造で、P 不純物拡散
層約95μ、P 表面濃度的8 X 10”/ cm’
、N層は約40μ、不純物濃度的10/cm、及びN
不純物拡散層約90μ、N表面a度約2X10/cTn
である。第4図の従来法の特性Bよシ、本発明によった
特性Aが、Jy”3A/震2付近で約0.14 Vの大
幅なV2の低減が得られている。本効果によって、ペレ
ットサイズの縮少によるコスト低減化と、供給直流電源
の外装の小形化が実現できることを示唆している。
なお本発明は実施例のみに限られず種々の応用が可能で
ある。例えば本発明の構成は実施例とは専1!型が逆で
もよい。
ある。例えば本発明の構成は実施例とは専1!型が逆で
もよい。
[発明の効果コ
以上説明した如く本発明によれば、PN順方向電圧の低
減、ペレットサイズの縮少、供給直流電源の小形化が可
能となる等の利点を有した半導体装置が提供できるもの
である。
減、ペレットサイズの縮少、供給直流電源の小形化が可
能となる等の利点を有した半導体装置が提供できるもの
である。
第1囚は本発明の一実施例の構成図、第2図は同構成の
不純物濃度分布図、第3図は同構成の11゛・・N−基
板、12・・・P層、13・・・P+層、14・・・N
層層。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第6図
不純物濃度分布図、第3図は同構成の11゛・・N−基
板、12・・・P層、13・・・P+層、14・・・N
層層。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第6図
Claims (2)
- (1)低濃度で均一濃度でありかつ厚さの薄い第1導電
型の第1の半導体層と、該層に接合され低濃度で均一濃
度でありかつ厚さの薄い第2導電型の第2の半導体層と
、該層に接合され高不純物濃度で均一濃度でありかつ厚
さの厚い第2導電型の第3の半導体層と、前記第1の半
導体層に接合され高濃度で均一濃度でありかつ厚さの厚
い第1導電型の第4の半導体層とを具備し、整流素子を
構成することを特徴とする半導体装置。 - (2)低濃度で均一濃度の第1導電型の第1の半導体基
体に、低濃度で均一濃度でありかつ厚さの薄い第2導電
型の第2の半導体層を積層し、該層の表面側に高濃度で
均一濃度の第2導電型の第3の半導体基体を接着し、前
記第1の半導体基体を薄化後、該基体の表面側に高濃度
で均一濃度の第1導電型の第4の半導体基体を接着した
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8857188A JPH01259570A (ja) | 1988-04-11 | 1988-04-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8857188A JPH01259570A (ja) | 1988-04-11 | 1988-04-11 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01259570A true JPH01259570A (ja) | 1989-10-17 |
Family
ID=13946552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8857188A Pending JPH01259570A (ja) | 1988-04-11 | 1988-04-11 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01259570A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5466303A (en) * | 1994-03-25 | 1995-11-14 | Nippondenso Co., Ltd. | Semiconductor device and manufacturing method therefor |
US5650354A (en) * | 1993-11-09 | 1997-07-22 | Nippondenso Co., Ltd. | Method for producing semiconductor device |
WO2011093472A1 (ja) * | 2010-01-29 | 2011-08-04 | 富士電機システムズ株式会社 | 半導体装置 |
DE102016013541A1 (de) * | 2016-11-14 | 2018-05-17 | 3 - 5 Power Electronics GmbH | lll-V-Halbleiterdiode |
JP2018107441A (ja) * | 2016-12-17 | 2018-07-05 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | p+基板、p−層、n−層および第3の層から成る層スタックの製造方法 |
CN113314414A (zh) * | 2021-06-29 | 2021-08-27 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种低功耗超快恢复整流二极管的制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53145577A (en) * | 1977-05-25 | 1978-12-18 | Hitachi Ltd | Production of semiconductor rectifier |
-
1988
- 1988-04-11 JP JP8857188A patent/JPH01259570A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53145577A (en) * | 1977-05-25 | 1978-12-18 | Hitachi Ltd | Production of semiconductor rectifier |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5650354A (en) * | 1993-11-09 | 1997-07-22 | Nippondenso Co., Ltd. | Method for producing semiconductor device |
US5466303A (en) * | 1994-03-25 | 1995-11-14 | Nippondenso Co., Ltd. | Semiconductor device and manufacturing method therefor |
WO2011093472A1 (ja) * | 2010-01-29 | 2011-08-04 | 富士電機システムズ株式会社 | 半導体装置 |
US9142463B2 (en) | 2010-01-29 | 2015-09-22 | Fuji Electric Co., Ltd. | Semiconductor device |
DE102016013541A1 (de) * | 2016-11-14 | 2018-05-17 | 3 - 5 Power Electronics GmbH | lll-V-Halbleiterdiode |
JP2018107441A (ja) * | 2016-12-17 | 2018-07-05 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | p+基板、p−層、n−層および第3の層から成る層スタックの製造方法 |
CN108346576A (zh) * | 2016-12-17 | 2018-07-31 | 3-5电力电子有限责任公司 | 由p+衬底、p-层、n-层和第三层构成的层堆叠的制造方法 |
CN108346576B (zh) * | 2016-12-17 | 2021-03-16 | 3-5电力电子有限责任公司 | 由p+衬底、p-层、n-层和第三层构成的层堆叠的制造方法 |
CN113314414A (zh) * | 2021-06-29 | 2021-08-27 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种低功耗超快恢复整流二极管的制造方法 |
CN113314414B (zh) * | 2021-06-29 | 2024-03-26 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种低功耗超快恢复整流二极管的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9202888B2 (en) | Trench high electron mobility transistor device | |
US8501580B2 (en) | Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection | |
US7112465B2 (en) | Fabrication methods for ultra thin back-illuminated photodiode array | |
US20050221541A1 (en) | Ultra thin back-illuminated photodiode array fabrication methods | |
JPH03250670A (ja) | 半導体装置及びその製造方法 | |
US20170133362A1 (en) | Method for producing trench high electron mobility devices | |
WO2012103633A1 (en) | Gallium nitride power devices using island topography | |
TW201230149A (en) | Semiconductor device and its fabricating method | |
CN109545842B (zh) | 碳化硅器件终端结构及其制作方法 | |
US9954065B2 (en) | Method of forming a semiconductor device and semiconductor device | |
KR101236498B1 (ko) | 전력 반도체장치 | |
CN105405895A (zh) | 一种低存储电荷快恢复二极管芯片 | |
US10593623B2 (en) | Semiconductor device with metallization structure on opposite sides of a semiconductor portion | |
JPH01259570A (ja) | 半導体装置及びその製造方法 | |
JPS5929469A (ja) | 半導体装置 | |
GB2082836A (en) | Corrugated semiconductor devices | |
JP3072753B2 (ja) | 半導体装置及び製造方法 | |
JP2010050315A (ja) | ショットキーバリアダイオード | |
JP7470070B2 (ja) | 半導体装置 | |
US20030218230A1 (en) | Semiconductor device and manufacturing method therefor | |
JP5201659B2 (ja) | 太陽電池セル用バイパスダイオードの製造方法 | |
JPS58206174A (ja) | メサ型半導体装置およびその製造方法 | |
JP4778176B2 (ja) | 半導体装置および製造方法 | |
JPS6246534A (ja) | ガラス被覆半導体チツプの製造方法 | |
JPH0629557A (ja) | 半導体装置の製造方法 |