JPH01256837A - クロック抽出回路 - Google Patents
クロック抽出回路Info
- Publication number
- JPH01256837A JPH01256837A JP63085770A JP8577088A JPH01256837A JP H01256837 A JPH01256837 A JP H01256837A JP 63085770 A JP63085770 A JP 63085770A JP 8577088 A JP8577088 A JP 8577088A JP H01256837 A JPH01256837 A JP H01256837A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- reference voltage
- terminal
- clock component
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 title description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 239000000284 extract Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はPCM通信装置などに使用されるクロック抽出
回路に関する。
回路に関する。
従来、この種の回路には、第4図に示すような回路が用
いられていた。この回路はデータ入力端子1と、コンデ
ンサ2およびコイル3からなる共振回路10と、この共
振回路10に並列に接続され共振回路10のQ値を決定
する抵抗5と、(+)端子を共振回路10に、(−)端
子を接地された比較器12と、出力端子13とから構成
されている。
いられていた。この回路はデータ入力端子1と、コンデ
ンサ2およびコイル3からなる共振回路10と、この共
振回路10に並列に接続され共振回路10のQ値を決定
する抵抗5と、(+)端子を共振回路10に、(−)端
子を接地された比較器12と、出力端子13とから構成
されている。
第4図において、データ入力端子1から与えられたPC
Mデータは、共振回路10でクロック成分が抽出される
。このクロック成分は比較器12つ(+)端子に入力さ
れ、(−)端子のレベルと比較される。この比較器12
では、(+)端子に入力された信号レベルを(−)端子
に入力された信号レベルと比較し、大きい場合はVcc
レベルの信号を、小さい場合はVssレベルの信号を出
力する。その結果、出力端子13からは、矩形波に整形
されたクロック信号が出力される。このような従来回路
において、比較器12の(−)端子は接地されており、
グランドレベルを基準に(+)端子に入力された信号レ
ベルの大小を比較していた。
Mデータは、共振回路10でクロック成分が抽出される
。このクロック成分は比較器12つ(+)端子に入力さ
れ、(−)端子のレベルと比較される。この比較器12
では、(+)端子に入力された信号レベルを(−)端子
に入力された信号レベルと比較し、大きい場合はVcc
レベルの信号を、小さい場合はVssレベルの信号を出
力する。その結果、出力端子13からは、矩形波に整形
されたクロック信号が出力される。このような従来回路
において、比較器12の(−)端子は接地されており、
グランドレベルを基準に(+)端子に入力された信号レ
ベルの大小を比較していた。
上述した従来のクロック抽出回路においては、比較器の
(−)端子を接地し、グランドレベルを基準に比較を行
っていた。一般に比較器は、その電源電圧Vccおよび
Vssの範囲外の入力信号が与えられると素子破壊が生
じる。そのため、比較の基準レベルをグランドレベルと
した場合、電源電圧のうち下位レベルのVssは負極性
にする必要があり、多電源化するという問題があった。
(−)端子を接地し、グランドレベルを基準に比較を行
っていた。一般に比較器は、その電源電圧Vccおよび
Vssの範囲外の入力信号が与えられると素子破壊が生
じる。そのため、比較の基準レベルをグランドレベルと
した場合、電源電圧のうち下位レベルのVssは負極性
にする必要があり、多電源化するという問題があった。
さらに、電源電圧Vssが負極性のため、出力信号を論
理回路などに使用するにはレベル変換回路が必要であっ
た。
理回路などに使用するにはレベル変換回路が必要であっ
た。
本発明の目的は、上述した欠点を解決したクロック抽出
回路を提供することにある。このため本発明では比較器
で使用する基準電圧に直流電圧を用い、さらに比較対象
として共振回路で抽出したクロック成分に基準電圧と同
一レベルの直流電圧を重畳させた信号を用いることによ
り、目的を達成している。
回路を提供することにある。このため本発明では比較器
で使用する基準電圧に直流電圧を用い、さらに比較対象
として共振回路で抽出したクロック成分に基準電圧と同
一レベルの直流電圧を重畳させた信号を用いることによ
り、目的を達成している。
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例を示す回路図である。第1
図において本発明のクロック抽出回路は入力端子1と、
2つのコンデンサ4および7と、入力抵抗5および6と
、基準電圧発生回路20と、比較器12と、共振回路l
Oとから構成されている。
図において本発明のクロック抽出回路は入力端子1と、
2つのコンデンサ4および7と、入力抵抗5および6と
、基準電圧発生回路20と、比較器12と、共振回路l
Oとから構成されている。
入力端子1に供給されたPCMデータから、あらかじめ
クロック周波数に共振するようコンデンサ2およびコイ
ル3の定数を定めた共振回路10によりクロック成分が
抽出される。このクロック成分は交流電圧のため、コン
デンサ4を通過する。
クロック周波数に共振するようコンデンサ2およびコイ
ル3の定数を定めた共振回路10によりクロック成分が
抽出される。このクロック成分は交流電圧のため、コン
デンサ4を通過する。
コンデンサ4を通過したクロック成分は直接比較器12
の(+)端子に供給されるとともに抵′FC,5および
クロック成分に対して十分低インピーダンスなコンデン
サ7を介して接地されている。このため、PCMデータ
から抽出したクロック成分は、比較器12の(+)端子
のみに供給され、(−)端子には供給されない。
の(+)端子に供給されるとともに抵′FC,5および
クロック成分に対して十分低インピーダンスなコンデン
サ7を介して接地されている。このため、PCMデータ
から抽出したクロック成分は、比較器12の(+)端子
のみに供給され、(−)端子には供給されない。
一方、基準電圧発生回路20は、2つの抵抗8および9
により比較器12の駆動電圧Vccを分圧して得た基準
電圧を抵抗6を介して比較器12の(−)端子に与える
。また、この基準電圧は抵抗5を介して比較器12の(
+)端子にも供給されている。ここで、抵抗5および6
の値を適宜調整することにより等しい基準電圧を比較器
12の(+)、 C−’)両端子に印加することができ
る。この結果、比較器12の(+)端子には基準電圧の
重畳したクロック成分が、(−)端子には基準電圧fs
テ疋−み蕎較墨極のみが入力される。
により比較器12の駆動電圧Vccを分圧して得た基準
電圧を抵抗6を介して比較器12の(−)端子に与える
。また、この基準電圧は抵抗5を介して比較器12の(
+)端子にも供給されている。ここで、抵抗5および6
の値を適宜調整することにより等しい基準電圧を比較器
12の(+)、 C−’)両端子に印加することができ
る。この結果、比較器12の(+)端子には基準電圧の
重畳したクロック成分が、(−)端子には基準電圧fs
テ疋−み蕎較墨極のみが入力される。
比較器12では、この2つの入力を比較し、(+)端子
側入力が(−)端子側入力よりも大きい場合には、電源
電圧Vccとほぼ等しい電圧を、小さい場合には接地レ
ベルの電圧端子13に出力する。この結果、出力端子1
3からは共振回路10で抽出したクロック成分を基本周
波数とする矩形波のクロック信号が得られる。
側入力が(−)端子側入力よりも大きい場合には、電源
電圧Vccとほぼ等しい電圧を、小さい場合には接地レ
ベルの電圧端子13に出力する。この結果、出力端子1
3からは共振回路10で抽出したクロック成分を基本周
波数とする矩形波のクロック信号が得られる。
ここで、第2図、第3図を参照して、本発明をさらに詳
しく説明する。第2図は第1図に示した回路を、入力端
子1から交流的にみた等何回路である。第2図において
、2つのコンデンサ4および7としていずれも交流信号
に対し十分低インピーダンスのものが使用されていると
すると、第2図に示した回路はさらに第3図のごとく表
わすことができる。これは従来例である第4図と同じで
ある。抵抗5は、LC並列回路10のQ値を決定する役
目を果たしている。
しく説明する。第2図は第1図に示した回路を、入力端
子1から交流的にみた等何回路である。第2図において
、2つのコンデンサ4および7としていずれも交流信号
に対し十分低インピーダンスのものが使用されていると
すると、第2図に示した回路はさらに第3図のごとく表
わすことができる。これは従来例である第4図と同じで
ある。抵抗5は、LC並列回路10のQ値を決定する役
目を果たしている。
このように、本発明では比較器の(+)端子に入力され
る被比較信号に基準電圧を重畳し、その零レベル点を上
方にシフトし、(−)端子には基準電圧をそのまま入力
することにより、単一電源で比較器を駆動できるほか、
レベル変換回路を必要とせず、出力信号を直接論理回路
などに使用できる利点がある。また、直流電圧発生用の
電源を比較器駆動用のものと共用することにより、低価
格で実現できる利点がある。
る被比較信号に基準電圧を重畳し、その零レベル点を上
方にシフトし、(−)端子には基準電圧をそのまま入力
することにより、単一電源で比較器を駆動できるほか、
レベル変換回路を必要とせず、出力信号を直接論理回路
などに使用できる利点がある。また、直流電圧発生用の
電源を比較器駆動用のものと共用することにより、低価
格で実現できる利点がある。
第1図は本発明の一実施例を示す回路図、第2図および
第3図は第1図を交流的に見た等価回路図、第4図は従
来例を示す回路図である。 第1図〜第4図において、 1・・・・・・入力端子、2,4.7・・・・・・コン
デンサ、3・・・・・・コイル、5,6,8.9・・・
・・・抵抗、10・・・・・・LC並列回路、12・・
・・・・比較器、13・・・・・・出力端子、20・・
・・・・基準電圧発生回路。 代理人 弁理士 内 原 音
第3図は第1図を交流的に見た等価回路図、第4図は従
来例を示す回路図である。 第1図〜第4図において、 1・・・・・・入力端子、2,4.7・・・・・・コン
デンサ、3・・・・・・コイル、5,6,8.9・・・
・・・抵抗、10・・・・・・LC並列回路、12・・
・・・・比較器、13・・・・・・出力端子、20・・
・・・・基準電圧発生回路。 代理人 弁理士 内 原 音
Claims (1)
- 【特許請求の範囲】 外部から供給されるPCMデータ列から、そのクロック
成分を抽出する共振回路と、この共振回路に接続された
コンデンサと、 一端に与えられた基準信号と他端に与えられた被比較信
号とを比較する比較器と、前記基準信号を発生する手段
と、前記コンデンサの出力信号に前記基準信号を重畳し
て前記被比較信号として前記比較器の他端に与える手段
と、前記基準信号を前記比較器の一端に与える手段とか
ら構成されることを特徴とするクロック抽出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63085770A JPH01256837A (ja) | 1988-04-06 | 1988-04-06 | クロック抽出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63085770A JPH01256837A (ja) | 1988-04-06 | 1988-04-06 | クロック抽出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01256837A true JPH01256837A (ja) | 1989-10-13 |
Family
ID=13868110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63085770A Pending JPH01256837A (ja) | 1988-04-06 | 1988-04-06 | クロック抽出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01256837A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0491442U (ja) * | 1990-12-27 | 1992-08-10 | ||
JP2006262986A (ja) * | 2005-03-22 | 2006-10-05 | Samii Kk | 遊技機 |
JP2008160206A (ja) * | 2006-12-20 | 2008-07-10 | Sony Corp | クロック供給装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5470712A (en) * | 1977-09-26 | 1979-06-06 | Philips Nv | Data pulse receiver |
JPS59127425A (ja) * | 1983-01-12 | 1984-07-23 | Nec Corp | 位相同期回路 |
-
1988
- 1988-04-06 JP JP63085770A patent/JPH01256837A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5470712A (en) * | 1977-09-26 | 1979-06-06 | Philips Nv | Data pulse receiver |
JPS59127425A (ja) * | 1983-01-12 | 1984-07-23 | Nec Corp | 位相同期回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0491442U (ja) * | 1990-12-27 | 1992-08-10 | ||
JP2006262986A (ja) * | 2005-03-22 | 2006-10-05 | Samii Kk | 遊技機 |
JP2008160206A (ja) * | 2006-12-20 | 2008-07-10 | Sony Corp | クロック供給装置 |
US7683691B2 (en) | 2006-12-20 | 2010-03-23 | Sony Corporation | Clock supplying apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0377897A2 (en) | Duty ratio control circuit apparatus | |
JPS60223319A (ja) | 50%デユ−テイサイクル出力信号を持つた周波数2倍器 | |
JPH01256837A (ja) | クロック抽出回路 | |
JP4328600B2 (ja) | 電流検出回路及び電流検出方法 | |
US6552622B1 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
JPH0155762B2 (ja) | ||
JPH0158893B2 (ja) | ||
JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
JPS591238U (ja) | 波形整形回路 | |
CA2202422C (en) | Multi-state logic engine | |
JP3643947B2 (ja) | トルク検出装置 | |
JPH0410982B2 (ja) | ||
JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
US20050116700A1 (en) | Potential fixing device, potential fixing method, and capacitance mearuing instrument | |
KR960012858A (ko) | 직교신호발생회로 | |
JPS6111370B2 (ja) | ||
JPH0520005Y2 (ja) | ||
JPS622486Y2 (ja) | ||
JPS5912803Y2 (ja) | 温度補償付検波装置 | |
JP3537243B2 (ja) | 正弦波発振回路 | |
JPS6127922B2 (ja) | ||
JPH06326571A (ja) | 位相可変回路 | |
JPS61139822A (ja) | ワイヤレス電磁結合型座標入力装置 | |
JPH04101509A (ja) | 近接スイッチ | |
JPH0998067A (ja) | 90度移相器 |