JPH01256837A - クロック抽出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＰＣＭ通信装置などに使用されるクロック抽出
回路に関する。

〔従来の技術〕

従来、この種の回路には、第４図に示すような回路が用
いられていた。この回路はデータ入力端子１と、コンデ
ンサ２およびコイル３からなる共振回路１０と、この共
振回路１０に並列に接続され共振回路１０のＱ値を決定
する抵抗５と、（＋）端子を共振回路１０に、（−）端
子を接地された比較器１２と、出力端子１３とから構成
されている。

第４図において、データ入力端子１から与えられたＰＣ
Ｍデータは、共振回路１０でクロック成分が抽出される
。このクロック成分は比較器１２つ（＋）端子に入力さ
れ、（−）端子のレベルと比較される。この比較器１２
では、（＋）端子に入力された信号レベルを（−）端子
に入力された信号レベルと比較し、大きい場合はＶｃｃ
レベルの信号を、小さい場合はＶｓｓレベルの信号を出
力する。その結果、出力端子１３からは、矩形波に整形
されたクロック信号が出力される。このような従来回路
において、比較器１２の（−）端子は接地されており、
グランドレベルを基準に（＋）端子に入力された信号レ
ベルの大小を比較していた。

〔発明が解決しようとする課題〕

上述した従来のクロック抽出回路においては、比較器の
（−）端子を接地し、グランドレベルを基準に比較を行
っていた。一般に比較器は、その電源電圧Ｖｃｃおよび
Ｖｓｓの範囲外の入力信号が与えられると素子破壊が生
じる。そのため、比較の基準レベルをグランドレベルと
した場合、電源電圧のうち下位レベルのＶｓｓは負極性
にする必要があり、多電源化するという問題があった。

さらに、電源電圧Ｖｓｓが負極性のため、出力信号を論
理回路などに使用するにはレベル変換回路が必要であっ
た。

〔課題を解決するための手段〕

本発明の目的は、上述した欠点を解決したクロック抽出
回路を提供することにある。このため本発明では比較器
で使用する基準電圧に直流電圧を用い、さらに比較対象
として共振回路で抽出したクロック成分に基準電圧と同
一レベルの直流電圧を重畳させた信号を用いることによ
り、目的を達成している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示す回路図である。第１
図において本発明のクロック抽出回路は入力端子１と、
２つのコンデンサ４および７と、入力抵抗５および６と
、基準電圧発生回路２０と、比較器１２と、共振回路ｌ
Ｏとから構成されている。

入力端子１に供給されたＰＣＭデータから、あらかじめ
クロック周波数に共振するようコンデンサ２およびコイ
ル３の定数を定めた共振回路１０によりクロック成分が
抽出される。このクロック成分は交流電圧のため、コン
デンサ４を通過する。

コンデンサ４を通過したクロック成分は直接比較器１２
の（＋）端子に供給されるとともに抵′ＦＣ，５および
クロック成分に対して十分低インピーダンスなコンデン
サ７を介して接地されている。このため、ＰＣＭデータ
から抽出したクロック成分は、比較器１２の（＋）端子
のみに供給され、（−）端子には供給されない。

一方、基準電圧発生回路２０は、２つの抵抗８および９
により比較器１２の駆動電圧Ｖｃｃを分圧して得た基準
電圧を抵抗６を介して比較器１２の（−）端子に与える
。また、この基準電圧は抵抗５を介して比較器１２の（
＋）端子にも供給されている。ここで、抵抗５および６
の値を適宜調整することにより等しい基準電圧を比較器
１２の（＋）、　Ｃ−’）両端子に印加することができ
る。この結果、比較器１２の（＋）端子には基準電圧の
重畳したクロック成分が、（−）端子には基準電圧ｆｓ
テ疋−み蕎較墨極のみが入力される。

比較器１２では、この２つの入力を比較し、（＋）端子
側入力が（−）端子側入力よりも大きい場合には、電源
電圧Ｖｃｃとほぼ等しい電圧を、小さい場合には接地レ
ベルの電圧端子１３に出力する。この結果、出力端子１
３からは共振回路１０で抽出したクロック成分を基本周
波数とする矩形波のクロック信号が得られる。

ここで、第２図、第３図を参照して、本発明をさらに詳
しく説明する。第２図は第１図に示した回路を、入力端
子１から交流的にみた等何回路である。第２図において
、２つのコンデンサ４および７としていずれも交流信号
に対し十分低インピーダンスのものが使用されていると
すると、第２図に示した回路はさらに第３図のごとく表
わすことができる。これは従来例である第４図と同じで
ある。抵抗５は、ＬＣ並列回路１０のＱ値を決定する役
目を果たしている。

〔発明の効果〕

このように、本発明では比較器の（＋）端子に入力され
る被比較信号に基準電圧を重畳し、その零レベル点を上
方にシフトし、（−）端子には基準電圧をそのまま入力
することにより、単一電源で比較器を駆動できるほか、
レベル変換回路を必要とせず、出力信号を直接論理回路
などに使用できる利点がある。また、直流電圧発生用の
電源を比較器駆動用のものと共用することにより、低価
格で実現できる利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図および
第３図は第１図を交流的に見た等価回路図、第４図は従
来例を示す回路図である。 第１図〜第４図において、 １・・・・・・入力端子、２，４．７・・・・・・コン
デンサ、３・・・・・・コイル、５，６，８．９・・・
・・・抵抗、１０・・・・・・ＬＣ並列回路、１２・・
・・・・比較器、１３・・・・・・出力端子、２０・・
・・・・基準電圧発生回路。 代理人　弁理士　　内　　原　　　音

Claims (1)

1. 【特許請求の範囲】 外部から供給されるＰＣＭデータ列から、そのクロック
   成分を抽出する共振回路と、この共振回路に接続された
   コンデンサと、 一端に与えられた基準信号と他端に与えられた被比較信
   号とを比較する比較器と、前記基準信号を発生する手段
   と、前記コンデンサの出力信号に前記基準信号を重畳し
   て前記被比較信号として前記比較器の他端に与える手段
   と、前記基準信号を前記比較器の一端に与える手段とか
   ら構成されることを特徴とするクロック抽出回路。