JPH01248207A - Numerical controller - Google Patents
Numerical controllerInfo
- Publication number
- JPH01248207A JPH01248207A JP7474388A JP7474388A JPH01248207A JP H01248207 A JPH01248207 A JP H01248207A JP 7474388 A JP7474388 A JP 7474388A JP 7474388 A JP7474388 A JP 7474388A JP H01248207 A JPH01248207 A JP H01248207A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- sub
- program
- controller
- port memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 55
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Numerical Control (AREA)
- Multi Processors (AREA)
- Control By Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は数値制御装置、特に複数の制御装置間のデー
タ転送の簡易化に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to numerical control devices, and particularly to simplifying data transfer between a plurality of control devices.
〔従来の技術］
第３図は従来の複数の制？１１装置を存する数値制御装
置を示すブロック図であり、図において（１）は数値制
御装置、（２）は数値制御装置（＋）全体の主な制′４
１■を行なう主制御装置、（３）は各種外部機器（不図
示）に入出力を行なう副制御装置、（４）は副側？ｆｆ
Ｏ装置（２）によって制御され各種外部機器に入出力を
行なう２次副制御装置である。[Prior art] Figure 3 shows the conventional multiple system? 11 is a block diagram showing a numerical control device including 11 devices, in which (1) is the numerical control device and (2) is the main control unit 4 of the entire numerical control device (+).
(3) is the sub-control device that performs input/output to various external devices (not shown); (4) is the sub-side? ff
This is a secondary sub-control device that is controlled by the O device (2) and performs input/output to various external devices.
（５）は主制御装置（２）内に設けられて命令を解読し
実行する中央ｆＪ算詰装置以下、ＣＰＵという）、（６
）は主制御装置（２）内に設けられ、プログラム、デー
タ等を格納するメモリである。(5) is a central fJ arithmetic unit installed in the main controller (2) that decodes and executes instructions (hereinafter referred to as CPU), (6
) is a memory provided in the main controller (2) and stores programs, data, etc.
（力は副制御装置（３）内に設けられたＣＰＵ、（８）
は副制御装置（３）内に設けられ、プログラム、データ
等を格納するメモリ、（９）は主制御装置（２）と副制
御Ｊ■装置（３）との間のデータバス（２０）と、副制
御装置（３）と２次副制御装置（４）との間のデータバ
ス（２１）とのインターフェイスを行なうためのバスイ
ンターフェイス回路、（１０）は副制御装置（３）内に
設けられ、主制御装置（２）からプログラムの転送実行
ができるだけのプログラムとデータが書込まれている続
出専用メモリである。(Power is provided by the CPU installed in the sub-control device (3), (8)
is a memory provided in the sub-control device (3) and stores programs, data, etc., and (9) is a data bus (20) between the main control device (2) and the sub-control device (3). A bus interface circuit (10) for interfacing with the data bus (21) between the sub-control device (3) and the secondary sub-control device (4) is provided in the sub-control device (3). , is a read-only memory in which enough programs and data are written to enable program transfer and execution from the main controller (2).
（１１）は２次副制御装置（４）内に設けられたＣＰＵ
、（１２）は２次副制御装置（４）内に設けられ、送ら
れたプログラム、データを格納するメモリ、（１３）は
２次制御装置（４）内に設けられ、少なくともメモリ（
１２）にプログラムの格納実行ができるだけのプログラ
ムとデータが書込まれている続出専用メモリである。(11) is a CPU installed in the secondary sub-control device (4)
, (12) are provided in the secondary control device (4) and store the sent programs and data; (13) is provided in the secondary control device (4) and includes at least the memory (
12) is a read-only memory in which enough programs and data are written to store and execute programs.
（１４）は主制御装置（２）と副制御装置（３）との間
に設けられた２ポートメモリであり、２ポートメモリ（
１４）には主側３Ｂ装置（２）から副制御装置（３）へ
プログラムを転送するために必要な情報を記憶する制御
データエリア（１５）と各種データを記憶するデータバ
ッファ（１６）とを有し、この２ポートメモリ（１４）
により主制御装置（２）と副制御装置（３）との間のデ
ータの授受を行なう。(14) is a 2-port memory provided between the main controller (2) and the sub-control device (3);
14) includes a control data area (15) for storing information necessary for transferring the program from the main 3B device (2) to the sub-control device (3) and a data buffer (16) for storing various data. Has this 2-port memory (14)
Data is exchanged between the main control device (2) and the sub-control device (3).
（１７ａ） は副制御装置（３）と２次副制御装置（４
）との間に設けられた２ポートメモリであり、２ポート
メモリ（１７ａ）により副制御装置（３）と２次副制御
装置（４）との間のデータの授受を行なう。(17a) is the sub-control device (3) and the secondary sub-control device (4).
), and the two-port memory (17a) exchanges data between the sub-control device (3) and the secondary sub-control device (4).
（２３）は２次副制御装置（４）に外部から通信インタ
ーフェイス回路（２２）を介してプログラムを転送する
ためのプログラム供給装置である。(23) is a program supply device for transferring a program from the outside to the secondary sub-control device (4) via the communication interface circuit (22).
上記のように構成した数値制御装置（１）において、副
制御装置（３）と２次制御装置（４）にプログラムを転
送する場合の動作を第４図に示したフローチャートを参
照して説明する。In the numerical control device (1) configured as described above, the operation when transferring a program to the sub-control device (3) and the secondary control device (4) will be explained with reference to the flowchart shown in FIG. .
主制御装置（２）から副制御装置（３）にプログラムを
転送するときには、主制御装置（２）のＣＰ Ｕ （５
）はメモリ（６）から転送するプログラムを準備して、
２ポートメモリ（１４）のデータバッファ（１６）に書
込む（ステップ４０１）、次にデータバッファ（１６）
に書込んだプログラムが副制御装Ｗ（３）内のメモリ（
８）の正しいアドレスに格納されるために必要な格納ア
ドレス、書込まれるプログラムの長さなどの情報を２ポ
ートメモリ（１４）の制御データエリア（１５）に書込
み、最後にプログラム転送の要求を書込んで副制御装置
（３）に転送の要求を通知する（ステップ４０２） 。When transferring a program from the main control device (2) to the sub control device (3), the CPU (5
) prepares the program to be transferred from memory (6),
Write to the data buffer (16) of the 2-port memory (14) (step 401), then write to the data buffer (16)
The program written in the memory (
8). Information such as the storage address required to be stored at the correct address and the length of the program to be written is written to the control data area (15) of the 2-port memory (14), and finally a program transfer request is sent. The data is written and the transfer request is notified to the sub-control device (3) (step 402).
副制御装置（３）のＣＰ Ｕ （７）は続出専用メモリ
（１０）に書込まれているプログラムを実行し、主制御
装置（２）からの転送要求が来るのを制御データエリア
（１５）を参照しなからまっている（ステップ５０１）
。The CPU (7) of the sub-control device (3) executes the program written in the continuous-only memory (10) and uses the control data area (15) to detect transfer requests from the main control device (2). (step 501)
.
主制御装置（２）からの転送要求があり、かつその要求
を判断し、プログラム転送要求であったときには（ステ
ップ５０２）、２ポートメモリ（１４）のデータバッフ
ァ（１６）に書込まれているプログラムを制御データエ
リア（１５）の内容にしたがってメモリ（８）へ格納す
る（ステップ５０３）。格納がすんだら再び主制御装置
（２）からの要求をまち（ステップ５０１）、副制御装
置（３）の本来の動作に必要なプログラムの転送がすべ
て完了するまで、これらの動作を繰返す。There is a transfer request from the main control device (2), and if the request is determined to be a program transfer request (step 502), the data is written to the data buffer (16) of the 2-port memory (14). The program is stored in the memory (8) according to the contents of the control data area (15) (step 503). After the storage is completed, a request is made again from the main control device (2) (step 501), and these operations are repeated until the transfer of all programs necessary for the original operation of the sub-control device (3) is completed.
副制御装置（３）へのプログラムの転送が完了したら、
主制御装置（２）は副制御装置（３）へ転送されたプロ
グラム実行させるために必要な実行開始アドレスなどの
情報を制御データエリア（１５）に書込み、最後に実行
要求を書込んで副制御装置（３）に通知する（ステップ
１０４）。副制御装置（３）のＣＰ Ｕ （７）は実行
要求を受けると指定された実行開始アドレスに実行要求
を移す（ステップ２０５）。Once the program has been transferred to the sub-control device (3),
The main controller (2) writes information such as the execution start address necessary for executing the program transferred to the sub-control device (3) into the control data area (15), and finally writes an execution request to the sub-control device. Device (3) is notified (step 104). When the CPU (7) of the sub-control device (3) receives the execution request, it moves the execution request to the specified execution start address (step 205).
また、２次副制’＋ＴＪ装置（４）では、ＣＰ Ｕ （
１１）により続出専用メモリ（１３）に書込まれている
プログラムが実行され、プログラム供給装置（２３）か
らの転送要求が来るのをまっている（ステップ６０１）
、プログラム供給装置（２３）からの転送要求があり、
それがプログラム転送要求であると（ステップ６０２）
、その要求にしたがってプログラム供給装置（２３）か
ら転送されるプログラムをメモリ（１２）に格納する（
ステップ６０３） 、必要とするプログラムがすべてメ
モリ（１２）に転送されると、プログラム供給装置（２
３）は実行要求を送信してくるので（ステップ６０４）
、この要求を受けたら指定されたアドレスに実行要求を
移す（ステップ６０５） 。In addition, in the secondary subsystem'+TJ device (4), the CPU (
11) executes the program written in the continuous-only memory (13) and waits for a transfer request from the program supply device (23) (step 601).
, there is a transfer request from the program supply device (23),
If it is a program transfer request (step 602)
, stores the program transferred from the program supply device (23) in the memory (12) in accordance with the request (
Step 603) When all the necessary programs have been transferred to the memory (12), the program supply device (2)
3) sends an execution request (step 604)
, upon receiving this request, moves the execution request to the specified address (step 605).
このようにして副制御装置（３）と２次副制御装置（４
）に各々プログラムが転送される。In this way, the sub-control device (3) and the secondary sub-control device (4)
), the program is transferred to each of them.
従来の複数の制御装置を有する数値制御装置（１）は以
上のように主制御装置（２）と副制御装置（３）との間
と、副制御装置（３）と２次副制御装置（４）との間が
異なったバス形式で接続されているので、２次副制御装
置（４）にはプログラム供給装置（２３）からプログラ
ムを転送しなければならず、プログラム供給装置（２３
）と通信インターフェイス回路（２２）を設ける必要が
あり、装置が複雑となると共に各制御装置間のプログラ
ムの同期がとれないという問題点があった。As described above, the conventional numerical control device (1) having a plurality of control devices operates between the main control device (2) and the sub-control device (3), and between the sub-control device (3) and the secondary sub-control device ( 4) are connected in different bus formats, the program must be transferred from the program supply device (23) to the secondary sub-control device (4).
) and a communication interface circuit (22), which makes the device complicated and causes problems in that the programs between the control devices cannot be synchronized.
この発明は、かかる問題点を解決するためになされたも
のであり、プログラム供給装置を使用せずに、２次副制
御装置にプログラムを転送することができる数値制御装
置を得ることを目的とするものである。This invention was made to solve such problems, and an object of the present invention is to obtain a numerical control device that can transfer a program to a secondary sub-control device without using a program supply device. It is something.
この発明に係る数値制御装置は、副制御装置と２次副制
御装置との間の２ポートメモリに制御データエリアとデ
ータバッファを設けると共に、主制御装置と副制御装置
との間に設けた２ポートメモリに記憶された２次副制御
１装置のプログラムを副制御装置と２次副制御装置との
間に設けた２ポートメモリに転送するプログラム転送手
段を副制御！Ｊ置内に設けたことを特徴とする。The numerical control device according to the present invention provides a control data area and a data buffer in a two-port memory between a sub-control device and a secondary sub-control device, and a two-port memory provided between a main control device and a secondary sub-control device. The program transfer means that transfers the program of the secondary sub-control 1 device stored in the port memory to the 2-port memory provided between the sub-control device and the secondary sub-control device is the sub-control! It is characterized by being installed in the J area.
（作用）
この発明においては、主制御装置、副制御装置及び２次
副＋１ｉｌｌ ｉ″ＪＢ装置間に各々設けた２ポートメ
モリを利用し、２次副制御装置で動作するプログラムや
データを主制御装置から副制御装置を介して転送するよ
うにしたものである。したがって前記課題を解決するこ
とができる。(Function) In this invention, two-port memories provided between the main control device, the sub-control device, and the secondary sub-control device are used to control the programs and data running on the secondary sub-control device. The information is transferred from the device via the sub-control device.Therefore, the above-mentioned problem can be solved.
第１図はこの発明の一実施例を示すブロック図であり、
図において（１）〜（１６）、 （２０）、 （２１）
は第３図に示した従来例と全く同じものである。（１７
）は副制御装置（３）と２次副制御装置（４）との間で
データの授受を行なう２ポートメモリ、（１８）は２ポ
ートメモリ（１７）に設けられ、副制御装置（３）から
２次副制御装置（４）へプログラムを転送するために必
要な情報を授受する制御データエリア、（１９）は副制
御装置（３）から２次副制御装置（４）へ転送するプロ
グラムの授受を行なうためのデータバッファ、（２４）
は副制御装置（３）内に設けられ、主側扉装置（２）か
ら２次副制御装置（４）に送るプログラムを転送するプ
ログラム転送手段である。FIG. 1 is a block diagram showing one embodiment of the present invention,
In the figure (1) to (16), (20), (21)
is exactly the same as the conventional example shown in FIG. (17
) is a 2-port memory that exchanges data between the sub-control device (3) and the secondary sub-control device (4), (18) is provided in the 2-port memory (17), and the sub-control device (3) The control data area (19) is for transmitting and receiving the information necessary to transfer the program from the sub-control device (3) to the secondary sub-control device (4). Data buffer for sending and receiving (24)
is a program transfer means that is provided in the sub-control device (3) and transfers a program to be sent from the main side door device (2) to the secondary sub-control device (4).
上記のように構成した数値制御装置（１）において、副
制御装置（３）と２次制御装置（４）にプログラムを転
送する場合の動作を第２図に示したフローチャートを参
照して説明する。In the numerical control device (1) configured as described above, the operation when transferring a program to the sub-control device (3) and the secondary control device (4) will be explained with reference to the flowchart shown in FIG. .
主制御装置（２）から副制御装置（３）に、副制御装置
（３）が必要とするプログラムを転送するときには、主
制御装置（２）のＣＰ Ｕ （５）はメモリ（６）から
転送するプログラムを準備して、２ポートメモリ（１４
）のデータバッファ（１Ｇ）に書込む（ステップ１０１
） 、次にデータバッファ（１６）に書込んだプログラ
ムが副制御装置（３）のメモリ（８）の正しいアドレス
に格納されるために必要な格納アドレス、書込まれるプ
ログラムの長さ及びデータバッファ（１６）に書込んだ
プログラムが副制御装置（３）へ転送されるものか、２
次副制御装置（４）へ転送されるものであるかを判別す
るための転送要求先の情報を２ポートメモリ（１６）の
制御データエリア（１５）に四込み、最後に転送要求を
書込んで、副制御装置（３）に転送の要求を通知する（
ステップ１０２）。When transferring a program required by the sub-control device (3) from the main control device (2) to the sub-control device (3), the CPU (5) of the main control device (2) transfers the program from the memory (6). Prepare a program to
) to the data buffer (1G) (step 101
), the storage address necessary for the program written to the data buffer (16) to be stored at the correct address in the memory (8) of the sub-control unit (3), the length of the program to be written, and the data buffer. Is the program written in (16) transferred to the sub-control device (3)?2
Write the information of the transfer request destination to the control data area (15) of the 2-port memory (16) to determine whether the transfer is to be transferred to the secondary control device (4), and finally write the transfer request. Then, the sub-control device (3) is notified of the transfer request (
Step 102).
副制御装置（３）のＣＰ Ｕ （７１は読出専用メモリ
（１０）に書込まれているプログラムを実行し、主制御
装置（２）からの転送要求が来るのを制御データエリア
（１５）を参照しなからまっている（ステップ２０１）
。The CPU (71) of the sub-control device (3) executes the program written in the read-only memory (10) and uses the control data area (15) to detect transfer requests from the main control device (2). Tangled without reference (step 201)
.
主側て１装置（２）からの転送要求があり、かつその要
求を判断し、プログラム転送要求であったときには（ス
テップ２０２）、２ポートメモリ（１４）のデータバッ
ファ（１６）に書込まれているプログラムを制御データ
エリア（１５）の内容にしたがってメモリ（８）へ格納
する（ステップ２０３） 、格納がすんだら再び主側御
装Ｗ（２）からの要求をまち（ステップ２０１）、副制
御装置（３）の本来の動作に必要なプログラムの転送が
すべて完了するまで、これらの動作を繰返す。There is a transfer request from one device (2) on the main side, and the request is judged and if it is a program transfer request (step 202), it is written to the data buffer (16) of the 2-port memory (14). The stored program is stored in the memory (8) according to the contents of the control data area (15) (step 203), and once the storage is completed, a request from the main control unit W (2) is sent again (step 201), and the secondary These operations are repeated until all programs necessary for the original operation of the control device (3) have been transferred.
２ポートメモリ（１４）に記憶されたプログラムの副制
御装置（３）への転送が完了したら、まず主制御装置（
２）から副制御装Ｗ（３）への転送′プログラムを実行
させるために必要な情報、実行開始アドレスなどの情報
を制御データエリア（１６）に書込み、副制御装置（３
）に通知する（ステップ１０４） 、この通知を受けた
副側？ｆｆＢ装置（３）は指定された実行開始アドレス
に実行要求を移しくステップ２０５）、その状態で主制
御￥を置（２）から２次副制御装置（４）への転送要求
をまつ（ステップ２０６） 。When the transfer of the program stored in the 2-port memory (14) to the sub-control device (3) is completed, first transfer the program stored in the 2-port memory (14) to the main control device (3).
Transfer from 2) to sub-control device W (3) Information necessary to execute the program, information such as the execution start address, etc. is written in the control data area (16), and
) (step 104), which party received this notification? The ffB device (3) transfers the execution request to the specified execution start address (step 205), and in that state places the main control \ and waits for the transfer request from the secondary control device (2) to the secondary sub-control device (4) (step 205). 206).
主制御装置（２）では副制御装置（３）への実行要求の
通知をした後、ＣＰ Ｕ （５）は２次副制御装置（４
）へ転送するプログラムをメモリ（６）から卓備し、こ
のプログラムを２ポートメモリ（１４）データバッファ
（１６）に書込む（ステップ１．０５）、次にＣＰ Ｕ
ｆ５）は２ポートメモリ（１４）の制御データエリア
（１５）に、データバッファ（１６）に占込んだプログ
ラムが２次副制御装置（４）のメモリ（１２）の正しい
アドレスに格納されるために必要な格納アドレス、書込
まれるプログラムの長さ、転送要求が２次副制御装置（
４）であること等の情報を書込み、これらの情報の書込
みが終ってから最後に転送の要求を書込み、副制御装置
（３）のプログラム転送手段（２４）に転送要求を通知
する（ステップ１０６） 、この転送要求をまっていた
副制御装置（３）のプログラム転送手段（２４）は主制
御装置（２）からの２次副制御装置（４）への転送要求
を受けると（ステップ２０６）、その転送要求がプログ
ラム転送要求であるか否かを判断しくステップ２０７）
、プログラム転送要求であるときには２ポートメモリ（
１４）のデータバッファ（１６）に書込まれたプログラ
ムと、制御データエリアに書込まれた情報を２次副制御
装置（４）が理解できる形に変換して、バスインターフ
ェイス回路（９）を介して副制御装置（３）と２次副制
御装置（４）との間に設けた２ポートメモリ（１７）の
データバッファ（１９）と制′４１データエリア（１８
）に各々書込み（ステップ２０８）、２次副制御装置（
４）に転送要求を通知する。After the main control device (2) notifies the sub-control device (3) of the execution request, the CPU (5) sends the request to the secondary sub-control device (4).
) is prepared from the memory (6), and this program is written to the 2-port memory (14) and data buffer (16) (step 1.05), then the CPU
f5) is stored in the control data area (15) of the 2-port memory (14) and the program occupied in the data buffer (16) at the correct address in the memory (12) of the secondary sub-control device (4). The storage address, length of the program to be written, and transfer request required for the secondary control unit (
4), and after writing of this information, finally writes a transfer request and notifies the program transfer means (24) of the sub-control device (3) of the transfer request (step 106). ), the program transfer means (24) of the sub-control device (3), which had been waiting for this transfer request, receives a transfer request from the main control device (2) to the secondary sub-control device (4) (step 206). , it is determined whether the transfer request is a program transfer request or not (step 207).
, when it is a program transfer request, the 2-port memory (
The program written in the data buffer (16) of 14) and the information written in the control data area are converted into a form that can be understood by the secondary sub-control device (4), and the bus interface circuit (9) is The data buffer (19) of the 2-port memory (17) and the data area (18) of the 2-port memory (17) provided between the sub-control device (3) and the secondary sub-control device (4) are
) respectively (step 208), and the secondary sub-control device (
4) Notify the transfer request to.
一方、２次副制御装置（４）のＣＰ Ｕ （１１）で続
出専用メモリ（１３）に書込まれているプログラムが実
行され、制御データエリア（１８）を参照しながら副制
御装Ｗ（３）のプログラム転送手段（２４）から２次副
制御装置（４）へ転送要求が来るのをまっている（ステ
ップ３０１） 、主制御装置（２）から副制御装置（３
）のプログラム転送手段（２４）を介して転送要求が通
知されると、その要求がプログラム転送要求であるか否
かを判断しくステップ３０２）、プログラム転送要求で
あるときには、データバッファ（１９）に書込まれたプ
ログラムを制？′ｎデータエリア（１日）に書込まれた
情報の内容にしたがってメモリ（１２）へ格納する（ス
テップ３０３） 、この転送をデータバッファ（１９）
に書込まれたプログラムがすべてメモリ（１２）に格納
されるまで繰返す。On the other hand, the CPU (11) of the secondary sub-control device (4) executes the program written in the continuous-only memory (13), and while referring to the control data area (18), the CPU (11) of the secondary sub-control device (4) ) is waiting for a transfer request to arrive from the program transfer means (24) to the secondary sub-control device (4) (step 301), and from the main control device (2) to the sub-control device (3).
When a transfer request is notified via the program transfer means (24) of ), it is determined whether the request is a program transfer request or not (step 302), and if it is a program transfer request, the data is transferred to the data buffer (19). Control the written program? 'n Store in the memory (12) according to the contents of the information written in the data area (1st day) (step 303), and store this transfer in the data buffer (19).
This is repeated until all the programs written in are stored in the memory (12).
この転送が完了したら主制御装置（１）は、まず２次副
制御装置（４）に転送したプログラムを実行させるため
、２ポートメモリ（１４）の制御データエリア（１５）
に実行に必要な実行開始アドレス等の情報を書込み、副
側？１１装置（３）のプログラム転送手段（２４）に通
知する。この通知を受けたプログラム転送手段（２４）
は、それが実行要求であると判断すると（ステップ２０
９）、制御データエリア（１５）の情報の内容を２次副
制御装置（４）が理解できる形に変換して、２ポートメ
モリ（１７）の制御データエリア（１日）に書込み（ス
テップ２１０）、２次副制御装置（４）に実行要求を通
知する。２次副制御装置（４）は実行要求を受けると（
ステップ３０４）、指定された実行開始アドレスに実行
要求を移しくステップ３０５）、転送されたプログラム
により２次制御装置（４）の動作を開始する。When this transfer is completed, the main controller (1) first transfers the control data area (15) of the 2-port memory (14) to the secondary sub-control device (4) in order to execute the transferred program.
Write information such as the execution start address necessary for execution to the secondary side? The program transfer means (24) of the No. 11 device (3) is notified. Program transfer means (24) that received this notification
determines that it is an execution request (step 20
9), convert the information contents of the control data area (15) into a format that can be understood by the secondary sub-control device (4), and write it to the control data area (1st) of the 2-port memory (17) (step 210 ), and notifies the secondary control device (4) of the execution request. When the secondary sub-control device (4) receives an execution request (
In step 304), the execution request is transferred to the designated execution start address, and in step 305), the operation of the secondary control device (4) is started according to the transferred program.
この発明は以上説明したように、主制御装置。 As explained above, this invention is a main control device.
副制御装置及び２次副制御装置間に各々設けた２ポート
メモリと副制御装置に設けたプログラム転送手段を用い
て２次副制御装置で動作するプログラムやデータを主制
御装置から副制御装置を介して転送するようにしたので
、装置が簡単にできる。Using the two-port memory provided between the sub-control device and the secondary sub-control device and the program transfer means provided in the sub-control device, programs and data to be operated on the secondary sub-control device can be transferred from the main control device to the sub-control device. Since the data is transferred via the device, the device can be easily configured.
又、同一バスを通して主制御装置から副制御装置と２次
副制御装置へ情報を転送しているので、各制御装置間の
プログラム実行開始の同期をとることができる効果も有
する。Furthermore, since information is transferred from the main control device to the sub-control device and the secondary sub-control device through the same bus, it is possible to synchronize the start of program execution between the control devices.
第１図はこの発明の実施例を示すブロック図、第２図は
上記実施例の動作を示すフローチャート、第３図は従来
例を示すブロック図、第４図は従来例の動作を示すフロ
ーチャートである。
（１）・・・数値制御装置、（２）・・・主制御装置、
（３）・・・副制御装置、（４）・・・２次副制御装置
、（１４） 、 （１７）・・・２ポ−トメモリ、（１
５）、（１８） ・・・制御データエリア、（１６）
、 （１９）・・・データバッファ、（２４）・・・
プログラム転送手段。
なお、各図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a flowchart showing the operation of the above embodiment, FIG. 3 is a block diagram showing a conventional example, and FIG. 4 is a flowchart showing the operation of the conventional example. be. (1)... Numerical control device, (2)... Main control device,
(3)...Sub-control device, (4)...Secondary sub-control device, (14), (17)...2-port memory, (1
5), (18) ... Control data area, (16)
, (19)...data buffer, (24)...
Program transfer means. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
御される副制御装置及び副制御装置で制御される２次副
制御装置とを有する数値制御装置において、 各制御装置間のデータの授受を行なう２ポートメモリに
各々制御データエリアとデータバッファとを設け、 主制御装置からの要求により、主制御装置と副制御装置
間の２ポートメモリに記憶されたプログラムを副制御装
置と２次制御装置間の２ポートメモリに転送するプログ
ラム転送手段を副制御装置に設けたことを特徴とする数
値制御装置。[Scope of Claims] In a numerical control device having a main control device that controls the entire device, a sub-control device controlled by the main control device, and a secondary sub-control device controlled by the sub-control device, each control Each 2-port memory that exchanges data between devices is provided with a control data area and a data buffer, and upon request from the main controller, the program stored in the 2-port memory between the main controller and the sub-control device can be transferred to the sub-control device. A numerical control device characterized in that a sub-control device is provided with program transfer means for transferring programs to a two-port memory between a control device and a secondary control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7474388A JPH01248207A (en) | 1988-03-30 | 1988-03-30 | Numerical controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7474388A JPH01248207A (en) | 1988-03-30 | 1988-03-30 | Numerical controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01248207A true JPH01248207A (en) | 1989-10-03 |
Family
ID=13556032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7474388A Pending JPH01248207A (en) | 1988-03-30 | 1988-03-30 | Numerical controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01248207A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280149A (en) * | 1990-03-29 | 1991-12-11 | Koufu Nippon Denki Kk | Carrier device for sheet paper or the like |
-
1988
- 1988-03-30 JP JP7474388A patent/JPH01248207A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280149A (en) * | 1990-03-29 | 1991-12-11 | Koufu Nippon Denki Kk | Carrier device for sheet paper or the like |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01248207A (en) | Numerical controller | |
| JP3162459B2 (en) | Data processing device | |
| JPH01229357A (en) | Data supplying/receiving method among plural processors | |
| JPH05181810A (en) | Common data managing system between cpus | |
| JPS62276663A (en) | Program transfer method | |
| JPH04330541A (en) | Common data transfer system | |
| JPH05158859A (en) | Information processor | |
| JPS63245712A (en) | Data transfer control system between external storage devices | |
| JPH0358162A (en) | Inter-processor communication system | |
| JPH0365747A (en) | Dma transfer system | |
| JPH01296352A (en) | Duplex processor | |
| JPH02211571A (en) | Information processor | |
| JPS63204456A (en) | Bus control device | |
| JPS5818761A (en) | Storage controlling system | |
| JPH0414340A (en) | Data transmitter | |
| JPS6188351A (en) | Program load system | |
| JPS6378260A (en) | Input-output device controlling system | |
| JPS61105674A (en) | Image processing device | |
| JPH0264759A (en) | Input/output processor | |
| JPS62168246A (en) | Memory writing control system | |
| JPH02158857A (en) | Control system for input/output controller | |
| JPH0227405A (en) | Programmable controller | |
| JPS62217329A (en) | Backup system for multi-system | |
| JPS63155346A (en) | Ram check system | |
| JPH04188350A (en) | Memory circuit and decentralized processing system |