JPH01243158A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH01243158A JPH01243158A JP7075788A JP7075788A JPH01243158A JP H01243158 A JPH01243158 A JP H01243158A JP 7075788 A JP7075788 A JP 7075788A JP 7075788 A JP7075788 A JP 7075788A JP H01243158 A JPH01243158 A JP H01243158A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- interrupt
- processing unit
- interruption
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に利用する。特に、マルチプロ
セッサの１０割込制御手段に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention is applied to an information processing device. In particular, it relates to 10 interrupt control means for a multiprocessor.
本発明は、入出力装置からの演算処理装置への割込みを
制御する手段において、
再割込許可線を演算処理装置ごとに設けることにより、
演算処理装置への割込みを迅速に行うことができるよう
にしたものである。The present invention is a means for controlling interrupts from an input/output device to an arithmetic processing unit, and by providing a re-interrupt permission line for each arithmetic processing unit, it is possible to quickly interrupt the arithmetic processing unit. This is what I did.
従来、この種の情報処理装置は、第２図に示すように、
演算処理装置１０ないし１３とＩＯ装置制御部２０ない
し２３とがシステムバス４０および再割込許可線５０に
接続される。各演算処理装置１０ないし１３はＩＯ装置
制御部２０ないし２３からの割込を１個受付けると直ち
′に割込拒否モードになる。このときに、１０装置制御
部２０ないし２３からの割込には演算処理装置１０ない
し１３はＮＡＫ応答を返す。ＮＡに応答をもらった■○
装置制御部２０ないし２３は割込要求を保留し、再割込
許可線５０がアクティブになるまで待機する。割込を受
付けた演算処理部１０ないし１３はその割込を処理し、
次の割込許可状態になったときに再割込許可線５０をア
クティブにする。Ｉ○装置制御部２０ないし２３で保留
されている割込があれば演算処理装置１０ないし１３へ
割込むことができる。Conventionally, this type of information processing device, as shown in FIG.
Arithmetic processing units 10 to 13 and IO device control units 20 to 23 are connected to system bus 40 and re-interrupt permission line 50. When each arithmetic processing unit 10 to 13 receives one interrupt from the IO device control unit 20 to 23, it immediately enters the interrupt rejection mode. At this time, the arithmetic processing units 10 to 13 return a NAK response to the interrupt from the 10 device control units 20 to 23. I got a response from NA■○
The device control units 20 to 23 suspend the interrupt request and wait until the re-interrupt permission line 50 becomes active. The arithmetic processing units 10 to 13 that have accepted the interrupt process the interrupt,
When the next interrupt permission state is reached, the re-interrupt permission line 50 is activated. If there is an interrupt pending in the I○ device control units 20 to 23, it can be interrupted to the arithmetic processing units 10 to 13.
このような従来例では、１本の再割込許可線を共通に使
用しているので、ひとつの演算処理装置で割込ＮＡＫ応
答で待っているときに他の演算処理装置が再割込許可線
をアクティブにしてもＩＯ装置制御部から見ると演算処
理装置番号が分からないので、ひとつの演算処理装置へ
再度割込みを行ってＮΔに応答を受けなければならない
欠点がある。In such a conventional example, a single re-interrupt permission line is commonly used, so when one processing unit is waiting for an interrupt NAK response, another processing unit does not allow re-interruption. Even if the line is activated, the processing unit number is not known from the IO device control section, so there is a drawback that it is necessary to interrupt one processing unit again and receive a response to NΔ.
本発明はこのような欠点を除去するもので、ＩＯ装置制
御部から見て再割込許可線をアクティブにした演算処理
装置を識別できる手段を備えた情報処理装置を提供する
ことを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to eliminate such drawbacks, and to provide an information processing device equipped with a means for identifying an arithmetic processing device that has activated a re-interruption permission line when viewed from an IO device control unit. .
本発明は、割込要求を発生する入出力制御装置と、この
割込要求を受付けると割込許可モードから割込拒否モー
ドに移行する複数の演算処理装置と、上記入出力制御装
置からの割込要求がこの演算処理装置に到る経路を形成
し、この演算処理装置が割込許可モードを示すとき割込
要求の通過を許可する活性状態になり、一方、この演算
処理装置が割込禁止モードを示すとき割込要求の通過を
禁止する不活性状態になる再割込許可線とを備えた情報
処理装置において、上記再割込許可線を上記演算処理装
置に対応して複数個設けたことを特徴とする。The present invention includes an input/output control device that generates an interrupt request, a plurality of arithmetic processing units that shift from an interrupt permission mode to an interrupt denial mode when the interrupt request is received, and an input/output control device that generates an interrupt request. An interrupt request forms a path to this processing unit, and when this processing unit indicates an interrupt-enabled mode, it enters an active state that allows the passage of an interrupt request, while when this processing unit indicates an interrupt-disabled mode. In an information processing device equipped with a re-interrupt permission line that becomes inactive to prohibit passage of an interrupt request when indicating a mode, a plurality of the re-interrupt permission lines are provided corresponding to the arithmetic processing units. It is characterized by
ひとつの演算処理装置が割込拒否モードにあるときに他
の演算処理装置が割込許可モードになると、この演算処
理装置に対応して設けられた再割込許可線が活性状態に
なり、人出力制御装置に割込要求があれば、この演算処
理装置に割込むことができる。If one processing unit is in interrupt denial mode and another processing unit enters interrupt permission mode, the re-interrupt permission line provided for this processing unit becomes active, and the If the output control device receives an interrupt request, it can interrupt the arithmetic processing device.
以下、本発明の一実施例を図面に基づき説明する。第１
図はこの実施例の構成を示すブロック構成図である。Hereinafter, one embodiment of the present invention will be described based on the drawings. 1st
The figure is a block configuration diagram showing the configuration of this embodiment.
この実施例は、第１図に示すように、演算処理装置１０
ないし１３、主記憶装置３０およびＦＤＤ、ＤＩＳＫ、
通信回線などの１０装置を制御する■０装置制御部２０
ないし２３のそれぞれはシステムバス４０に接続される
。演算処理装置１１ないし１３のそれぞれからの再割込
許可線５１ないし５４はすべての１０装置制御部２０な
ｄ）シ２３に接続される。すなわち、この実施例は、割
込要求を発生する入出力制御装置であるＩＯ装置制御部
２０ないし２３と、この割込要求を受付けると割込許可
モードから割込拒否モードに移行する複数の演算処理装
置１０ないし１３と、この演算処理装置１０ないし１３
のそれぞれに対応して設けられ、上記人出力制御装置か
らの割込要求がこの演算処理装置１０ないし１３に到る
経路を形成し、対応する演算処理装置が割込許可モード
を示すとき割込要求の通過を許可する活性状態になり、
一方、対応する演算処理装置が割込禁止モードを示すと
き割込要求の通過を禁止する不活性状態になる再割込許
可線５１ないし５４とを備える。In this embodiment, as shown in FIG.
to 13, main storage device 30 and FDD, DISK,
■0 device control unit 20 that controls 10 devices such as communication lines
23 are each connected to a system bus 40. Re-interrupt permission lines 51 to 54 from each of the arithmetic processing units 11 to 13 are connected to all ten device control units 20 and d) 23. That is, this embodiment includes IO device control units 20 to 23, which are input/output control devices that generate interrupt requests, and a plurality of operations that shift from interrupt permission mode to interrupt rejection mode when this interrupt request is accepted. Processing devices 10 to 13 and arithmetic processing devices 10 to 13
An interrupt request from the human output control device forms a route to each of the arithmetic processing units 10 to 13, and when the corresponding arithmetic processing unit indicates an interrupt permission mode, an interrupt is issued. becomes active to allow requests to pass,
On the other hand, re-interrupt permission lines 51 to 54 are provided which become inactive to prohibit passing of an interrupt request when the corresponding arithmetic processing unit indicates an interrupt prohibition mode.
次に、この実施例の動作を第１図に基づき説明する。演
算処理装置１０ないし１３のそれぞれはＩＯ装置制御部
２０ないし２３からのレベル割込をこの■０装置制御部
２０ないし２３のひとつに対応する演算処理装置１０な
いし１３のひとつの内部の現在レベルと比較し、高いレ
ベル割込を受付け、低いレベル割込に拒否応答を行う。Next, the operation of this embodiment will be explained based on FIG. Each of the arithmetic processing units 10 to 13 converts the level interrupt from the IO device control units 20 to 23 into the current level within one of the arithmetic processing units 10 to 13 corresponding to one of the IO device control units 20 to 23. A comparison is made, and high level interrupts are accepted, and low level interrupts are rejected.
拒否応答を受けたＩＯ装置制御部は割込んだ演算処理装
置からの再割込許可線がアクティブ状態になるまで待機
する。演算処理装置は高いレベルの処理が終了すれば低
いレベルの処理へ移る。このときに、自装置からの再割
込許可線をアクティブ状態にする。これにより、待機し
ていた■○装置制御部から割込が行われ、この演算処理
装置で再度レベル比較を行い、割込の受付または拒否の
いずれかに判断される。すなわち、■○装置制御部は自
装置に設定されたレベルより演算処理装置のレベルが低
くなったときに演算処理装置へ割込める。Upon receiving the rejection response, the IO device control section waits until the re-interrupt permission line from the arithmetic processing unit that interrupted becomes active. When the arithmetic processing unit completes high-level processing, it moves to lower-level processing. At this time, the re-interrupt permission line from the own device is activated. As a result, an interrupt is issued from the standby ■○ device control unit, and this arithmetic processing unit compares the levels again and determines whether to accept or reject the interrupt. That is, the ■○ device control section can interrupt the arithmetic processing device when the level of the arithmetic processing device becomes lower than the level set for its own device.
〔発明の効果Ｊ
本発明は、以」二説明したように、再割込許可線を演算
処理装置単位に設けることにより、■○装置制御部は割
込先以外の演算処理装置が再割込許可状態になってもシ
ステムバスを使用し演算処理装置へ割込むバスサイクル
を発生しなくてもよいので、演算処理装置への割込みが
迅速に行える効果がある。[Effect of the Invention J] As explained below, the present invention provides a re-interrupt permission line for each processing unit, so that the Even in the enabled state, there is no need to use the system bus to generate a bus cycle to interrupt the arithmetic processing unit, so there is an effect that the arithmetic processing unit can be interrupted quickly.
第１図は本発明実施例の構成を示すブロック構成図。
第２図は従来例の構成を示すブロック構成図。
１０．１１．１２．１３・・・演算処理装置（ＥＰＵ）
、２０．２１．２２．２３・・・■０装置制御部（ＩＯ
Ｃ）、３０・・・主記憶装置（ＭＥＭ＞ 、４０・・・
システムバス、５０．５１．５２．５３．５４・・・再
割込許可線。FIG. 1 is a block configuration diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a block configuration diagram showing the configuration of a conventional example. 10.11.12.13... Arithmetic processing unit (EPU)
, 20.21.22.23...■0 Device control unit (IO
C), 30... Main memory device (MEM>, 40...
System bus, 50.51.52.53.54... Re-interrupt permission line.
Claims (1)
求を受付けると割込許可モードから割込拒否モードに移
行する複数の演算処理装置と、上記入出力制御装置から
の割込要求がこの演算処理装置に到る経路を形成し、こ
の演算処理装置が割込許可モードを示すとき割込要求の
通過を許可する活性状態になり、一方、この演算処理装
置が割込禁止モードを示すとき割込要求の通過を禁止す
る不活性状態になる再割込許可線と を備えた情報処理装置において、 上記再割込許可線を上記演算処理装置に対応して複数個
設けた ことを特徴とする情報処理装置。[Scope of Claims] 1. An input/output control device that generates an interrupt request, a plurality of arithmetic processing devices that shift from an interrupt permission mode to an interrupt denial mode when the interrupt request is received, and the input/output control device described above. An interrupt request from a device forms a path to this arithmetic processing unit, and when this arithmetic processing unit indicates an interrupt permission mode, it is in an active state that allows the passage of an interrupt request, while this arithmetic processing unit In an information processing device, the re-interrupt permission line is set to an inactive state to prohibit the passage of an interrupt request when indicates an interrupt prohibition mode. An information processing device characterized by having a plurality of information processing devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075788A JPH01243158A (en) | 1988-03-24 | 1988-03-24 | Information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075788A JPH01243158A (en) | 1988-03-24 | 1988-03-24 | Information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243158A true JPH01243158A (en) | 1989-09-27 |
Family
ID=13440701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7075788A Pending JPH01243158A (en) | 1988-03-24 | 1988-03-24 | Information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243158A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244179A (en) * | 2009-04-02 | 2010-10-28 | Nec Corp | System, method and program for interrupt control |
-
1988
- 1988-03-24 JP JP7075788A patent/JPH01243158A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244179A (en) * | 2009-04-02 | 2010-10-28 | Nec Corp | System, method and program for interrupt control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644487B1 (en) | Scalable system interrupt structure for a multiprocessing system | |
| US5664200A (en) | Apparatus and method for providing more effective reiterations of interrupt requests in a multiprocessor system | |
| EP0644489A2 (en) | Method and apparatus for signalling interrupt information in a data processing system | |
| GB2360612A (en) | Interrupt controller with priority levels | |
| JPH01243158A (en) | Information processor | |
| JPS6115260A (en) | Data processor | |
| JPH01305461A (en) | Right of using bus control system | |
| SU1084795A1 (en) | Interruption device | |
| JPH0650499B2 (en) | Data transfer method between microprocessors | |
| JPS63132368A (en) | Interrupting system for multiprocessor | |
| JPS6352241A (en) | Microprocessor | |
| JPH0254362A (en) | Parallel process computer | |
| JPH0235552A (en) | Interruption control circuit | |
| JPH0198047A (en) | Interruption processing system | |
| JPH02153449A (en) | Information processor | |
| JPS6365574A (en) | Recognition processor | |
| JPS6010381A (en) | System for deciding input and output interruption reception processor in multi-processor system | |
| JPS61269545A (en) | Computer system | |
| JPS61150062A (en) | Interruption control circuit | |
| JPH0869382A (en) | Semiconductor device | |
| JPS6149270A (en) | Input/output control system of multiprocessor | |
| JPH05282243A (en) | Bus master device and electronic equipment using the same | |
| JPS6175947A (en) | Channel control system | |
| JPS60179865A (en) | Interruption reception control system | |
| JPS63271537A (en) | Interruption controller |