JPH01241872A - ホトカプラ - Google Patents

ホトカプラ

Info

Publication number
JPH01241872A
JPH01241872A JP63070559A JP7055988A JPH01241872A JP H01241872 A JPH01241872 A JP H01241872A JP 63070559 A JP63070559 A JP 63070559A JP 7055988 A JP7055988 A JP 7055988A JP H01241872 A JPH01241872 A JP H01241872A
Authority
JP
Japan
Prior art keywords
pellet
light
layer
photocoupler
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63070559A
Other languages
English (en)
Inventor
Yoshiyuki Wada
和田 義幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63070559A priority Critical patent/JPH01241872A/ja
Publication of JPH01241872A publication Critical patent/JPH01241872A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発光素子と受光素子を含む集積回路とからな
る光結合装置(ホトカプラ)に係9、特に同相需号除去
比(CMRJQを改善したホトカプラに関する。
〔従来の技術〕
従来のホトカプラは、第3図、第4図に示す様に、リー
ド36に固着された発光素子ペレット31とリード34
に固着された受光素子ペレット33とが間隔をおいて配
置式れ、発光素子ペレット31からの光を受ける受光素
子ペレット33との間に透光性のシリコン樹脂32が充
てんされ、これによシ受光素子ペレット33に至る光経
路が形成され、その外周を黒色のエポキシ樹脂35でモ
ールドされているもの(第3図)、または発光素子ペレ
ット41と受光素子ペレット42とを透光性のエポキシ
樹脂47でモールドし、光経路を形成し、さらにその外
周を黒色のエポキシ樹脂45でモールドしたもの(第4
図)等がある。
〔発明が解決しようとする課題〕
前述した従来のホトカプラは、第3図、第4図に示すよ
うに発光素子ペレットと受光素子ペレットとがある距離
を置いて配置されている為に、この部分で寄生のコンデ
ンサが形成されてしまい、この寄生コンデンサが入力側
から入った電気的ノイズを出力側に伝達してしまい、受
光IC部の増幅等を施す集積回路素子によシ、さらにノ
イズが増幅される。このため、出力が誤動作するという
不具合が生ずる。
従って、ホトカプラのCMRR(Common Mod
eRejection Ratio;同相信号除去比)
を高めることが出来ないという欠点がある。
本発明の目的は、前記欠点が解決嘔れ、同相信号除去比
を高めるようにしたホトカプラを提供することにある。
〔課題を解決する友めの手段〕
本発明の構成は、発光素子ペレットと受光ICペレット
とが離間して配置され几ホトカプラにおいて、前記受光
ICペレットの主面上に、接地された金属層を設け、こ
の金属層に透光性導電フィルムが設けられていることを
特徴とする。
〔実施例〕
第1図は本発明の実施例のホトカプラの断面図、第2図
は第1図の受光ICペレットを拡大してみた断面図であ
る。これら図において、本実施例のホトカプラは、第2
図に示す様に、受光ICペレット28の主表面上の2も
目のアルミニウム層22の主面上に、さらに透光性導電
フィルム21を電気的に導通させ、密着させる。場らに
、2層目のアルミニウム層22は、1鳥目のアルミニウ
ム層25と、スルーホール23を用いて導通させる。
1層目のアルミニウム層25はボンティンパッド26に
つながれ、ワイヤ27を通してグランドリード29につ
なげる。透光性導電フィルム21上に、離間して、リー
ド15に固着された発光素子ペレット17を配置する。
一部リード29.15を露出させて、非透光性の樹脂1
6で覆う。
本実施例のホトカプラは、発光素子と、その発光素子と
間隔をあけて配置され発光素子からの光を受光する受光
素子とを含むホトカプラにおいて、受光素子の出力であ
る光電流を増幅等の処理を施す集積回路部と、受光ダイ
オードが1チツプ化された受光ICを用い、かつ受光I
Cの集積回路部のアルミニウム配線は、1層目のアルミ
ニウムを用い、さらに集積回路部の少なくとも一部を2
漸目のアルミニウムで覆う構造とし、烙らに受光部及び
その周辺回路部に透光性導電フィルムを装着し、この導
通フィルムは2層目のアルミニウムと電気的に導通して
密着させ、2層目のアルミニウムは接地を位と接続し九
ことを特徴とする。即ち、本実施例では、前述の問題点
を解決する為に、ホトカプラの受光ICブレット28の
ノイズに敏感な主表面部分1%に受光タ゛イオード部分
をシールドする手段を構じている。シールド力法として
は、ペレット28上のアルミニウム層を2層とし、IN
目のアルミニウム層25でICに必要な配線を施し、2
層目のアルミニウム層22をすべてグランド電位に接続
する。透光性導電フィルム21は、ペレット28の主表
面上に装洒させるが、その部分の2層目のアルミニウム
層22上には、酸化級。
窒化膜等のパッシベーション膜を設けず、導電性フィル
ム21と2層目のアルミニウム鳥22とが電気的に導通
する構造としておく。以上によシ、受光部”イオード部
の主表面がグランド電位に接続された透光性導電フィル
ム21で俊われ、シールドされる。
本実施例に例えば、入力側からのノイズは、発光素子ペ
レット17と受光ICペレット28との間に形成される
寄生コンデンサを通して、電気的グランドに到達する為
に、ホトカプラの出力側の誤動作生じず、もってCMR
Rを高めることが可能である。
〔発明の効果〕
以上説明したように、本発明は、ホトカプラの受光IC
ペレット上に導電性フィルムを装着し、電気的グランド
とする構造の為、入力側からの電気的ノイズが、発光素
子ペレットと受光ICペレットの開で形成される寄生コ
ンデンサを通して受光ICペレットの受光部に伝達され
ても、ノイズは導電性フィルムを通シ、グランド電位に
到達するので出力の誤動作は生じず、これによシホトカ
ブラのCMRRを向上させるという効果がある。
【図面の簡単な説明】 第1図は本発明の実施例のホトカプラを示す断面図、第
2図は第1図のホトカプラの受光ICペレットの断面図
、第3図は従来のホトカプラの一部6− 例を示す断面図、第4図は従来のホトカプラの他側を示
す断面図である。 15.29,34,36,43.46・山・・り一ド、
17,31.41・・・・・・発光素子ベンツ)、17
゜35.32.47・・・・・・樹脂、33.42・・
・・・・受光素子ペレット、23・・・・・・スルーホ
ール、28・・・・・・受光ICペレット、21・・・
・・・透光性導電フィルム、22.25・・・・・・ア
ルミニウム〜、27・・・・・・ワイオ、26・・・・
・・ポンディングパッド。 代理人 弁理士  内 原   音 第1図

Claims (1)

    【特許請求の範囲】
  1.  発光素子ペレットと受光ICペレットとが離間して配
    置されたホトカプラにおいて、前記受光ICペレットの
    主面上に、接地された金属層を設け、この金属層に透光
    性導電フィルムが設けられていることを特徴とするホト
    カプラ。
JP63070559A 1988-03-23 1988-03-23 ホトカプラ Pending JPH01241872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63070559A JPH01241872A (ja) 1988-03-23 1988-03-23 ホトカプラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63070559A JPH01241872A (ja) 1988-03-23 1988-03-23 ホトカプラ

Publications (1)

Publication Number Publication Date
JPH01241872A true JPH01241872A (ja) 1989-09-26

Family

ID=13435010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63070559A Pending JPH01241872A (ja) 1988-03-23 1988-03-23 ホトカプラ

Country Status (1)

Country Link
JP (1) JPH01241872A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040889A (ja) * 2008-08-07 2010-02-18 Nec Electronics Corp 半導体装置、及び半導体装置の検査方法
JP2011228339A (ja) * 2010-04-15 2011-11-10 Renesas Electronics Corp 光結合装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040889A (ja) * 2008-08-07 2010-02-18 Nec Electronics Corp 半導体装置、及び半導体装置の検査方法
JP2011228339A (ja) * 2010-04-15 2011-11-10 Renesas Electronics Corp 光結合装置

Similar Documents

Publication Publication Date Title
US6184521B1 (en) Photodiode detector with integrated noise shielding
US4647148A (en) Fiber optic receiver module
US7842957B2 (en) Optical transceiver with reduced height
US5654559A (en) Optical coupling device and method for manufacturing the same
CN108711566B (zh) 光学感测***、光学感测组件及其制造方法
US6285084B1 (en) Semiconductor device
JP3109885B2 (ja) 光半導体装置
US6172351B1 (en) Photoelectric integrated circuit device
US20070194339A1 (en) Optical data communication module
JPH01241872A (ja) ホトカプラ
JP2925943B2 (ja) ホトダイオード内蔵半導体装置
JPH02137275A (ja) ホトカプラ
JP3497977B2 (ja) 受光素子およびこれを用いた光結合装置
JPH06163977A (ja) フォトカプラ
JPH01191481A (ja) 受光素子
WO2018147222A1 (ja) 半導体装置
JP3416697B2 (ja) 光結合素子
JPH04354386A (ja) 光電変換装置
CN220154252U (zh) 片上光学检测集成封装装置
JP2576400Y2 (ja) 光結合装置
CN210535626U (zh) 一种屏蔽干扰光的光敏管
CN217062061U (zh) 一种光学器件的封装结构
JPS5910762Y2 (ja) 光結合半導体装置
JPS60177685A (ja) 半導体装置
JPH07142762A (ja) 樹脂封止型半導体装置