JPH01238153A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH01238153A JPH01238153A JP6642288A JP6642288A JPH01238153A JP H01238153 A JPH01238153 A JP H01238153A JP 6642288 A JP6642288 A JP 6642288A JP 6642288 A JP6642288 A JP 6642288A JP H01238153 A JPH01238153 A JP H01238153A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- conductivity type
- semiconductor
- metal film
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 239000012212 insulator Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は容量を内蔵する半導体集積回路装置に関するも
のである。
のである。
従来の技術
近年、半導体集積回路は大規模集積化や大容量の内蔵に
よる外付部品の削減の傾向にある。以下、従来の半導体
集積回路装置について説明する。
よる外付部品の削減の傾向にある。以下、従来の半導体
集積回路装置について説明する。
第２図は従来の半導体集積回路装置の断面構造図である
。第２図において、１はＰ型半導体基板。
。第２図において、１はＰ型半導体基板。
２はＰ型半導体基板１の上にエピタキシャル成長させた
Ｎ型エピタキシャル層である。３はＮ型エピタキシャル
層２の中に拡散されたＮ型半導体、４はＮ型半導体３の
上に形成させた絶縁体膜、５はこの絶縁体膜４上に形成
させた金属膜であり、Ｎ型半導体３．絶縁体膜４および
金属膜５でＭＯ３容量を形成する。６はＮ型半導体３と
電気的に接続した金属膜であり、他素子との接続に用い
られる。
Ｎ型エピタキシャル層である。３はＮ型エピタキシャル
層２の中に拡散されたＮ型半導体、４はＮ型半導体３の
上に形成させた絶縁体膜、５はこの絶縁体膜４上に形成
させた金属膜であり、Ｎ型半導体３．絶縁体膜４および
金属膜５でＭＯ３容量を形成する。６はＮ型半導体３と
電気的に接続した金属膜であり、他素子との接続に用い
られる。
このように構成された半導体集積回路装置において、Ｎ
型半導体３と絶縁体膜４と金属膜５とでＭＯＳ型のコン
デンサが形成され、半導体集積回路の素子として使用さ
れる。
型半導体３と絶縁体膜４と金属膜５とでＭＯＳ型のコン
デンサが形成され、半導体集積回路の素子として使用さ
れる。
発明が解決しようとする課題
しかしながら上記従来の構成では、大容量値のコンデン
サを必要とする場合、半導体集積回路装置中にコンデン
サのしめる面積が大きくなってコストアップとなるとい
う問題を有していた。
サを必要とする場合、半導体集積回路装置中にコンデン
サのしめる面積が大きくなってコストアップとなるとい
う問題を有していた。
本発明は上記従来の問題を解決するもので、従来のもの
と同一の面積で、より大きな容量値のコンデンサを形成
することができ、コストアップを防ぐことができる半導
体集積回路装置を提供することを目的とするものである
。
と同一の面積で、より大きな容量値のコンデンサを形成
することができ、コストアップを防ぐことができる半導
体集積回路装置を提供することを目的とするものである
。
課題を解決するための手段
上記課題を解決するために本発明の半導体集積回路装置
は、一導電型半導体基板上の逆導電型半導体層中に形成
された一導電型半導体領域および前記一導電型半導体領
域中に形成された逆導電型半導体領域によって形成され
た接合容量と、前記逆導電型半導体領域上の絶縁体およ
びこの絶縁体上の金属膜により形成されたＭＯ３容量と
を有するものである。
は、一導電型半導体基板上の逆導電型半導体層中に形成
された一導電型半導体領域および前記一導電型半導体領
域中に形成された逆導電型半導体領域によって形成され
た接合容量と、前記逆導電型半導体領域上の絶縁体およ
びこの絶縁体上の金属膜により形成されたＭＯ３容量と
を有するものである。
作用
上記構成により、一導電型半導体領域および逆導電型半
導体領域によって形成された接合容量とこの逆導電型半
導体領域、絶縁体および金属膜によって形成されたＭＯ
３容量とが得られ、同一の逆導電型半導体領域を用いる
ことにより、従来と同じ面積で、より大きな容量値のコ
ンデンサを形成することができ、半導体集積回路装置の
コストアップを防ぐことができる。
導体領域によって形成された接合容量とこの逆導電型半
導体領域、絶縁体および金属膜によって形成されたＭＯ
３容量とが得られ、同一の逆導電型半導体領域を用いる
ことにより、従来と同じ面積で、より大きな容量値のコ
ンデンサを形成することができ、半導体集積回路装置の
コストアップを防ぐことができる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例を示す半導体集積回路装置の
断面構造図である。第１図において、１１はＰ型半導体
基板、１２はＰ型半導体基板１１の上にエピタキシャル
成長させたＮ型エピタキシャル層である。１３はＮ型エ
ピタキシャル層１２の中に拡散させたＰ型半導体、１４
はＰ型半導体１３の中に拡散させたＮ型半導体、１５は
Ｎ型半導体１４の上に形成させた絶縁体膜、１６はこの
絶縁体膜１５上に形成させた金属膜であり、Ｎ型半導体
１４、絶縁体膜１５および金属１１！ｉ１６とでＭＯ３
容量を形成する。１７はＮ型半導体１４と電気的に接続
された金属膜であり、１８はＰ型半導体１３と電気的に
接続された金属膜である。これら金属膜１７．１８は他
素子との接続に用いられる。
断面構造図である。第１図において、１１はＰ型半導体
基板、１２はＰ型半導体基板１１の上にエピタキシャル
成長させたＮ型エピタキシャル層である。１３はＮ型エ
ピタキシャル層１２の中に拡散させたＰ型半導体、１４
はＰ型半導体１３の中に拡散させたＮ型半導体、１５は
Ｎ型半導体１４の上に形成させた絶縁体膜、１６はこの
絶縁体膜１５上に形成させた金属膜であり、Ｎ型半導体
１４、絶縁体膜１５および金属１１！ｉ１６とでＭＯ３
容量を形成する。１７はＮ型半導体１４と電気的に接続
された金属膜であり、１８はＰ型半導体１３と電気的に
接続された金属膜である。これら金属膜１７．１８は他
素子との接続に用いられる。
以上のように構成された半導体集積回路装置について以
下その動作を説明する。
下その動作を説明する。
まず、Ｎ型半導体１４と絶縁体膜１５と金属膜１６とで
ＭＯＳ型のコンデンサを形成することは従来と同様であ
るが、さらに、このＭＯＳ型コンデンサの下にＭＯ３型
コンデンサ形成時に使用したＮ型半導体１４と、このＮ
型半導体１４に対してＰＮ接合を形成するように拡散し
たＰ型半導体１３とで接合容量を形成している。このと
き、Ｐ型半導体１３と結合した金属膜１８とＮ型半導体
１４と結合した金属膜１７とは零バイアスまたは逆バイ
アスとなるように電位関係を決定するものとする。
ＭＯＳ型のコンデンサを形成することは従来と同様であ
るが、さらに、このＭＯＳ型コンデンサの下にＭＯ３型
コンデンサ形成時に使用したＮ型半導体１４と、このＮ
型半導体１４に対してＰＮ接合を形成するように拡散し
たＰ型半導体１３とで接合容量を形成している。このと
き、Ｐ型半導体１３と結合した金属膜１８とＮ型半導体
１４と結合した金属膜１７とは零バイアスまたは逆バイ
アスとなるように電位関係を決定するものとする。
したがって、Ｐ型半導体１３とＮ型半導体１４とで接合
容量を形成し、さらに、Ｎ型半導体１４、絶縁体膜１５
および金属膜１６でＭＯＳ容量を形成することにより、
従来と同一の面積で、より大きな容量値のコンデンサを
得ることができる。
容量を形成し、さらに、Ｎ型半導体１４、絶縁体膜１５
および金属膜１６でＭＯＳ容量を形成することにより、
従来と同一の面積で、より大きな容量値のコンデンサを
得ることができる。
なお１本実施例ではＰ型半導体１３とＮ型半導体１４と
で形成される接合容量は一階層としたが、二階層以上で
もよく、複数階層にすることによって、より大きな容量
を得ることができる。
で形成される接合容量は一階層としたが、二階層以上で
もよく、複数階層にすることによって、より大きな容量
を得ることができる。
発明の効果
以上のように本発明によれば、一導電型半導体基板上の
逆導電型半導体層中に形成された一導電型半導体領域お
よび、一導電型半導体領域中に形成された逆導電型半導
体領域とで接合容量を形成し、さらに、この逆導電型半
導体領域上の絶縁体およびこの絶縁体上の金属膜でＭＯ
３容量を形成することにより、従来と同一の面積で、よ
り大きな容量値のコンデンサを得ることができ、装置の
コストアップを防ぐことができる優れた半導体集積回路
装置を実現できるものである。
逆導電型半導体層中に形成された一導電型半導体領域お
よび、一導電型半導体領域中に形成された逆導電型半導
体領域とで接合容量を形成し、さらに、この逆導電型半
導体領域上の絶縁体およびこの絶縁体上の金属膜でＭＯ
３容量を形成することにより、従来と同一の面積で、よ
り大きな容量値のコンデンサを得ることができ、装置の
コストアップを防ぐことができる優れた半導体集積回路
装置を実現できるものである。
第１図は本発明の一実施例を示す半導体集積回路装置の
断面構造図、第２図は従来の半導体集積回路装置の断面
構造図である。 １１・・・Ｐ型半導体基板、１２・・・Ｎ型エピタキシ
ャル層、１３・・・Ｐ型半導体、１４・・・Ｎ型半導体
、１５・・・絶縁体膜、１６・・・金属膜。 代理人 森 本 義 弘
断面構造図、第２図は従来の半導体集積回路装置の断面
構造図である。 １１・・・Ｐ型半導体基板、１２・・・Ｎ型エピタキシ
ャル層、１３・・・Ｐ型半導体、１４・・・Ｎ型半導体
、１５・・・絶縁体膜、１６・・・金属膜。 代理人 森 本 義 弘
Claims (1)
- １、一導電型半導体基板上の逆導電型半導体層中に形成
された一導電型半導体領域および前記一導電型半導体領
域中に形成された逆導電型半導体領域によって形成され
た接合容量と、前記逆導電型半導体領域上の絶縁体およ
びこの絶縁体上の金属膜により形成されたＭＯＳ容量と
を有する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6642288A JPH01238153A (ja) | 1988-03-18 | 1988-03-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6642288A JPH01238153A (ja) | 1988-03-18 | 1988-03-18 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01238153A true JPH01238153A (ja) | 1989-09-22 |
Family
ID=13315340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6642288A Pending JPH01238153A (ja) | 1988-03-18 | 1988-03-18 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238153A (ja) |
-
1988
- 1988-03-18 JP JP6642288A patent/JPH01238153A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3261081A (en) | Method of making miniaturized electronic circuits | |
| US3922565A (en) | Monolithically integrable digital basic circuit | |
| US3590345A (en) | Double wall pn junction isolation for monolithic integrated circuit components | |
| US3441815A (en) | Semiconductor structures for integrated circuitry and method of making the same | |
| US5279887A (en) | Polycrystalline silicon contact structure | |
| US3584266A (en) | Depletion layer capacitor in particular for monolithic integrated circuits | |
| JPS62229967A (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| JPH01238153A (ja) | 半導体集積回路装置 | |
| US3350760A (en) | Capacitor for miniature electronic circuits or the like | |
| US3643138A (en) | Semiconductor device | |
| US3461324A (en) | Semiconductor device employing punchthrough | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JPH03155659A (ja) | 半導体装置 | |
| JPH0319267A (ja) | 半導体集積回路装置 | |
| US3434015A (en) | Capacitor for miniature electronic circuits or the like | |
| KR100247281B1 (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
| JPH01187965A (ja) | サージ電圧保護回路 | |
| JPS60187048A (ja) | 半導体装置 | |
| JPH02240958A (ja) | 半導体集積回路装置 | |
| JPS6058652A (ja) | 半導体集積回路装置 | |
| JPS60218874A (ja) | 半導体装置 | |
| JPH02281754A (ja) | 半導体装置 | |
| JPH02302074A (ja) | 半導体集積回路 | |
| JPS61274343A (ja) | 半導体装置 |