JPH01236898A - 保持メモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、時分割交換機の通話路装置における保持メモ
リの制御方式に関するものである。

（従来の技術） 第２図は従来の時分割通話路装置の時間スッチの構成を
示すブロック図である。

図中、１は交換機全体の制御を司どる中央制御装置（Ｃ
Ｐ）、２は中央制御装置１からの指示によりＳＰババス
制御するＳＰババス御装置（ＳＰＢＣ）、３はＳＰオー
ダおよびアンサが伝達されるＳＰババス４はこのＳＰ系
装置とＳＰババスとのインタフェースを司どるＳＰバス
インタフェース装置（ＳＰＩＦ）、５はＳＰバスインタ
フェース装置４からの情報に基づいて通話路を制御する
制御回路（ＣＯＮＴ）　、６は時間スイッチ、７は制御
回路５からの情報に基づいて時間スイッチを制御する情
報を保持する保持メモリ（ＳＣＭ）、８は保持メモリ７
からの情報に基づいて交換動作を行なう通話メモリ（Ｓ
ＰＭ）、９はタイムスロットが多重化された入ハイウェ
イ（入ＨＷ）　、１０は入ハイウエイ９上のタイムスロ
ットが通話メモリ８により交換された結果が出力される
出ハイウェイ（出ＨＷ）である。

つぎに保持メモリ７の制御動作について説明する。

中央制御装置１は呼制御情報に基づき、入ハイウェイ９
のタイムスロットＴＳｊを出ハイウェイ１０のタイムス
ロットＴＳｉに交換することを識別すると、ＳＰババス
御装置２、ＳＰババス、ＳＰ／（スインタフエース装置
４を経由して、書込用ＳＰオーダを制御回路５に送出す
る。ここで、ＳＰオーダにはタイムスロットＴＳｊのタ
イムスロット番号ＡとタイムスロットＴＳｉのタイムス
ロット番号Ｂとが含まれている。

制御回路５は、まず、ＳＰバスインタフェース装置４よ
り情報Ａを保持メモリ７のアドレス情報として受信し、
さらに情報Ｂを保持メモリ７のデータとして受信する。

その後、制御回路５は該アドレス情報およびデータを、
保持メモリ７のデータ受信時間内において、保持メモリ
７に送出し、保持メモリ７はこれを保持する。

以上が保持メモリ７への書込動作であり、読出動作は、
読出用ＳＰオーダで情報Ａを指定すれば、情報Ｂが読出
せる。

なお、第２図の例では、入ハイウェイ９、出ハイウェイ
１０ともに１フレームに１０２４タイムスロツトが多重
されていて、１タイムスロツトは２４ビツトのワードで
構成されている。この場合通話メモリ８の容量は、１０
２４ワード×２４ビツトが必要であり、保持メモリの容
量はその各ワードをアドレス指定するための１０２４ワ
ード×１０ビツトが必要である。

ところで、通常、通話メモリ８と保持メモリ７とは、同
一の回路即ちこの場合、２４ビツトのワードで構成して
回路を共用化しており、モード指定により、通話メモリ
８又は保持メモリ７として機能する。従ワて、保持メモ
リ７は、１０２４ワード×２４ビツトの容量のうちの１
０２４ワード×１０ビツトだけ使用していることになる
。

（発明が解決しようとする問題点） しかしながら上記構成の装置では、保持メモリと通話路
メモリとの回路を共用化したことによって保持メモリの
容量の方が通話メモリの容量より少ない使い方となって
いるため、保持メモリにおいてはメモリ容量を充分使い
切っておらず、経済性が劣るという問題点があった。

本発明は上記問題点に鑑み、保持メモリにおけるメモリ
容量の使用率を増大させ、経済性に優れた保持メモリ制
御方式を提供することを目的とする。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、時分割交換機の
通話メモリを制御する保持メモリに対して上位から書込
オーダとアドレスの指定と書込情報の指定とを行ない時
系列で各アドレスを更新して書込情報の書込みを行なう
保持メモリ制御方式において、保持メモリにデータを書
込む際に予め保持メモリの該当アドレスのデータを読出
してそのビット列のうちの一部分を新データに書替えて
保持し、前記ビット列の残りの部分に前記読出した旧デ
ータを保持し、保持メモリに対して前記保持した新デー
タと旧データとを書込むべく書込オーダを送出する保持
メモリ制御方式とした。

（作　用） 本発明によれば、保持メモリにデータを書込む際に、予
め保持メモリの該当アドレスのデータが読出されてその
ビット列のうちの一部分のデータが新データに書替えら
れて保持され、そして残りの部分のデータはそのままの
旧データが保持され、引続き書込オーダが送出されて、
前記保持された新データと旧データとが保持メモリに書
込まれる。

（実施例） 第１図は本発明の一実施例として示した保持メモリのデ
ータ書替手順の説明図である。この系の全体の構成は第
２図におけると同様であるがその要部をとり出して記載
しである。

同図において、１１は保持メモリ（ＳＣＭ）で、時系列
の各アドレス＃１・・・・・・ｎ・・・・・・に対して
、各２・４ビツトによるビット列を構成し、下位１０ビ
ツトには、第２図における通話メモリ８と同様な一方の
通話メモリＳＰＭＩ　　（図示せず）に対する制御デー
タが書込まれ、上位１０ビツトには同様に他方の通話メ
モリＳＰＭ２　　（図示せず）に対する制御データが書
込まれるようにしている。そして残りの上位４ビツトは
、この場合、未使用である。１２は中央制御装置（ＣＰ
）で、基本動作は第２図の中央制御装置１と同等である
が、書込動作に先だって後記の読出動作を行なうように
している。なお、中央制御装置１２と保持メモリ１１と
の間には第２図におけると同様に、ＳＰババス御装置（
ＳＰＢＣ）　、ＳＰバスインタフェース装置（ＳＰＩＦ
）、制御装置（ＣＯＮＴ）があるが、同図においてはそ
の記載を省略している。

つぎに保持メモリ１１のデータ書替手順をアドレス＃ｎ
を例にして説明する。

まず、手順１では、保持メモリ１１のアドレス＃ｎには
、下位１０ビツトにＳＰＭＩ用の制御データ“ａｍが、
そして上位１０ビツトにＳＰＭ２用の制御データ′ｂ”
が格納されており、これら２０ビツトの制御データを中
央制御装置１２の指示により読出す。なお、この読出動
作は、第２図で説明した保持メモリ７の読出動作と同一
である。

つぎに、手順２では、中央制御装置１２において、手順
１で保持メモリ１１から読取った２０ビツトのデータの
うち、例えばＳＰＭ２用の制御データ“ｂ”を新データ
“Ｃｏに置換する。

更に手順３では、中央制御装置１２の指示により、前記
手順２で準備した２０ビツトの制御データ′ａ１　“Ｃ
”を保持メモリ１１のアドレス＃ｎに書込む。なお、こ
の書込動作は、第２図で説明した保持メモリ７の書込動
作と同一である。

このようにして、通話メモリＳＰＭＩ用の制御データは
前回制御データ“ａ″のままで、通話メモリＳＰＭ２用
の制御データは前回の制御データ“ｂ”から今回の制御
データＣに書替えられる。

なお、通話メモリＳＰＭＩ用の制御データを書替えると
きは、手順２において、下位１０ビツトの制御データ′
ａ′″を例えば新データ“ｄ”に置換し、手順３におい
て、手順２で準備した２０ビツトの制御データｌＩ　ｄ
　ＩＩ　　“ｂｌを保持メモリ１１のアドレス＃ｎに書
込む。

（発明の効果） 以上説明したように本発明によれば、保持メモリの同一
のアドレスに対するビット列を分割して、各分割のビッ
ト列毎にそのデータと新データに書替え、あるいは旧デ
ータのままに保持できるようにしたので、この分割の各
ビット列のデータを複数のそれぞれの通話メモリに選択
的に振り分けて使用することにより、前記分割前のビッ
ト列のビット数を通話メモリのビット列のビット数と同
等にすることができ、よって保持メモリの容量が有効に
活用されて経済性に優れた保持メモリ制御方式となる。

【図面の簡単な説明】

第１図は本発明の実施例を示す保持メモリのデータ書替
手順の説明図、第２図は従来の時分割通話路装置の時間
スイッチの構成図である。 １１・・・保持メモリ １２・・・中央制御装置 ＳＰＭＩ、ＳＰＭ２・・・通話メモリ （４＋ｑ＠２） ロゴ５＝工＝匪＝］読出テ―り ［！＝工］［］嘗払込−７保持メし・ｊ第１　図

Claims (1)

1. 【特許請求の範囲】 時分割交換機の通話メモリを制御する保持メモリに対し
   て上位から書込オーダとアドレスの指定と書込情報の指
   定とを行ない時系列で各アドレスを更新して書込情報の
   書込みを行なう保持メモリ制御方式において、 保持メモリにデータを書込む際に予め保持メモリの該当
   アドレスのデータを読出してそのビット列のうちの一部
   分を新データに書替えて保持し、前記ビット列の残りの
   部分に前記読出した旧データを保持し、 保持メモリに対して前記保持した新データと旧データと
   を書込むべく書込オーダを送出することを特徴とする保
   持メモリ制御方式。