JPH01235253A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01235253A JPH01235253A JP6116888A JP6116888A JPH01235253A JP H01235253 A JPH01235253 A JP H01235253A JP 6116888 A JP6116888 A JP 6116888A JP 6116888 A JP6116888 A JP 6116888A JP H01235253 A JPH01235253 A JP H01235253A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- electrode wiring
- annealing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 238000010894 electron beam technology Methods 0.000 claims abstract description 13
- 238000005224 laser annealing Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 150000003376 silicon Chemical class 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 claims description 2
- 238000013508 migration Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000005012 migration Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000013078 crystal Substances 0.000 description 15
- 238000002425 crystallisation Methods 0.000 description 11
- 230000008025 crystallization Effects 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 208000019695 Migraine disease Diseases 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置におけるアルミニウム電極配線膜の
膜処理法に関するものである。
膜処理法に関するものである。
従来、半導体装置におけるアルミニウム電極配線膜は、
スパッタ蒸着法に【形成され、そのままホト・エツチン
グにより電極配線として用いられるのが通例であった。
スパッタ蒸着法に【形成され、そのままホト・エツチン
グにより電極配線として用いられるのが通例であった。
又、グラフォ・エピタキシャル法は文献。
Ｍ、Ｗ、Ｇｅ１ｅ ａｔ ａｌ、Ａｐｐｌ、ｐｈｙ
ｓ、Ｌｅｔｔ、５７゜４５４（１９８０）に示されてい
る如く、ＳｌやＧａＡｓ等の半導体膜の単結晶化に用い
られ、レーザー・アニールや電子線アニールも文献、
Ａ 、 Ｇａｔａｎｄ Ｊ、Ｆ、Ｇｉｂｂｏｎｓ、Ａｐ
ｐｌ ｐｈｙａ、Ｌｅｔｔ、３２゜１４２（１９７８）
等に示されている如く、やはりＳｌやＧａＡａ等の半導
体膜の単結晶化に用いられて居り、アルミニウム配線の
結晶化に用いられた事はなかった。
ｓ、Ｌｅｔｔ、５７゜４５４（１９８０）に示されてい
る如く、ＳｌやＧａＡｓ等の半導体膜の単結晶化に用い
られ、レーザー・アニールや電子線アニールも文献、
Ａ 、 Ｇａｔａｎｄ Ｊ、Ｆ、Ｇｉｂｂｏｎｓ、Ａｐ
ｐｌ ｐｈｙａ、Ｌｅｔｔ、３２゜１４２（１９７８）
等に示されている如く、やはりＳｌやＧａＡａ等の半導
体膜の単結晶化に用いられて居り、アルミニウム配線の
結晶化に用いられた事はなかった。
しかし、上記従来技術によると、半導体装置におけるア
ルミニウム電極配線がエレクトロ・マイグレーシ曹ンや
ストレス・マイグレーシｌンの如く、電光あるいはスト
レスにより断線を起こすと云う問題点があった。
ルミニウム電極配線がエレクトロ・マイグレーシ曹ンや
ストレス・マイグレーシｌンの如く、電光あるいはスト
レスにより断線を起こすと云う問題点があった。
本発明は、かかる従来技術の問題点をなくし、半導体装
置に斐けるアルミニウム電極配線に発生するエレクトロ
・マイグレーシ冒ンや、ストレス・マイグレーシ１ンに
よる断線を防止するためのアルミニウム電極配線膜の処
理方法を提供する事を目的とする。
置に斐けるアルミニウム電極配線に発生するエレクトロ
・マイグレーシ冒ンや、ストレス・マイグレーシ１ンに
よる断線を防止するためのアルミニウム電極配線膜の処
理方法を提供する事を目的とする。
〔課題を解決するための手段〕
上記問題点を解決するために本発明は、半導体装置の製
造方法に関し、 （１） アルミニウム電極配線膜をグラフォ・エピタ
キシャル法にて形成する手段をとる事、及び（２）
アルミニウム電極配線膜を、Ｖ−ザー・アニールあるい
は電子線アニール処理を施す手段をとる事、及び （８） シリコン膜あるいはシリサイド膜とアルミニ
ウム膜との多層電極配線構造に於いて、シリコン膜ある
いはシリサイド膜と、アルミニウム膜のいずれか一方の
膜あるいは双方の膜をグラフォ・エピタキシャル法にて
形成する手段をとる事、及び （４） シリコン膜あるいはシリサイド膜と、アルミニ
ウム膜との多層電極配線構造に於いて、シリコン膜ある
いはシリサイド膜と、アルミニウム膜のいずれか一方の
膜あるいは双方の膜をレーザーアニールあるいは電子線
アニール処理する手段をとる事、及び （５） レーザー・アニールあるいは電子線アニール
を電極配線図形状に施す手段をとる事、等である。
造方法に関し、 （１） アルミニウム電極配線膜をグラフォ・エピタ
キシャル法にて形成する手段をとる事、及び（２）
アルミニウム電極配線膜を、Ｖ−ザー・アニールあるい
は電子線アニール処理を施す手段をとる事、及び （８） シリコン膜あるいはシリサイド膜とアルミニ
ウム膜との多層電極配線構造に於いて、シリコン膜ある
いはシリサイド膜と、アルミニウム膜のいずれか一方の
膜あるいは双方の膜をグラフォ・エピタキシャル法にて
形成する手段をとる事、及び （４） シリコン膜あるいはシリサイド膜と、アルミニ
ウム膜との多層電極配線構造に於いて、シリコン膜ある
いはシリサイド膜と、アルミニウム膜のいずれか一方の
膜あるいは双方の膜をレーザーアニールあるいは電子線
アニール処理する手段をとる事、及び （５） レーザー・アニールあるいは電子線アニール
を電極配線図形状に施す手段をとる事、等である。
アルミニウム電極配線膜をグラフォ・エピタキシャル法
で形成したり、レーザー・アニールや電子線アニール処
理を施す事等により、スパッタ法で形成したアルミニ９
ム電極配線膜の結晶粒径が１μｍμｍ下、せいぜい１０
μｍ径程度であるのに対し、２０μｍ径以上の結晶粒径
が得られたり、単結晶膜も得られる事になり、結晶粒径
の増大や単結晶化はアルミニウム電極配線のエレクト・
マイグレーシｌンやストレス・マイグＶ−シｌンが結晶
粒界から発生する為に、これらマイグレーシ曹ンの発生
率を押える作用がある。
で形成したり、レーザー・アニールや電子線アニール処
理を施す事等により、スパッタ法で形成したアルミニ９
ム電極配線膜の結晶粒径が１μｍμｍ下、せいぜい１０
μｍ径程度であるのに対し、２０μｍ径以上の結晶粒径
が得られたり、単結晶膜も得られる事になり、結晶粒径
の増大や単結晶化はアルミニウム電極配線のエレクト・
マイグレーシｌンやストレス・マイグＶ−シｌンが結晶
粒界から発生する為に、これらマイグレーシ曹ンの発生
率を押える作用がある。
以下、実施例により本発明を詳述する。
第１図は本発明の一実施例を示す半導体装置におけるＡ
／、電極膜のグラフォ・エピタキシャル法を示すｇ！部
の断面図である。すなわち、８１基板１０表面には、Ｓ
１０．膜４が形成され、該Ｓ１０、膜４をホト・エツチ
ングによりコンタクトの穴開けを行ない、該コンタクト
の穴部より人Ｓ等の不純物をドープした拡散層２を形成
すると共に、前記フンタクト穴部には選択ＯｖＤ Ｏｈ
ａｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法
によりタングステン５を埋め込み８１０．ｌ［１４との
間には段部を形成し、更に核タングステン５と８１０．
膜４との表面にＡｔ膜６をスパッタ法等で形成後、カー
ボン・ストライプ・ヒータ等により６５０℃程度に℃１
０．８乃至２０秒、窒素雰囲気で加熱する事によりＡｔ
膜６は（Ｉ Ｄｏ）結晶方法の単結晶膜となる。半導体
集積回路装置のアルミニウム配線基板には絶えずコンタ
クト穴以外にも段差部が存在し、該段差部がグラフォ・
エピタキシャル処理テハ結晶方位を定める単結晶化を計
るきっかけの種となることとなる。
／、電極膜のグラフォ・エピタキシャル法を示すｇ！部
の断面図である。すなわち、８１基板１０表面には、Ｓ
１０．膜４が形成され、該Ｓ１０、膜４をホト・エツチ
ングによりコンタクトの穴開けを行ない、該コンタクト
の穴部より人Ｓ等の不純物をドープした拡散層２を形成
すると共に、前記フンタクト穴部には選択ＯｖＤ Ｏｈ
ａｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法
によりタングステン５を埋め込み８１０．ｌ［１４との
間には段部を形成し、更に核タングステン５と８１０．
膜４との表面にＡｔ膜６をスパッタ法等で形成後、カー
ボン・ストライプ・ヒータ等により６５０℃程度に℃１
０．８乃至２０秒、窒素雰囲気で加熱する事によりＡｔ
膜６は（Ｉ Ｄｏ）結晶方法の単結晶膜となる。半導体
集積回路装置のアルミニウム配線基板には絶えずコンタ
クト穴以外にも段差部が存在し、該段差部がグラフォ・
エピタキシャル処理テハ結晶方位を定める単結晶化を計
るきっかけの種となることとなる。
第２図は、本発明の他の実施例を示す、エネルギー・ビ
ームによるＡ／、膜の単結晶化や巨大結晶化を示す要部
の断面図である。すなわち、８１基板１１０表面には、
Ｓ１０．膜１２が形成され、該Ｓｉｎ、ｗＩ４１２上に
は、スパッタ法にてＡｔ膜１５が形成され、ｌ＊Ａｔ膜
１３の表面からレーザー・ビームか、あるいは電子線の
ビーム１４を照射する事により、該ビーム１４の走査部
は単結晶Ａｔ１６の如く巨大結晶化され、他の品分はビ
ーム１４の走査部なければ多結晶Ａ／、１５の如く多結
晶のまま残存する事となる。本例の場合は、人を膜１３
は予じめビーム１４にて図形状に単結晶化あるいは巨大
結晶化した後、該ビーム１４の走査部をホト・エツチン
グにより残存せしめてＡｔ電極配線となすことができる
が、予じめ人を膜１５をホト・エツチングにより図形状
に形成し、該図形状の人を膜をなぞるようにビーム１４
を走査させて、Ａｔ電極配線の単結晶化や巨大結晶化を
計ることもできる。又、Ａ／、電極配線上に０ＶＤＳｉ
Ｏ，膜を形成後、ビーム処理を施しても良い。勿論Ａｔ
［１１１５を全面ビーム１４でアニール処理しても良い
事は云うまでもない。
ームによるＡ／、膜の単結晶化や巨大結晶化を示す要部
の断面図である。すなわち、８１基板１１０表面には、
Ｓ１０．膜１２が形成され、該Ｓｉｎ、ｗＩ４１２上に
は、スパッタ法にてＡｔ膜１５が形成され、ｌ＊Ａｔ膜
１３の表面からレーザー・ビームか、あるいは電子線の
ビーム１４を照射する事により、該ビーム１４の走査部
は単結晶Ａｔ１６の如く巨大結晶化され、他の品分はビ
ーム１４の走査部なければ多結晶Ａ／、１５の如く多結
晶のまま残存する事となる。本例の場合は、人を膜１３
は予じめビーム１４にて図形状に単結晶化あるいは巨大
結晶化した後、該ビーム１４の走査部をホト・エツチン
グにより残存せしめてＡｔ電極配線となすことができる
が、予じめ人を膜１５をホト・エツチングにより図形状
に形成し、該図形状の人を膜をなぞるようにビーム１４
を走査させて、Ａｔ電極配線の単結晶化や巨大結晶化を
計ることもできる。又、Ａ／、電極配線上に０ＶＤＳｉ
Ｏ，膜を形成後、ビーム処理を施しても良い。勿論Ａｔ
［１１１５を全面ビーム１４でアニール処理しても良い
事は云うまでもない。
第３図はその他の実施例を示すアルミニウム電極配線の
構造を示す断面図である。すなわち、８１基板２１の表
面には１９１０．膜２２が形成され、該Ｓ１０．膜２２
上には、シリサイド膜としてＷＳｔ膜２３が形成され、
その上に単結晶化あるいは巨大結晶化されたＡ／、膜２
４が形成されて成る。Ａｔ膜２４の単結晶化あるいは巨
大結晶化はＡＬ膜２４のグラフォ・エピタキシャル処理
やレーザー・アニール処理あるいは電子線アニール処理
にて行なわれる訳であるが、予じめＷＳｉｌ１２３をグ
ラフォ・エピタキシャル処理やレーザー・アニールある
いは電子線アニール処理にて該膜を単結晶化あるいは巨
大結晶化しておいても良く、この場合にはｋｔ膜２４は
へテロ・エピタキシャル法により拳に加熱スパッタする
のみで単結晶化あるいは巨大結晶化を計ることも出来、
更にシリサイド膜はＡｔ膜のどの位置（すなわち表面や
中間層あるいは側面）に形成されていても良いことは云
うまでもない。
構造を示す断面図である。すなわち、８１基板２１の表
面には１９１０．膜２２が形成され、該Ｓ１０．膜２２
上には、シリサイド膜としてＷＳｔ膜２３が形成され、
その上に単結晶化あるいは巨大結晶化されたＡ／、膜２
４が形成されて成る。Ａｔ膜２４の単結晶化あるいは巨
大結晶化はＡＬ膜２４のグラフォ・エピタキシャル処理
やレーザー・アニール処理あるいは電子線アニール処理
にて行なわれる訳であるが、予じめＷＳｉｌ１２３をグ
ラフォ・エピタキシャル処理やレーザー・アニールある
いは電子線アニール処理にて該膜を単結晶化あるいは巨
大結晶化しておいても良く、この場合にはｋｔ膜２４は
へテロ・エピタキシャル法により拳に加熱スパッタする
のみで単結晶化あるいは巨大結晶化を計ることも出来、
更にシリサイド膜はＡｔ膜のどの位置（すなわち表面や
中間層あるいは側面）に形成されていても良いことは云
うまでもない。
本発明により半導体装置におけるアルミニウム電［ｉ配
置のストレス・マイグレーシｌンやエレクトロ・マイグ
レーシｌンによる断線を防止することが出来る効果があ
る。
置のストレス・マイグレーシｌンやエレクトロ・マイグ
レーシｌンによる断線を防止することが出来る効果があ
る。
第１図乃至第３図は本発明の実施例を示す要部の断面図
である。 １．１１．２１・・・・・・３１基板 ２ ・・・・・・拡散層 ｓ、１２．２２・・・・・・Ｓ１０．膜４
・・・・・・タングステン５．１５．２４・・・・・・
Ａｔ１１１１４ ・・・・・・ビーム １５ ・・・・・・多結晶ｋ１１６・・・・・
・・・・単結晶Ａｔ ２３・・・・・・・・・Ｗ８１膜 以上 出願人 セイコーエプソン株式会社 〈江′
である。 １．１１．２１・・・・・・３１基板 ２ ・・・・・・拡散層 ｓ、１２．２２・・・・・・Ｓ１０．膜４
・・・・・・タングステン５．１５．２４・・・・・・
Ａｔ１１１１４ ・・・・・・ビーム １５ ・・・・・・多結晶ｋ１１６・・・・・
・・・・単結晶Ａｔ ２３・・・・・・・・・Ｗ８１膜 以上 出願人 セイコーエプソン株式会社 〈江′
Claims (5)
- （１）アルミニウム電極配線膜はグラフォ・エピタキシ
ャル法にて形成される事を特徴とする半導体装置の製造
方法。 - （２）アルミニウム電極配線膜は、レーザー・アニール
あるいは電子線アニール処理が施される事を特徴とする
半導体装置の製造方法。 - （３）シリコン膜あるいはシリサイド膜と、アルミニウ
ム膜との多層電極配線構造に於いて、シリコン膜あるい
はシリサイド膜と、アルミニウム膜のいずれか一方の膜
あるいは双方の膜がグラフォ・エピタキシャル法にて形
成される事を特徴とする半導体装置の製造方法。 - （４）シリコン膜あるいはシリサイド膜と、アルミニウ
ム膜との多層電極配線構造に於いて、シリコン膜あるい
はシリサイド膜と、アルミニウム膜のいずれか一方の膜
あるいは双方の膜がレーザー・アニールあるいは電子線
アニール処理が施される事を特徴とする半導体装置の製
造方法。 - （５）レーザー・アニールあるいは電子線アニールが電
極配線図形状に施される事を特徴とする請求項２又は請
求項４記載の半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6116888A JPH01235253A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6116888A JPH01235253A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01235253A true JPH01235253A (ja) | 1989-09-20 |
Family
ID=13163345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6116888A Pending JPH01235253A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01235253A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162727A (ja) * | 1988-12-15 | 1990-06-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH02307218A (ja) * | 1989-05-22 | 1990-12-20 | Matsushita Electron Corp | 半導体装置の製造方法 |
-
1988
- 1988-03-15 JP JP6116888A patent/JPH01235253A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162727A (ja) * | 1988-12-15 | 1990-06-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH02307218A (ja) * | 1989-05-22 | 1990-12-20 | Matsushita Electron Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6163017A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH01235253A (ja) | 半導体装置の製造方法 | |
| JP2751223B2 (ja) | 半導体装置およびその製造方法 | |
| JPH027525A (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS60173844A (ja) | 半導体素子の製造方法 | |
| JP2906491B2 (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPH01251740A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01248643A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6294937A (ja) | 半導体集積回路装置の製造方法 | |
| JP2853143B2 (ja) | 半導体装置の製造方法 | |
| JPS6154620A (ja) | 半導体装置の製造方法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPS6130060A (ja) | 半導体ヒユ−ズ素子の製造方法 | |
| JPH01246831A (ja) | 多層電極配線法 | |
| JPS62122124A (ja) | 半導体装置の製造方法 | |
| JPS5980929A (ja) | 半導体装置の製造方法 | |
| JPH01137624A (ja) | ＧａＡｓ半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPS6362893B2 (ja) | ||
| JPS6060752A (ja) | 高抵抗ポリシリコンの製造方法 | |
| JPH0426220B2 (ja) | ||
| JPS61113229A (ja) | 半導体薄膜結晶層の製造方法 |