JPH01232061A - Printer - Google Patents
PrinterInfo
- Publication number
- JPH01232061A JPH01232061A JP63059031A JP5903188A JPH01232061A JP H01232061 A JPH01232061 A JP H01232061A JP 63059031 A JP63059031 A JP 63059031A JP 5903188 A JP5903188 A JP 5903188A JP H01232061 A JPH01232061 A JP H01232061A
- Authority
- JP
- Japan
- Prior art keywords
- dot
- signal
- memory
- timing
- control section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 239000000872 buffer Substances 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101100490184 Drosophila melanogaster Ack gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/485—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes
- B41J2/505—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes from an assembly of identical printing elements
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
Description
【発明の詳細な説明】
［ａ業上の利用分野］
本発明は、ホストコンピュータ等の外部機器から文字コ
ード情報等の文章データを入力してドツト形態の画像デ
ータを可視出力するドツト式プリンタに関するものであ
る。[Detailed Description of the Invention] [Field of Application in Business A] The present invention relates to a dot-type printer that inputs text data such as character code information from an external device such as a host computer and visually outputs image data in the form of dots. It is something.
［従来の技術］ この種の従来のプリンタの回路構成例を第４図に示す。[Conventional technology] An example of the circuit configuration of this type of conventional printer is shown in FIG.
第４図において、ホストコンピュータ等から送られてく
る文字コードやフオームコードからなる文章データ１２
１は、入力制御部１０１により受信された後、ページメ
モリ１０２に一時記憶される０次に、ページメモリ１０
２に記憶された文章データ１２１の個々のコード情報は
、主制御部１０３により先頭から順に読み出される。In Figure 4, text data 12 consisting of character codes and form codes sent from a host computer etc.
1 is received by the input control unit 101 and then temporarily stored in the page memory 102. Next, the page memory 10
The individual code information of the text data 121 stored in the text data 121 is sequentially read out from the beginning by the main control unit 103.
主制御部１０３はページメモリ１０２から読み出した文
字コード情報を文書パターン発生部１０４によりドツト
パターン情報に変換し、これをビットマツプメモリ１０
５に書き込む、なお、文書パターン発生部１０４は文字
コードとこの文字コードに対応するドツトパターンを関
連付けた変換テーブルである。The main control unit 103 converts the character code information read from the page memory 102 into dot pattern information using the document pattern generation unit 104, and converts the character code information read from the page memory 102 into dot pattern information.
Note that the document pattern generating section 104 is a conversion table that associates character codes with dot patterns corresponding to these character codes.
次に、ビットマツプメモリ１０５に記憶されたドツトパ
ターン情報のうち、−走査線分の文字情報がスキャンバ
ッファ４０Ｂに記憶される。スキャンバッフ１４０８は
ダブルバッファ４０６ａおよび４０６ｂにより構成され
ており、いずれか一方のダブルバッファ、例えば４０６
ａが読み出し制御部４０８によって読み出されている間
、他方のダブルバッファ、例えば４０６ｂには主制御部
１０３により次走査線分のドツトパターン情報が記憶さ
れる。Next, of the dot pattern information stored in the bitmap memory 105, the character information for -scanning lines is stored in the scan buffer 40B. The scan buffer 1408 is composed of double buffers 406a and 406b, and one of the double buffers, for example 406
While a is being read out by the readout control unit 408, the dot pattern information for the next scanning line is stored in the other double buffer, for example 406b, by the main control unit 103.
次に、読み出し制御部４０８によりスキャンバッファ４
０６から読み出された並列信号の形態のドツトパターン
情報は並直列変換器４０７により直列信号の形態に並直
列変換された後、印字機構へ送られプリントされる。こ
の印字機構としては、レーザビーム式やインクジェット
式等がある。Next, the read control unit 408 controls the scan buffer 4
The dot pattern information in the form of a parallel signal read out from 06 is parallel-serial converted into a serial signal by a parallel-to-serial converter 407, and then sent to a printing mechanism and printed. Examples of this printing mechanism include a laser beam type and an inkjet type.
［発明が解決しようとする課題］
しかしながら、上記のような従来装置においては、ビッ
トマツプメモリ１０２ に対してドツト情報を所定量毎
、例えばページ単位で書き込んだ後に、ビットマツプメ
モリ１０２からドツト情報を読み出す方式のものでは、
印字機構のドツト印刷のタイミングとの同期を取るため
に、ビットマツプメモリ１０２とは別にビットマツプメ
モリ１０２の後段にバッファメモリ４０６を設けなけれ
ばなならい。[Problems to be Solved by the Invention] However, in the conventional device as described above, after dot information is written in a predetermined amount to the bitmap memory 102, for example, in units of pages, the dot information is written from the bitmap memory 102. For readout methods,
In order to synchronize with the dot printing timing of the printing mechanism, a buffer memory 406 must be provided separately from the bitmap memory 102 and subsequent to the bitmap memory 102.
さらに、主制御部１０３のスルーブツトを上げるために
は、主制御部１０３の演算処理速度よりも高速に、ビッ
トマツプメモリ１０２からドツト情報を読み出すことが
できるダイレクトメモリアクセスコントコーラ（ＤＭＡ
コントローラ）と呼ばれるＩＣ回路を読み出し制御部４
０８に使用しなければならない。Furthermore, in order to increase the throughput of the main control section 103, a direct memory access controller (DMA) is used which can read dot information from the bitmap memory 102 faster than the arithmetic processing speed of the main control section 103.
The controller 4 reads out an IC circuit called a controller.
Must be used in 08.
このため、従来のプリンタには次のような欠点があった
。Therefore, conventional printers have the following drawbacks.
（１）バッファ４０６のメモリ容量としては、印字機構
側か扱える最大の紙サイズに対応したー走査線分のデー
タのメそす容量が必要であり、メモリ容量が多大となる
。(1) The memory capacity of the buffer 406 needs to be large enough to accommodate one scanning line of data corresponding to the maximum paper size that can be handled by the printing mechanism, resulting in a large memory capacity.
（２）走査速度を高めるためには、バッファ４０６とし
ては、リフレッシュ動作の不要なスタティックランダム
アクセスメそす（ＳＲＡＭ）を用いなければならず、バ
ッファメモリ４０６の製造コストが高くなる。(2) In order to increase the scanning speed, a static random access memory (SRAM) that does not require a refresh operation must be used as the buffer 406, which increases the manufacturing cost of the buffer memory 406.
そこで、本発明の目的は、このような欠点を解消し、ス
キャンバッファ４０Ｂを用いないでビットマツプメモリ
から直接にドツト情報を読み出し、高速印刷ができるよ
うにして、製造原価を低減したプリンタを提供すること
にある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a printer that eliminates such drawbacks, reads out dot information directly from a bitmap memory without using the scan buffer 40B, and enables high-speed printing, thereby reducing manufacturing costs. It's about doing.
［課題を解決するための手段］
このような目的を達成するために、本発明は、印刷対象
の文字情報をコード信号で受信する受信手段と、受信し
たコード信号をフォントパターンのドツト信号に変換す
る変換手段と、変換手段により変換されたドツト信号を
記憶する記憶手段と、変換手段の変換タイミングに同期
して変換されたドツト信号を記憶手段に′書き込む書込
手段と、
印刷機構部の印刷タイミングに同期して、記憶手段から
ドツト信号を読み出し、印刷機構部へ供給する読み出し
手段と、読み出し手段が記憶手段からの読み出しを行っ
ていないときにのみ、記憶手段に対して書き込みを行う
ように変換手段および書込手段に対してタイミング制御
を行う制御手段とを具えたことを特徴とする。[Means for Solving the Problems] In order to achieve such an object, the present invention provides a receiving means for receiving character information to be printed in the form of a code signal, and a method for converting the received code signal into a dot signal of a font pattern. a conversion means for storing the dot signals converted by the conversion means; a writing means for writing the converted dot signals into the storage means in synchronization with the conversion timing of the conversion means; The reading means reads the dot signal from the storage means in synchronization with the timing and supplies the dot signal to the printing mechanism, and writes to the storage means only when the reading means is not reading from the storage means. The present invention is characterized by comprising a control means for controlling the timing of the conversion means and the writing means.
［作 用］
本発明においてはビットマツプメモリなどの記憶手段か
ら印刷タイミングに同期して印刷対象のドツト信号を読
み出す、この読み出しを行っていないとき、コード信号
から変換されたドツト信号を記憶手段に書き込むように
、変換手段および書き込み手段の動作タイミング指示を
制御手段が行うので、従来では必要であったビットマツ
プメモリと印刷機構部との間の中間バッファメモリが不
要になりこのバッファメモリに対する読み書き時間が短
縮されるので、高速印刷が可能となる。[Function] In the present invention, dot signals to be printed are read out from a storage means such as a bitmap memory in synchronization with the printing timing, and when this reading is not performed, dot signals converted from code signals are stored in the storage means. Since the control means instructs the operation timing of the converting means and the writing means to write, the intermediate buffer memory between the bitmap memory and the printing mechanism, which was necessary in the past, is no longer required, and the time required to read and write from this buffer memory is reduced. Since the time is shortened, high-speed printing becomes possible.
［実施例］
°以下、図面を参照して本発明の実施例を詳細に説明す
る。 ′
第１図は本発明の一実施例の基本構成を示す。[Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. ' Figure 1 shows the basic configuration of an embodiment of the present invention.
第１図において、第４図と同様の箇所には同一の符号を
付し、その詳細な説明を省略する。In FIG. 1, the same parts as in FIG. 4 are denoted by the same reference numerals, and detailed explanation thereof will be omitted.
１０Ｂはダイレクトメモリアクセス（ＤＭＡ）制御部で
あり、ビットマツプメモリ１０５に記憶されたドツトパ
ターンの読み出しアドレスを指示する。Reference numeral 10B is a direct memory access (DMA) control unit which instructs the read address of the dot pattern stored in the bitmap memory 105.
ダイレクトメモリアクセス制御部１０６にはＤＭＡコン
トローラと呼ばれる集積回路を用いることができる。
１０７はダイレクトメモリアクセス制御部１０ｇの他、
構成各部に動作タイミングを指示する信号を供給する制
御手段としてのタイミング制御部である。また、主制御
部１０３が書き込み手段、パターン発生部１０４が変換
手段に相当する。An integrated circuit called a DMA controller can be used for the direct memory access control unit 106.
107 includes the direct memory access control unit 10g, and
A timing control section serves as a control means for supplying signals instructing operation timing to each component. Further, the main control section 103 corresponds to a writing means, and the pattern generation section 104 corresponds to a converting means.
１０８はビットマツプメモリ１０５から読み出されたド
ツトパターンをラッチするラッチ回路である、１０９は
ラッチ回路１０８から出力されるドツトパターンを並直
列変換する直列変換器である。108 is a latch circuit that latches the dot pattern read from the bitmap memory 105. 109 is a serial converter that converts the dot pattern output from the latch circuit 108 from parallel to serial.
第２図は第１図に示すタイミング制御部１０７、ラッチ
回路１０８、および並直列変換器１０９の具体的な回路
構成例を示す。FIG. 2 shows a specific circuit configuration example of the timing control section 107, latch circuit 108, and parallel-to-serial converter 109 shown in FIG.
第２図において、２０１は構成各部の動作タイミングの
基準となる同期信号（ＶＤＣＫ）２３１を発生ずる発振
器である。２０２は１６ドツトを計数するカウンタ２＾
であり、発振器２０１により発生された同期信号を計数
し、計数結果が“８”となるとＱ端子からレベル“Ｈ”
の信号を出力し、計数結果が“１６”になるとＱ端子出
力の信号をレベル“Ｌ”にする、このＱ端子出力がレベ
ル“Ｈ”の間、ビットマツプメモリ１０５からドツトパ
ターンが読み出される。In FIG. 2, 201 is an oscillator that generates a synchronization signal (VDCK) 231 that serves as a reference for the operation timing of each component. 202 is a counter 2 that counts 16 dots.
, the synchronization signal generated by the oscillator 201 is counted, and when the counting result is "8", the level "H" is output from the Q terminal.
When the count result becomes "16", the signal output from the Q terminal is set to the "L" level. While the Q terminal output is at the "H" level, the dot pattern is read out from the bitmap memory 105.
２０３は、カウンタ２０２の計数結果を示すＱ端子出力
信号（カウントアツプ信号と称す）２３３を入力して、
−水平走査分に相当するビットマツプメモリ１０５から
の出力ドツトを計数するカウンタ２Ｂである。203 inputs a Q terminal output signal (referred to as a count up signal) 233 indicating the counting result of the counter 202;
- A counter 2B that counts output dots from the bitmap memory 105 corresponding to horizontal scanning.
２０４は印刷機構から水平同期信号（Ｈ５ＹＮＣ） １
３６を入力するとそのパルス立ち上がりに同期してレベ
ルのＨ′″の信号をカウンタＡ２０２．カウンタＢ２Ｏ
３および第４フリツプフロツプ２０７に保持（ラッチ）
出力する第１フリツプフロツプ（Ｆ／Ｆ）である。204 is the horizontal synchronization signal (H5YNC) 1 from the printing mechanism
When 36 is input, a signal of level H''' is sent to counter A202 and counter B2O in synchronization with the rising edge of the pulse.
Retained (latch) in 3rd and 4th flip-flops 207
This is the first flip-flop (F/F) for output.
、２０５は、カウンタ＾２０２のカウントアツプ信号２
３３に同期して、並直列変換器１０９の信号出力を許可
する信号を発生する第２フリツプフロツプである。, 205 is the count up signal 2 of the counter 202
33, the second flip-flop generates a signal that enables the parallel/serial converter 109 to output a signal.
２０Ｂはカウンタ＾２０２のカウントアツプ信号２３３
に同期して、ダイレクトメモリアクセス制御部１０６に
対して後述のＤＭＡ要求信号（ＤＲＥＱ）１３４を発生
する第３フリツプフロツプである。20B is the count up signal 233 of the counter 202
This is a third flip-flop that generates a DMA request signal (DREQ) 134, which will be described later, to the direct memory access control unit 106 in synchronization with the above.
２０８は力、ウンタ２Ｂのカウントアツプ信号をレベル
反転するインバータであり、インバータ２０８の出力は
第３フリツプフロツプ２０６およびナンドゲ−ト２１１
に供給される。208 is an inverter that inverts the level of the count-up signal of the counter 2B, and the output of the inverter 208 is connected to the third flip-flop 206 and the NAND gate 211.
is supplied to
２０９は第４フリツプフロツプ２０７からの画像データ
終了信号１３１および第２フリツプフロツプからの信号
２３６のアンド（論理積）を行った信号を出力許可信号
２０９として並直列変換１０９に出力するアンドゲート
である。Reference numeral 209 denotes an AND gate that outputs a signal obtained by ANDing the image data end signal 131 from the fourth flip-flop 207 and the signal 236 from the second flip-flop to the parallel-to-serial converter 109 as an output permission signal 209.
２１０はアンドゲート２０９からの出力許可信号２０９
と並直列変換器本体１０９−１の出力信号のナンド（否
定論理積）を行って、並直列変換器本体１０９−１の出
力信号すなわち、印刷すべき直列のドツトパターン１３
８を出力許可信号２０９の指示タイミングで印刷機構に
出力する。210 is an output permission signal 209 from the AND gate 209
The output signal of the parallel-to-serial converter main body 109-1 is NANDed (NANDed) to the output signal of the parallel-to-serial converter main body 109-1, that is, the serial dot pattern 13 to be printed.
8 to the printing mechanism at the timing specified by the output permission signal 209.
第３図は第２図に示す各信号の信号波形を示す。FIG. 3 shows the signal waveform of each signal shown in FIG. 2.
第３図のタイミングチャートを参照して本実施例の動作
説明を行う、ホストコンピュータ等の外部機器から送ら
れてくる文字コードやフオームコードよりなる文章デー
タ１２１は、入力制御部１０１によりページメモリ１０
２に一時記憶される０次にページメモリ１０２に記憶さ
れた文章データ１２１は主制御部１０３により先頭デー
タから順に読み出される。Text data 121 consisting of character codes and form codes sent from an external device such as a host computer, which will be used to explain the operation of this embodiment with reference to the timing chart in FIG.
The text data 121 stored in the zero-order page memory 102 temporarily stored in the page memory 102 is sequentially read out from the first data by the main control unit 103.
主制御部１０３はページメモリ１０２から読み出された
文字コードやフオームコードをパターン発生部１０４に
設けられた変換テーブルを参照することによりドツトパ
ターン情報に変換し、ビットマツプメモリ１０５に記憶
する。ここまでの動作は従来例と間柱の動作となる。た
だし、タイミング制御部１０７からＤＭＡ制御部を介し
てバス開放信号１３３が主制御部１０３に対して供給さ
れている間はビットマツプメモリ１０５からドツトパタ
ーン情報の読み出しが行なわれているので、主制御部は
ビットマツプメモリ１０５に対する書き込み動作を行な
わない。The main control section 103 converts the character code and form code read from the page memory 102 into dot pattern information by referring to a conversion table provided in the pattern generation section 104, and stores the dot pattern information in the bitmap memory 105. The operations up to this point are those of the conventional example and studs. However, while the bus release signal 133 is being supplied from the timing control section 107 to the main control section 103 via the DMA control section, the dot pattern information is being read from the bitmap memory 105. The section does not perform a write operation to the bitmap memory 105.
次に、主制御部１０３はＤＭＡ制御部１０６に対しビッ
トマツプメモリ！０５における最初の走査線分のドツト
パターン情報が記憶されているアドレスをセットし、タ
イミング制御部１０７に対し、シーケンスイネーブル信
号１３９を出力する。また、印刷機構に対し、プリント
許可信号（図示せず）を出力する。Next, the main control unit 103 sends the DMA control unit 106 to the bitmap memory! The address where the dot pattern information for the first scanning line in 05 is stored is set, and a sequence enable signal 139 is output to the timing control section 107. It also outputs a print permission signal (not shown) to the printing mechanism.
印刷機構は、前記プリント許可信号を受けてプリント動
作を開始する。The printing mechanism starts a printing operation upon receiving the print permission signal.
次に前記ビットマツプメモリに記憶されたドツトパター
ン情報は、次のような手順で印刷機構へ送られる（第２
図および第３図参照）。Next, the dot pattern information stored in the bitmap memory is sent to the printing mechanism (second
(see Figures and Figure 3).
（イ）印刷機構よりレベル“Ｈ”の水平同期信号（Ｈ５
ＹＮＣ） １３６がタイミングＴＩで入力されるとと第
１フリツプフロツプ２０４がセットされ、第１フリツプ
フロツプ２０４の出力信号（Ｉ（ＥＮＢ） ２３２によ
りカウンタ＾２０２が発振器２０１により発生された画
像出力用クロック２３１のカウントを開始する。(b) Horizontal synchronization signal (H5) of level “H” from the printing mechanism
When YNC) 136 is input at timing TI, the first flip-flop 204 is set, and the output signal (I(ENB) 232 of the first flip-flop 204 causes the counter 202 to output the image output clock 231 generated by the oscillator 201. Start counting.
（０） カウンタＡ２０２が“８”をカウントしたタイ
ミングＴ２でカウンタ＾２０２のＱ端子からの出力信号
２３３が０Ｈ”レベルとなり、この結果、第３フリツプ
フロツプ２０６がセットされる。したがって、第３フリ
ツプフロツプ２０６からはＤＭＡ制御部１０６に対しレ
ベル“Ｌ“の波形Ａが示す要求信号（ＤＲＥＱ） １３
４が出力される。(0) At timing T2 when the counter A202 counts "8", the output signal 233 from the Q terminal of the counter 202 becomes 0H" level, and as a result, the third flip-flop 206 is set. Therefore, the third flip-flop 206 From 13, a request signal (DREQ) indicated by a waveform A of level “L” is sent to the DMA control unit 106.
4 is output.
儲） ＤＭＡ制御部１０６はＤＭＡ要求信号（ＤＲＥＱ
） １３４が入力されると主制御部１０３に対しバス要
求信号１３２を出力する。The DMA control unit 106 receives a DMA request signal (DREQ).
) 134 is input, a bus request signal 132 is output to the main control section 103.
仁）主制御部１０３はバス要求信号１３２が入力される
と、バスを開放すると共に、バスを開放したことを知ら
せるバス開放信号１３３をＤ１１１八制御へ１６６に送
信する。When the main control unit 103 receives the bus request signal 132, it releases the bus and sends a bus release signal 133 to the D1118 controller 166 to notify that the bus has been released.
（１次に、ＤＭＡ制御部１０６はビットマツプメモリ１
０５に対して出力すべきドツトパターン情報が記憶され
ているアドレス１４２を出力し、アドレス指示されてい
るドツトパターン情報１４０をビットマツプメモリ１０
５から出力させる。このとき同時にタイミングＴ３（第
３図参照）でＤＭＡ制御部１０６はラッチ信号（ＤＡＣ
に）１３５をラッチ回路１０８に出力する。(First, the DMA control unit 106
05, the address 142 where the dot pattern information to be output is stored is output, and the dot pattern information 140 specified by the address is stored in the bitmap memory 10.
Output from 5. At the same time, at timing T3 (see FIG. 3), the DMA control unit 106 outputs the latch signal (DAC
) 135 is output to the latch circuit 108.
（へ）ビットマツプメモリ１０５から出力された１６ド
ツト分のドツトパターン情報（ＤＡＴＡ）１４０はラッ
チ信号（ＤＡＣＫ） １３５のラッチ指示によりラッチ
回路１０８において一時記憶される。またラッチ信号１
３５に応答して第３フリツプフロツプ２０６がクリアさ
れる。この結果、フリップフ口ップ２０６のＱ端子の出
力レベルは波形Ａに示すように“Ｈ”となる。(f) Dot pattern information (DATA) 140 for 16 dots output from the bitmap memory 105 is temporarily stored in the latch circuit 108 in response to a latch instruction from the latch signal (DACK) 135. Also, latch signal 1
35, the third flip-flop 206 is cleared. As a result, the output level of the Q terminal of the flip-flop 206 becomes "H" as shown in waveform A.
（ト）次に、カウンタ＾２０２が画像出力用クロック（
ＶＤＣに）２３１を“１５″カウントした時点Ｔ５（第
２図参照）から“１６″カウントする時点Ｔ６までの間
カウンタ八２０２のＲＣＯ（リップルキャリー）出力が
レベル“Ｈ“となる、このタイミングＴ６でカウンタ＾
２０２のＱ端子出力２３３が“Ｈ″レベルら“Ｌ′″レ
ベルとなりこの信号立ち下がりによりカウンタＢ２Ｏ３
がカウントされると共に、第２フリツプフロツプ２０５
がセットされる。この結果、第２フリツプフロツプ２０
５からアンドゲート２０９を介して並直列変換器１０９
に画像データ出力許可信号２３７が出力される。(G) Next, the counter^202 outputs the image output clock (
At this timing T6, the RCO (ripple carry) output of the counter 8 202 is at the level "H" from the time T5 (see Figure 2) when the VDC) 231 is counted "15" to the time T6 when it is counted "16". Counter ^
The Q terminal output 233 of 202 changes from the "H" level to the "L'" level, and due to the fall of this signal, the counter B2O3
is counted, and the second flip-flop 205
is set. As a result, the second flip-flop 20
5 to parallel-to-serial converter 109 via AND gate 209
An image data output permission signal 237 is output.
（チ）ラッチ回路１０８に一時記憶された１６ドツト分
のドツトパターン情報（ＶＤＡＴ＾）１４１が同期信号
（ＶＤＣＫ）２３１の″ｌＢパルス”めの立ち上がりエ
ツジ、すなわちタイミングＴ６に同期して並直列変換器
１０９に読み込まれる０次に、直列に変換されたドツト
パターン情報（ＶＤＯ）は同期信号（ＶＯＣに）２３１
に同期して順次アンドゲート２１０を介して出力される
。(H) The dot pattern information (VDAT^) 141 for 16 dots temporarily stored in the latch circuit 108 is parallel-serial converted in synchronization with the rising edge of the "1B pulse" of the synchronization signal (VDCK) 231, that is, timing T6. The dot pattern information (VDO) read into the 0-order converter 109 and converted into a series is converted into a synchronization signal (VOC) 231
The signals are sequentially outputted via the AND gate 210 in synchronization with the .
（す）カウンタＢ２Ｏ３が一走査線分のドツト数のカウ
ントを終了するまで、カウンタ八２０２が″１６″カウ
ントする毎に上記（ＩＩ）〜（チ）のシーケンスが繰返
され、−走査線分のドツトパターン情報が印刷機構へ出
力される。(S) Until the counter B2O3 finishes counting the number of dots for one scanning line, the sequence of (II) to (H) above is repeated every time the counter 8202 counts "16", and the number of dots for one scanning line is counted. The dot pattern information is output to the printing mechanism.
（ヌ）カウンタＢ２Ｏ３が一走査線分のドツト数のカウ
ントを終了した時点ＴＩＯでカウンタＢ２Ｏ３の出力２
３５が″Ｈ′″レベルとなる。(J) When counter B2O3 finishes counting the number of dots for one scanning line, output 2 of counter B2O3 at TIO.
35 becomes the "H" level.
（才）カウントアツプ出力２３５が“Ｈ′″レベルとな
った後、カウンタ＾２０２が″１６’″パルスをカウン
トした時点ＴｌｌでカウンタＡ２０２のＱ出力２３３に
おける′″Ｈ”→“Ｌ′″への立ち下がりエツジに同期
して第４ Ｆ／Ｆフリップフロップ２０７がセットされ
、−走査線分の画像データの出力終了信号（ＢＥＮＤ）
１３１が出力（″Ｌ″レベル）される。(old) After the count up output 235 becomes "H'" level, at the time Tll when the counter ^202 counts "16" pulses, the Q output 233 of the counter A202 changes from "H" to "L". The fourth F/F flip-flop 207 is set in synchronization with the falling edge of -scanning line image data output end signal (BEND).
131 is output (“L” level).
（ワ）主制御部１０３は画像データ出力信号（ＨＥＮＤ
）信号１３１が入力されると、シーケンスイネーブル信
号（ＳＱＥＮＢ） １３９を一度″Ｌ′″レベルにする
ことによりタイミング制御部１０７の回路をリセットし
次の水平同期信号（Ｈ５ＹＮＣ） １３δの入力に備え
る。このとき必要があればＤＭ＾制御部１０６に対し、
次走査線分のドツトパターン情報が記憶されているビッ
トマップメそすのアドレスをセットする。(W) The main control unit 103 outputs an image data output signal (HEND).
) signal 131 is input, the sequence enable signal (SQENB) 139 is once set to the "L" level to reset the circuit of the timing control section 107 and prepare for the input of the next horizontal synchronization signal (H5YNC) 13δ. At this time, if necessary, to the DM^ control unit 106,
Sets the bitmap address where the dot pattern information for the next scanning line is stored.
このようにして１ペ一ジ分のドツトパターン情報が印刷
機構へ出力されプリントされる。In this way, one page's worth of dot pattern information is output to the printing mechanism and printed.
［発明の効果］
本発明においては記憶手段に対するドツト変換されたド
ツト情報の書き込みタイミングを主とせず、プリンタ機
構の時間間隔の長いドツト印刷タイミングに同期した読
み出しタイミングを主にして、そのドツト印刷タイミン
グの間隙にドツト情報を書き込むようにしたので、変換
手段のドツト変換速度に同期してドツト情報の書き込み
を行うことができる。[Effects of the Invention] In the present invention, the dot printing timing is not focused on the writing timing of dot-converted dot information in the storage means, but is based on the reading timing synchronized with the long time interval dot printing timing of the printer mechanism. Since the dot information is written in the gap, the dot information can be written in synchronization with the dot conversion speed of the conversion means.
さらには、記憶手段と印刷機構の間に中間バッファを設
ける必要がなくなるので製造コストを低減化でき、かつ
、中間バッファに対するアクセスの時間をも省略できる
ので、印刷速度の高速化に寄与することができる。Furthermore, since there is no need to provide an intermediate buffer between the storage means and the printing mechanism, manufacturing costs can be reduced, and the time required to access the intermediate buffer can also be omitted, contributing to faster printing speeds. can.
第１図は本発明実施例のシステム構成を示すブロック図
、
第２図は第１図に示すタイミング制御部１Ｇ９、ラッチ
回路、並直列変換器１０９の詳細な構成を示す回路図、
第３図は第２図に示す各回路の信号波形を示すタイミン
グチャート、
第４図は従来例のシステム構成を示すブロック図である
。
１０１・・・入出力制御部、
１０２・・・ページメモリ、
１Ｇ３・・・主制御部、
１０４・・・パターン発生部、
１０５・・・ビットマツプメモリ、
１０６・・・ダイレクトメモリアクセス部、１０７・・
・タイミング制御部、
１０８−・・ラッチ回路、
１０９・・・並直列変換器。1 is a block diagram showing the system configuration of an embodiment of the present invention; FIG. 2 is a circuit diagram showing the detailed configuration of the timing control section 1G9, latch circuit, and parallel-to-serial converter 109 shown in FIG. 1; 2 is a timing chart showing signal waveforms of each circuit shown in FIG. 2, and FIG. 4 is a block diagram showing a conventional system configuration. 101... Input/output control section, 102... Page memory, 1G3... Main control section, 104... Pattern generation section, 105... Bitmap memory, 106... Direct memory access section, 107・・・
- Timing control section, 108--Latch circuit, 109-- Parallel-serial converter.
Claims (1)
段と、 受信した前記コード信号をフォントパターンのドット信
号に変換する変換手段と、 該変換手段により変換された前記ドット信号を記憶する
記憶手段と、 前記変換手段の変換タイミングに同期して前記変換され
たドット信号を前記記憶手段に書き込む書込手段と、 印刷機構部の印刷タイミングに同期して、前記記憶手段
から前記ドット信号を読み出し、前記印刷機構部へ供給
する読み出し手段と、前記読み出し手段が前記記憶手段
からの読み出しを行っていないときにのみ、前記記憶手
段に対して書き込みを行うように前記変換手段および前
記書込手段に対してタイミング制御を行う制御手段と を具えたことを特徴とするプリンタ。[Scope of Claims] 1) Receiving means for receiving character information to be printed in the form of a code signal; Conversion means for converting the received code signal into a dot signal of a font pattern; and the dots converted by the conversion means. storage means for storing signals; writing means for writing the converted dot signals into the storage means in synchronization with the conversion timing of the conversion means; a reading means for reading out the dot signal and supplying the dot signal to the printing mechanism; a converting means configured to write to the storage means only when the reading means is not reading from the storage means; A printer comprising: control means for controlling the timing of the writing means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059031A JPH0794173B2 (en) | 1988-03-11 | 1988-03-11 | Printer controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059031A JPH0794173B2 (en) | 1988-03-11 | 1988-03-11 | Printer controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01232061A true JPH01232061A (en) | 1989-09-18 |
| JPH0794173B2 JPH0794173B2 (en) | 1995-10-11 |
Family
ID=13101514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63059031A Expired - Lifetime JPH0794173B2 (en) | 1988-03-11 | 1988-03-11 | Printer controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794173B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0248966A (en) * | 1988-08-11 | 1990-02-19 | Ricoh Co Ltd | Image drawing processing system of page printing device |
| KR100330021B1 (en) * | 1999-06-30 | 2002-03-27 | 윤종용 | Method for transfering a printing data of a printer driver |
-
1988
- 1988-03-11 JP JP63059031A patent/JPH0794173B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0248966A (en) * | 1988-08-11 | 1990-02-19 | Ricoh Co Ltd | Image drawing processing system of page printing device |
| KR100330021B1 (en) * | 1999-06-30 | 2002-03-27 | 윤종용 | Method for transfering a printing data of a printer driver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0794173B2 (en) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU609737B2 (en) | Print engine drive interface | |
| US4604615A (en) | Image reproduction interface | |
| JPH01232061A (en) | Printer | |
| JPS58144890A (en) | Character display area control system for character generator | |
| JPS60124764A (en) | Direct memory access controller | |
| JPH0535442A (en) | Image data converting circuit | |
| GB2185608A (en) | Laser printer control system | |
| JPS58193582A (en) | Character generation method and apparatus | |
| JPH0645252B2 (en) | Rastaskian printer controller | |
| JPS6230436B2 (en) | ||
| JPS61117972A (en) | Printer | |
| KR880000997B1 (en) | Rajor printer | |
| JPH024542A (en) | Controller for printer | |
| JP2922660B2 (en) | Image processing device | |
| JP2765118B2 (en) | Print data generation circuit for dot matrix printer | |
| JPH047966A (en) | Printer controller | |
| JPS58138667A (en) | Heat-sensitive printer | |
| JPH02226195A (en) | Character generation system | |
| JPH01255544A (en) | Forming device for oblique character | |
| JPS60245362A (en) | Printer control device | |
| JPS61219080A (en) | Fast development of character | |
| JPS6039686A (en) | Pattern writing circuit | |
| JPH0810897B2 (en) | Margin setting circuit | |
| JPS60140383A (en) | Output control for display unit | |
| JPS61282885A (en) | Pixel pattern generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |