KR880000997B1

KR880000997B1 - Rajor printer

Info

Publication number: KR880000997B1
Application number: KR1019850002711A
Authority: KR
Inventors: 김정열
Original assignee: 주식회사 금성사; 허신구
Priority date: 1985-04-23
Filing date: 1985-04-23
Publication date: 1988-06-10
Also published as: KR860008514A

Abstract

With the character space control system, the user can control the character and the character space as with a software. This control system can manipulate the character space by simple structured logic circuits without using an image processor. The dot clock input terminal (a) is connected to the shift register (5), the signal generation circuit (4) for character space and 1/8 divider (1). The 1/8 divider (1) is connected to the input terminal of horizontal scan counter 92) and the output terminals of (2) is connected to the character generation circuit (3) in parallel.

Description

레이저 프린터의 글자간격 제어장치Letter Spacing Controller of Laser Printer

제1도는 본 발명 글자간격 제어장치의 블록도.1 is a block diagram of the letter spacing control device of the present invention.

제2도는 제1도 제어코드입력에 따른 동작과정의 일예를 보인 파형도.2 is a waveform diagram showing an example of an operation process according to the first control code input.

제3도는 제1도 글자간격신호발생회로의 일실시 상세회로도.FIG. 3 is a detailed circuit diagram of an example of the first letter spacing signal generation circuit.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 :

분주기 2 : 횡축스캔카운터One :

Divider 2: Horizontal scan counter

3 : 글자발생회로 4 : 글자간격신호발생회로3: Character generation circuit 4: Character spacing signal generation circuit

5 : 시프트레지스터 6 : 디코우더5: Shift register 6: Decoder

7a, 7b, 7c : 트라이스테이트버퍼부 8 : 하강카운터7a, 7b, and 7c: tri-state buffer unit 8: falling counter

NAND₁: 낸드게이트 AND₁: 앤드게이트NAND ₁ : NANDGATE AND ₁ : ANDGATE

FF₁: 플립플롭 I₁: 인버터FF ₁ : Flip-flop I ₁ : Inverter

a : 도트클럭 입력단자 b₁, b₂: 제어코드 입력단자a: Dot clock input terminal b ₁ , b ₂ : Control code input terminal

c : 이미지데이타 출력단자c: Image data output terminal

본 발명은 컴퓨터 주변장치로 사용되는 레이저 프린터에 있어서 레이저 프린터로 인자되는 글자와 글자간의 간격을 사용자가 소프트웨어적으로 제어할 수 있도록 한 레이저 프린터의 글자간격 제어장치에 관한 것이다.The present invention relates to a device for controlling the spacing of a laser printer in which a user can control the distance between letters and characters printed by the laser printer in a laser printer used as a computer peripheral device.

종래의 데이지휠프린터나 도트매트릭스프린터에 있어서는 헤드의 위치를 제어함으로써 인자되는 글자의 간격제어가 가능하였으나, 이러한 종래의 장치는 레이저 프린터와는 인자방식이 전혀 다르기 때문에 레이저 프린터에 적용할 수 없었다.In the conventional daisy-wheel printer or dot matrix printer, it is possible to control the spacing of the characters to be printed by controlling the position of the head, but such a conventional apparatus cannot be applied to a laser printer because the printing method is completely different from that of the laser printer.

또한 이미지(Image)를 만들어 주기 위한 전용 이미지 프로세서가 있는 레이저 프린터에 있어서는 이미지 데이타를 만드는 과정에서 전용 이미지 프로세서를 소프트웨어적으로 프로세싱하여 인자되는 글자간격을 제어하였으나, 이러한 종래의 레이저 프린터는 전용 이미지 프로세서가 필요하게 되어 제품의 원가가 상승되고, 전용 이미지 프로세서에서 프로세싱하는 시간때문에 인자속도가 그 만큼 늦어지게 되는 결점이 있었다.In addition, in the laser printer having a dedicated image processor for making an image, the character spacing is controlled by software processing the dedicated image processor in the process of creating image data. However, such a conventional laser printer has a dedicated image processor. The drawback was that the cost of the product increased, the cost of the product increased, and the printing speed was slowed down by the processing time on the dedicated image processor.

본 발명은 이러한 종래의 결점을 감안하여 이미지 데이타를 만들기 위한 전용 이미지 프로세서를 사용하지 않고서도 간단한 구조의 로직회로에 의하여 글자간격제어가 가능하게 창안한 것으로, 이와같은 본 발명은 글자폰트의 횡축스캔어드레스를 만들어 주기 위한 횡측스캔카운터의 출력으로 인자되는 글자간격의 시작점을 검출하고, 이 시작점으로 부터 사용자가 선택한 제어코드값에 따라 도트클럭을 계수하여 그에 해당되는 글자간격신호를 출력하게 하며, 이 글자간격신호로 이미지 데이타를 출력하는 시프트레지스터를 리세트시킴으로써 달성된다.In view of the above-mentioned drawbacks, the present invention has been devised to enable character spacing control by a logic circuit of a simple structure without using a dedicated image processor for making image data. Such a present invention provides a horizontal scan of a font. It detects the starting point of the character spacing that is printed by the output of the horizontal scan counter to create an address, counts the dot clock according to the control code value selected by the user from this starting point, and outputs the corresponding character spacing signal. This is accomplished by resetting a shift register that outputs image data as a letter spacing signal.

이를 첨부된 도면에 의하여 보다 상세히 설명하면 다음과 같다.When described in more detail by the accompanying drawings as follows.

제1도는 본 발명 글자간격 제어장치의 블록도로서 이에 도시한 바와같이, 도트클럭입력단자(a)를

분주기(1) 및 글자간격신호발생회로(4), 시프트레지스터(5)에 접속하여,

분주기(1)의 출력측을 횡축스캔카운터(2)의 입력측에 접속하고, 그 횡축스캔카운터(2)의 출력단자(Q₀), (Q₁)를 병렬로 이미지 데이타를 발생하는 글자발생회로(3)에 접속하여 그의 출력측을 병렬 이미지 데이타를 직렬 이미지 데이타로 변환하는 시프트레지스터(5)에 접속하며, 제어코드입력단자(b₁, b₂)의 상기 횡축스캔카운터(2)의 출력단자(Q₁)를 글자간격신호발생회로(4)에 접속하고 그 글자간격신호발생회로(4)의 글자간격신호 출력단자

를 횡축스캔카운터(2)의 리세트단자

및 시프트레지스터(5)의 리세트단자

에 접속하여 구성한다.1 is a block diagram of the letter spacing control device of the present invention, as shown here, the dot clock input terminal (a)

Connected to the divider 1, the letter spacing signal generating circuit 4, and the shift register 5,

A character generation circuit which connects the output side of the divider 1 to the input side of the horizontal scan counter 2 and generates the image data in parallel with the output terminals Q ₀ and Q _{1 of} the horizontal scan counter 2. (3), and its output side is connected to a shift register (5) for converting parallel image data into serial image data, and output terminal of the horizontal scan counter (2) of the control code input terminals (b ₁ , b ₂ ). (Q ₁ ) is connected to the letter spacing signal generating circuit 4 and the letter spacing signal output terminal of the letter spacing signal generating circuit 4 is connected.

Terminal of the horizontal scan counter (2)

And reset terminal of shift register 5

Connect to and configure.

이와같이 구성된 본 발명은 도트클럭입력단자(a)에 입력되는 폰트의 횡축도트수를 32도트로 가정하고, 폰트가 메모리상에는 1바이트 단위로 기억되고 있다고 가정하면, 그 1바이트 단위의 도트클럭신호가 도트클럭입력단자(a)에 인가될 때마다

분주기(1)의 출력측에는 하나의 펄스신호가 출력되고, 이 펄스신호를 횡축스캔카운터(2)에서 계수하여 그의 출력단자(Q₀), (Q₁)에 출력하게 된다.According to the present invention configured as described above, assuming that the number of horizontal axis dots of the font input to the dot clock input terminal a is 32 dots, assuming that the font is stored in the unit of 1 byte, the dot clock signal of 1 byte unit is generated. Every time it is applied to the dot clock input terminal (a)

One pulse signal is output to the output side of the divider 1, and the pulse signal is counted by the horizontal scan counter 2 and output to the output terminals Q ₀ and Q _{1 thereof} .

이 횡축스캔카운터(2)의 출력단자(Q₀), (Q₁)에 출력되는 신호에 따라 글자발생회로(3)에서 8비트의 병렬 이미지 데이타가 발생되고, 이 병렬 이미지 데이타는 도트클럭신호에 의해 시프트레지스터(5)에서 직렬 이미지 데이타로 변환되어 이미지데이타 출력단자(c)로 출력되므로 그 이미지 데이타 출력신호에 따라 레이저 빔이 스캔을 행하여 종이위에 인자하게 된다. 또한 이때 횡축스캔카운터(2)의 출력단자(Q₁)에서 출력된 신호가 글자간격신호발생신호(4)에 인가되므로 제어코드 입력단자(b₁, b₂)에 입력된 제어코드에 따라 도트클럭신호를 계수하여 그의 글자간격신호 출력단자

에 글자간격신호를 출력하고, 이 글자간격신호가 시프트레지스터(5)에 리세트시키므로 이 기간동안은 그의 이미지 데이타 출력신호가 없게되며 아무런 이미지도 인자되지 않게 되며, 또한 이때 글자간격신호는 횡축스캔카운터(2)도 리세트시키므로 글자간격신호가 출력되는 동안은 카운트를 행하지 않게된다.In accordance with the signals output to the output terminals Q ₀ and Q ₁ of the horizontal scan counter 2, 8-bit parallel image data is generated in the character generating circuit 3, and the parallel image data is a dot clock signal. Is converted into serial image data by the shift register 5 and output to the image data output terminal c, so that the laser beam scans and prints on the paper according to the image data output signal. In addition, at this time, the signal output from the output terminal Q ₁ of the horizontal scan counter 2 is applied to the letter spacing signal generation signal 4 so that the dot according to the control code input to the control code input terminals b ₁ and b ₂ . Counting clock signal and outputting letter spacing signal

The letter spacing signal is outputted to and the letter spacing signal is reset to the shift register 5 so that there is no image data output signal and no image is printed during this period. Since the counter 2 is also reset, counting is not performed while the letter spacing signal is output.

일예로, 제어코드입력단자(b₁, b₂)에 입력되는 제오코드가 0도트라고 가정하면, 제2(a)도에 도시한 바와같이 글자간격신호발생회로(4)의 글자간격신호출력단자

에는 글자간격신호인 저전위신호가 출력되지 않고 계속 고전위신호가 출력되고, 이에따라 횡축스캔카운터(2)와 시프트레지스터(5)는 리세트되지 않아 다음 글자를 계속해서 곧바로 인자하게 된다.For example, assuming that the zero code input to the control code input terminals b ₁ and b ₂ is 0 dots, the letter spacing signal output of the letter spacing signal generating circuit 4 is shown in FIG. Terminals

The low potential signal, which is the letter spacing signal, is not outputted, and the high potential signal is continuously output. Accordingly, the horizontal scan counter 2 and the shift register 5 are not reset, and thus the next letter continues to be printed immediately.

그러나, 제어코드입력단자(b₁, b₂)에 입력되는 제어코드가 4도트라고 가정하면, 제2(b)도에 도시한 바와 같이 글자간격신호발생회로(4)의 글자간격신호출력단자

에는 횡축스캔카운터(2)의 출력단자(Q₁)신호가 고전위신호에서 저전위신호로 떨어질때부터 저전위신호가 출력된 후 상기 4도트의 제어코드에 해당되는 도트클럭신호를 계수완료할 때 비로소 고전위신호로 출력되며, 따라서, 글자간격신호출력단자

에서 저전위신호가 출력되는 동안은 횡축스캔카운터(2) 및 시프트레지스터(5)가 리세트되어 인자되는 글자사이에 일정간격을 형성시키게 된다.However, assuming that the control code input to the control code input terminals b ₁ and b ₂ is 4 dots, the letter spacing signal output terminal of the letter spacing signal generating circuit 4 as shown in FIG. 2 (b).

When the output terminal Q ₁ of the horizontal scan counter 2 falls from the high potential signal to the low potential signal, the low potential signal is output, and then the dot clock signal corresponding to the control code of 4 dots is completed. Only when the high potential signal is output, therefore, the letter spacing signal output terminal.

While the low potential signal is outputted at, the horizontal scan counter 2 and the shift register 5 are reset to form a predetermined interval between the characters to be printed.

이와같이 제어코드입력단자(b₁, b₂)에 입력되는 제어코드에 따라 글자간격신호출력단자

에 출력되는 글자간격신호가 제어되어 인자되는 글자간격이 제어된다.In this way, the letter spacing signal output terminal according to the control code input to the control code input terminal (b ₁ , b ₂ )

The letter spacing signal that is output to the is controlled to control the print spacing.

이를 제3도에 의하여 보다 상세히 설명하면 다음과 같다.This will be described in more detail with reference to FIG. 3 as follows.

제3도는 제1도 글자간격신호발생회로(4)의 일실시 상세회로도로서, 이에 도시한 바와같이 제어코드입력단자(b₁), (b₂)를 낸드게이트(NAND₁)를 통하여 앤드게이트(AND₁)의 일측입력단자에 접속하여 그의 타측입력단자를 상기 횡축스캔카운터(2)의 출력단자(Q₁)에 접속하고, 그 앤드게이트(AND₁)의 출력단자를 플립플롭(FF₁)의 클럭단자(CP₁)에 접속하며, 또한 상기 제어코드입력단자(b₁), (b₂)를 디코우더(6)의 입력단자(A₀)(A₁)에 접속하여 그의 출력단자(Y₀), (Y₁), (Y₂)를 4, 8, 12도트용 트라이스테이트버퍼부(7a), (7b), (7c)의 출력단자를 하강카운터(8)의 입력단자(D₀-D₃)에 공통접속하여 그의 클럭단자(CP₂)는 도트클럭입력단자(a)에 접속하고 그의 출력단자(TC)는 인버터(I₁)를 통하여 상기 플립플롭(FF₁)의 리세트단자

에 접속하며, 이 플립플롭(FF₁)의 출력단자

를 글자간격신호출력단자

에 접속하여 구성한 것으로, 상기 4, 8, 12도트용 트라이스테이트버퍼부(7a), (7b), (7c)는 4개의 트라이스테이트버퍼(B_1a-B_4a), (B_1b-B_4b), (B_1c-B_4c)로 구성하되 트라이스테이트버퍼(B_3a), (B_4b), (B_3c), (B_4c)의 입력측에만 전원(B⁺)이 인가되고, 나머지 트라이스테이트버퍼의 입력측에는 접지전위가 인가되게 한 것이다.FIG. 3 is a detailed circuit diagram of the characterization signal generating circuit 4 of FIG. 1, and the control code input terminals b ₁ and b _{2 are} connected to the AND gate through the NAND _{1 as} shown in FIG. One input terminal of AND ₁ is connected, and the other input terminal thereof is connected to the output terminal Q ₁ of the horizontal scan counter 2, and the output terminal of the AND gate AND ₁ is flip-flop FF _1. ) Is connected to the clock terminal CP _{1 of the} circuit board, and the control code input terminals b ₁ and b _{2 are} connected to the input terminals A ₀ and A _{1 of the} decoder 6 and output thereof. Output terminals of the tri-state buffer sections 7a, 7b, and 7c for the 4, 8, and 12 dots of the terminals Y ₀ , Y ₁ , and Y ₂ are input terminals of the falling counter 8. (D ₀ -D ₃₎ common to its clock terminal connected to the (CP ₂₎ is a dot clock input terminal (a) and connected to its output terminal (TC) is the flip-flop (FF ₁₎ via an inverter (I ₁₎ Reset terminal

Output terminal of this flip-flop (FF ₁ )

Character spacing signal output terminal

The 4, 8, and 12 dot tristate buffer portions 7a, 7b, and 7c are connected to the four tristate buffers B _1a -B _4a and B _1b -B _4b . , (B _1c -B _4c ), but only the input side of the tristate buffers (B _3a ), (B _4b ), (B _3c ), and (B _4c ) is supplied with power (B ⁺ ), The ground potential is applied to the input side.

이와같이 구성된 글자간격신호발생회로(4)는 전원(B⁺)이 인가된 상태에서 제어코드입력단자(b₁), (b₂)에 모두 저전위신호가 입력되었다고 가정하면, 낸드게이트(NAND₁)의 출력단자에는 고전위신호가 출력되어 앤드게이트(AND₁)의 일측입력단자에 인가되므로 횡축스캔카운터(2)의 출력단자(Q₁)에 고전위신호가 출력되는 상태에서는 그 앤드게이트(AND₁)에서 고전위신호가 출력되고, 횡춧스캔카운터(2)의 출력단자(Q₁)에 저전위신호가 출력되는 상태에서는 앤드게이트(AND₁)에서 저전위신호가 출력되어 플립플롭(FF₁)의 클럭단자(CP₁)에 인가된다. 이와같이 플립플롭(FF₁)의 클럭단자(CP₁)에 고전위신호가 인가될때 그 플립플롭(FF₁)은 트리거되어 그의 출력단자

인 글자간격신호출력단자

에는 저전위신호가 출력되고, 이 저전위신호는 횡축스캔카운터(2)의 리세트단자

및 시프트레지스터(5)의 리세트단자

에 인가되므로 그 횡축스캔카운터(2) 및 시프트레지스터(5)는 리세트된다.Thus configured character interval signal generation circuit 4 to the power source (B ⁺⁾ is applied to a control code input terminal in the state (b _1), (b ₂₎ in both assuming a low potential signal that the input, the NAND gate (NAND ₁ The output terminal of) is applied to one input terminal of the AND gate AND ₁ , and thus the high gate signal is output to the output terminal Q ₁ of the horizontal scan counter 2. AND ₁ ), the high potential signal is output, and the low potential signal is output to the output terminal Q ₁ of the transverse scan counter 2, and the low potential signal is output from the AND gate AND ₁ to flip-flop (FF). ₁ ) is applied to the clock terminal CP ₁ . Thus the flip-flop is applied is the high potential signal to the clock terminal (CP ₁₎ of (FF ₁₎ when the flip-flop (FF ₁₎ is triggered its output terminal

Interval Signal Output Terminal

A low potential signal is outputted to the reset terminal of the horizontal scan counter 2.

And reset terminal of shift register 5

The abscissa scan counter 2 and the shift register 5 are reset because they are applied to.

또한 이때 제어코드입력단자(b₁), (b₂)에 입력된 저전위신호는 디코우더(6)의 입력단자(A₁), (A₂)에 인가되므로 그의 출력단자(Y₀)에만 고전위신호가 출력되고, 출력단자(Y₁), (Y₂)에는 저전위신호가 출력된다.Also this time, so is the control code input terminal _{_{(b 1), (b 2}} ) a low potential signal input terminal of the D Koh more (6) (A ₁₎ input to, (A ₂₎ whose output terminal (Y ₀₎ Only the high potential signal is output, and the low potential signal is output to the output terminals (Y ₁ ) and (Y ₂ ).

이와같이 디코우더(6)의 출력단자(Y₀)에 출력된 고전위신호는 4도트용 트라이스테이트버퍼부(7a)를 도통시키므로 하강카운터(8)의 입력단자(D₂)에만 고전위신호가 인가된다.In this way, the high potential signal output to the output terminal Y _{0 of the} decoder 6 conducts the 4-dot tri-state buffer portion 7a so that only the input terminal D ₂ of the falling counter 8 has a high potential signal. Is applied.

이에따라 하강카운터(8)는 그의 입력단자(D₂)에 입력된 신호에 대응하는 4개의 도트클럭수를 계수한 후 그의 출력단자(TC)에 고전위신호를 출력하고, 이 고전위신호는 인버터(I₁)에서 저전위신호로 반전된 후 플립플롭(FF₁)의 리세트단자

에 인가되어 그를 리세트시키므로 그의 출력단자

인 글자간격신호출력단자

에는 고전위신호가 출력되고, 이 고전위신호는 횡축스캔카운트(2) 및 시프트레지스터(5)의 리세트단자

에 인가되므로 그 횡축스캔카운터(2) 및 시프트레지스터(5)가 리세트상태에서 해제된다.Accordingly, the falling counter 8 counts the number of four dot clocks corresponding to the signal input to its input terminal D ₂ , and then outputs a high potential signal to its output terminal TC. The high potential signal is an inverter. Reset terminal of flip-flop (FF ₁ ) after inverting to low potential signal at (I ₁ )

Is applied to reset its output terminal

Interval Signal Output Terminal

A high potential signal is output to the reset terminal of the horizontal scan count 2 and the shift register 5.

The horizontal axis scan counter 2 and the shift register 5 are released in the reset state because they are applied to.

상기와 같은 방법으로 제어코드입력단자(b₁), (b₂)에 저전위신호 및 고전위신호가 각각 인가된 상태에서는 하강카운터(8)에서 8개의 도트클럭수를 계수한 후 플립플롭(FF₁)을 리세트시키고, 제어코드입력단자(b₁), (b₂)에 고전위신호 및 저전위신호가 각각 인가된 상태에서는 하강카운터(8)에서 12개의 도트클럭수를 계수한 후 플립플롭(FF₁)을 리세트시켜 횡축스캔카운터(2) 및 시프트레지스터(5)를 리세트상태로 부터 해제시키게 된다.When the low potential signal and the high potential signal are respectively applied to the control code input terminals b ₁ and b ₂ in the same manner as described above, the number of eight dot clocks is counted by the falling counter 8, and then flip-flop ( FF ₁ ) is reset, and in the state where the high potential signal and the low potential signal are applied to the control code input terminals b ₁ and b ₂ , respectively, the number of 12 dot clocks is counted by the falling counter 8. The flip-flop FF ₁ is reset to release the horizontal scan counter 2 and the shift register 5 from the reset state.

또한 제어코드입력단자(b₁), (b₂)에 모두 고전위신호가 인가된 상태에서는 낸드게이트(NAND₁)의 출력단자에 저전위신호가 출력되어 앤드게이트(AND₁)의 일측입력단자에 인가되므로 그의 출력단자에는 그의 타측입력단자에 인가되는 횡축스캔카운터(2)의 출력단자(Q₁)신호에 관계없이 저전위신호가 계속 출력되고, 이에따라 플립플롭(FF₁)은 트리거되지 않고 이전상태를 계속유지하여 그의 출력단자

인 글자간격신호출력단자

에는 고전위신호가 계속 출력되므로 횡축스캔카운터(2) 및 시프트레지스터(5)는 리세트되지 않고 동작상태를 계속유지하여 다음 글자를 곧바로 인자하게 된다.In addition, when a high potential signal is applied to both the control code input terminals b ₁ and b ₂ , a low potential signal is output to an output terminal of the NAND gate NAND ₁ so that one side input terminal of the AND gate AND ₁ is present. Since it is applied to the output terminal, the low potential signal is continuously output regardless of the output terminal Q ₁ signal of the horizontal scan counter 2 applied to the other input terminal thereof, so that the flip-flop FF ₁ is not triggered. Its output terminal keeps its previous state

Interval Signal Output Terminal

Since the high potential signal is continuously output, the horizontal scan counter 2 and the shift register 5 are not reset and continue to maintain the operating state to immediately print the next letter.

이상과 같이 동작되는 본 발명 글자간격신호발생회로(4)는 글자간격이 0, 4, 8, 12인 경우이나, 각 트라이스테이트버퍼부(7a), (7b), (7c)의 트라이스테이트버퍼 (B_1a-B_4a), (B_1b-B_4b), (B_1c-B_4c)의 입력신호를 다르게 함으로써, 즉 전원(B)을 다르게 접속시킴으로써 글자간격이 종류를 변경시킬 수 있다.In the character spacing signal generating circuit 4 of the present invention operated as described above, the character spacing is 0, 4, 8, 12, or the tri-state buffer of each tri-state buffer unit 7a, 7b, and 7c. The character spacing can be changed by changing the input signals of (B _1a -B _4a ), (B _1b -B _4b ), and (B _1c -B _4c ), that is, by connecting the power source B differently.

이상에서와 같이 동작되는 본 발명은 사용자가 제어코드를 선택함에 따라 글자사이의 간격을 제어할 수 있게 되므로 보다 다양한 인자가 가능하게 되고, 또한 종래의 장치에서와 같이 전용 이미지 프로세서가 필요없는 간단한 구조이므로 제품의 원가가 절감되고, 인자속도가 빨라지게 되는 효과가 있다.The present invention operated as described above is able to control the spacing between the characters as the user selects the control code is more various factors are possible, and also a simple structure that does not require a dedicated image processor as in the conventional device Therefore, the cost of the product is reduced, and the printing speed is effective.

Claims

분주기(1)를 통한 도트클럭신호를 계수하는 횡축스캔카운터(2)의 출력신호에 따라 글자발생회로(3)에서 병렬 이미지 데이타가 발생되고, 그 병렬 이미지 데이타는 상기 도트클럭신호에 의해 시프트레지스터(5)에서 직렬 이미지 데이타로 변환되어 출력되는 레이저 프린터에 있어서, 상기 횡축스캔카운터(2)의 출력신호로 부터 글자간격시작점을 검출한 후 제어코드에 대용하는 도트클럭수를 계수완료할 때까지 글자간격신호를 발생하고, 그 글자간격신호로 상기 횡축스캔카운터(2) 및 시프트레지스터(5)를 리세트시키게 글자간겨신호발생회로(4)를 추가연결하여 구성함을 특징으로 하는 레이저 프린터의 글자간격 제어장치.

Parallel image data is generated in the character generating circuit 3 according to the output signal of the horizontal scan counter 2 that counts the dot clock signal through the divider 1, and the parallel image data is shifted by the dot clock signal. In a laser printer which is converted to serial image data in a register (5) and outputted, when counting the number of dot clocks substituted for a control code after detecting the character spacing starting point from the output signal of the horizontal scan counter (2) A laser printer, characterized in that for generating a letter spacing signal, and further connecting the letter spacing signal generating circuit (4) to reset the horizontal scan counter (2) and the shift register (5) with the letter spacing signal. Letter spacing controller.

제1항에 있어서, 제어코드입력단자(b₁), (b₂)에 접속된 낸드게이트(NAND₁)의 출력단자와 상기 횡축스캔카운터(2)의 출력단자(Q₁)를 앤드게이트(AND₁)를 통하여 플립플롭(FF₁)의 클럭단자(CP₁)에 접속하고, 상기 제어코드입력단자(b₁), (b₂)에 접속된 디코우더(6)의 출력단자(Y₀), (Y₁), (Y₂)를 각 도트용 트라이스테이트버퍼부(7a), (7b), (7c)의 제어단자에 각각 접속하여 그의 출력단자를 클럭단자(CP₂)가 도트클럭입력단자(a)에 접속된 하강카운터(8)의 입력단자(D₀-D₃)에 공통접속하며, 그 하강카운터(8)의 출력단자(TC)를 인버터(I₁)를 통하여 상기 플립플롭(FF₁)의 리세트단자

에 접속하여 글자간격신호발생회로(4)를 구성함을 특징으로 하는 레이저 프린터의 글자간격 제어장치.The output terminal of the NAND gate NAND ₁ connected to the control code input terminals b ₁ and b ₂ and the output terminal Q ₁ of the horizontal scan counter 2 are connected to an AND gate. AND ₁ ) is connected to the clock terminal CP ₁ of the flip-flop FF ₁ and the output terminal Y of the decoder 6 connected to the control code input terminals b ₁ and b ₂ . ₀ ), (Y ₁ ) and (Y ₂ ) are connected to the control terminals of the tri-state buffer sections 7a, 7b, and 7c for each dot, and the output terminal thereof has a clock terminal CP ₂ dot It is commonly connected to the input terminals D _0- D ₃ of the falling counter 8 connected to the clock input terminal a, and the output terminal TC of the falling counter 8 is connected through the inverter I ₁ . Reset terminal of flip flop (FF ₁ )

A character spacing control device for a laser printer, characterized in that to form a spacing signal generation circuit (4) by connecting to.