JPH01205564A - 光半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信号処理回路（例えばバイポーラＩＣ）部とフ
ォトダイオードを内蔵する光半導体装置と、その製造方
法に関するものである。

〔従来の技術〕

受光素子と周辺回路素子とを一体化してモノリンツクに
形成した光半導体装置は、受光素子と回路素子を別々の
チップで作ってハイブリッドＩＣ化したものと異なり、
コストダウンが期待でき、また、外部電磁界による雑音
に対して強いというメリットを持つ。しかし、従来の光
半導体装置の＝　４− 受光素子としては、フォトダイオードとしてｎ型エピタ
キンヤル層とｐ型基板で形成される接合が用いられ、も
しくはｎ型エピタキシャル層とｐ型拡散層とで形成され
る接合か用いられてきた。しかし、前者については、光
生成キャリアの熱拡散に基づく応答速度の悪化が、後者
については、エピタキシャル層の厚さに基づく感度の悪
さが、特に波長８００ｎｍの光入射の場合のような長波
長光に対して問題となっていた。また、両者ともフォト
ダイオード 小さくできす、単体のｐｉｎフォトダイオードと比べて
、特性の劣ったものとなっていた。

これらの問題点を解決する試みとして、例えば特開昭６
　１、　５　４　０　６　３号公報のように、フォトダ
イオードをｐｉｎフォトダイオード構造に近づけ、応答
速度を改善する技術が提案されている。

これを第３図に示す。ここでは、ｐ＋型基板１とｎ型エ
ピタキシャル層２の間で形成されるフォトダイオードの
基板側において、高濃度のｐ＋型半導体基板１」二に低
濃度のｎ型エピタキシャル層３を形成することで、ｐ型
半導体］，３側の空乏層幅を大きくして接合容量を低減
し、かつ深部で発生したキャリアが光電流に充分に寄与
できるようにしている。また、ｎ型エピタキシャル層３
中に高濃度のｐ＋型アイソレーション領域４を拡散によ
り形成することで、フォトダイオード形成部１００と周
辺の信号処理回路部（バイポーラＩＣ）２００の電気的
分離を行なっている。なお、図中のオートドープ層５は
ｐ＋型基板］からの不純物拡散により形成されるもので
、ｐ＋型基板１から上面側に向って濃度が低下するよう
濃度勾配を有する。従って、これにもとづくポテンシャ
ル勾配により内蔵電界が発生し、深部で発生したキャリ
アが素速く移動するようになっている。

〔発明が解決しようとする課題〕 しかしながら、特開昭６　１．　−　１．　５　４　０
　６　３号公報の方法は、単に、受光素子部であるｎ型
エピタキシャル層とｐ型基板の接合フォトダイオードを
、接合容量と拡散時定数の観点から改良したに留まって
おり、周辺回路との一体化という点で種々の問題がある
。

第１に、前述の公報の技術では、ｎ型半導体結晶成長層
３の受光素子（フォトダイオード）形成部］００におい
て、その表面がらｐ型半導体結晶成長層２に達して選択
的に形成されたｐ＋型の高濃度拡散層４は素子分離用の
アイソレーション拡散層をも構成しているが、ｐ型半導
体結晶成長層２の少なくとも所定の厚さは濃度勾配を持
たない低濃度であるか、あるいは低濃度で徐々に不純物
濃度か低くなる層であるがら、この部分でのキャリアの
拡散長はかなり長くなる。従って、受光部の近傍の表面
から深い所で発生した光生成キャリアは、依然として拡
散によってｎ＋型の受光面電極部に到達し、光生成電流
となり得るがら応答速度の劣化がある。

第２に、」１記と同様の理由から、アイソレーション拡
散によって分離された領域間に寄生する横方向トランジ
スタでは、基板への少数キャリアの注入は濃度の低いｐ
型半導体結晶成長層２で優先的に起こり、またこの領域
に注入された少数キャリアの寿命が長いので、寄生ｌ・
ランジスタの電流増幅率が非常に大きくなるという問題
がある。さらには、隣り合う分離領域（アイソレーショ
ン拡散により分離された領域）、あるいは受光素子の基
板電位に対する分離領域電位の逆バイアス電圧が大きい
と、低濃度のｐ型半導体結晶成長層２中に空乏層が大き
く広がり、横方向に広がった空乏層とうじか接触してい
わゆるパンチスルー状態となることもある。

第３は、ハックメタライズなしで基板電極をＩＣチップ
上面のアイソレーション拡散層４上に開口されたコンタ
クトホールを介して取る場合には、フォトダイオードの
直列抵抗が低濃度のｐ型半導体結晶成長層２のために増
大するという問題がある。フォトダイオードの直列抵抗
のうち基板側の直列抵抗は、第３図では基板側空乏層端
からｐ＋型型基板−至る抵抗と、ｐ＋型型基板−のシー
ト抵抗と、ｐ＋＋基板１からＰ＋型アイソレーション拡
散層４へ至る抵抗と、当該アイソレーション拡散層４の
抵抗の総和である。ところが、これ−８＝ らのうぢ、空乏層端からｐ＋＋基板１へ至る抵抗は、低
濃度の半導体結晶成長層２の厚さを最適化することによ
り、濃度勾配のない均一な低濃度層のはとんとが空乏化
するようにすれば、最小とすることができるし、ｐ＋＋
基板１のシート抵抗とＰ＋型アイソレーション拡散層４
の抵抗は無視できる。従って、ｐ＋＋基板１からＰ＋型
アイソレーション拡散層４の間の抵抗は、フォトダイオ
ード中のかなり大きな直列抵抗成分を形成することにな
る。

そこで本発明は、信号処理回路部と共に内蔵されるフォ
トダイオードの接合容量を低減したものであって、かつ
寄生トランジスタ効果によるラッチアップの発生の防止
と、隣接素子間のパンチスルーの防止と、フォトダイオ
ードの直列抵抗の低減とを、同時に達成することのでき
る光半導体装置を提供することを目的とする。

また本発明は、上記のような光半導体装置を、簡単な工
程によっても歩留りよく作製することのできる製造方法
を提供することを目的とする。

〔課題を解決するための手段〕

本発明に係る光半導体装置の第コの態様のものは、半導
体あるいは絶縁体などからなる基板と、この上に形成さ
れた第１導電型の第１の半導体結晶成長層と、更にその
上′に形成された第２導電型の第２の半導体結晶成長層
とを備え、第１の半導体結晶成長層の裏面側の不純物濃
度は表面側よりも高く設定され、かつ第２の半導体結晶
成長層にはフォトダイオードの一方の電極部をなす第２
導電型の受光面電極部とバイポーラＩＣなとの信号処理
回路部とが形成され、かつ受光面電極部と信号処理回路
部を仕切る領域には、第１の半導体結晶成長層を突き抜
けて第２の半導体結晶成長層中の高不純物濃度（例えば
１０　”ａｍ−３オ一ダー程度）の部分に至る第１導電
型のアイソレーション領域が形成されていることを特徴
とする。

また、本発明に係る光半導体装置の第２の態様のものは
、少なくとも上面が第１導電型の比較的高不純物濃度（
例えば１０　”ｃｍ−”オーダー程度）の半導体基板と
、この上に形成され、かつ第１導電型の不純物濃度が徐
々に低下するように濃度勾配を持ったオートドープ層が
、所定の厚さをもって半導体基板からの不純物拡散によ
り形成された第１導電型の第１の半導体結晶成長層と、
この第１−のｌ’−導体結晶成長層に形成された第２導
電型の第２の半導体結晶成長層と、この第２の半導体結
晶成長層のフォトダイオード形成部に、第２導電型の不
純物を高濃度に含んで広面積に形成された受光面電極部
と、この受光面電極部を囲み、下端がオートドープ層中
に延びるように形成された第１導電型のアイソレーショ
ン領域と、このアイソレーション領域の外側の第２の半
導体結晶成長層に形成されたバイポーラＩＣなどの信号
処理回路部とを備えることを特徴とする。

さらに、本発明に係る光半導体装置の製造方法は、少な
くとも上面に第１導電型の高濃度不純物を有する第１導
電型の半導体基板」二に、第１導電型の第１の半導体結
晶成長層を例えばエピタキシャル成長法により形成する
第１の工程と、第１の半導体結晶成長層のアイソレーシ
ョン領域形成部に第１導電型の不純物を例えば熱拡散法
によりドープする第２の工程と、第１の″１′導体結晶
成長層−Ｊ二に第２導電型の第２の半導体結晶成長層を
形成する第３の工程と、第２の゛１′−導体結晶成長層
のアイソレーション領域形成部に第１導電型の不純物、
アイソレーション領域形成部の内側のフォトダイオード
形成部に第２導電型の不純物をそれぞれ１・−ブすると
共に、アイソレ−ンヨン領域形成部の外側にバイポーラ
ＩＣなどの信号処理回路を形成するための所要の不純物
ドープを行なう第４の工程と、第２の半導体結晶成長層
上に必要な絶縁膜、電極および配線層を形成する第６の
工程とを備え、第１−ないし第６の］Ｌ程における熱処
理は、第１の半導体結晶成長層に半導体基板からの濃度
勾配を持ったオートドープ層が形成され、かつアイソレ
ーション領域形成部の第１導電型領域の下端がオートド
ープ層の例えば１０　”ｃｍ　”オーダーの不純物濃度
の領域中まで延びるように、温度や時間か制御されるこ
とを特徴とする。

〔作用〕

本発明の光半導体装置によれば、フォトダイオードと周
辺の信号処理回路部は深く形成されたアイソレーション
領域により分離されるので、空乏層は′、〈導体結晶成
長層中に大きく広がるようにしながら、隣接する領域と
の間の寄生トランジスタ効果などをなくすことができ、
かつフォトダイオードの直列抵抗を低減できる。特に、
第２の態様のようにオートドープ層を設け、かつ受光面
電極部を広面積にすれば、内蔵電界を生じさせて空乏層
より深い部分で発生したキャリアの素速い移動を可能に
しながら、フォトダイオードの直列抵抗を更に低減でき
る。

また、本発明の光半導体装置の製造方法によれば、濃度
勾配をもったオートドープ層、フォトダイオードと信号
処理回路部を分離するアイソレーション領域か、一連の
工程中の熱処理を経る中で形成されることになるので、
空乏層を広くしなから寄生トランジスタ効果をなくし、
かつフォトダイオードの直列抵抗の低減を可能にした光
半導体装置を、歩留りよく簡単に作製することができる
。

〔実施例〕

以下、添付図面の第１図および第２図を参照して、本発
明の一実施例を説明する。なお、図面の説明において同
一要素には同一符号を付し、重複する説明を省略する。

第１図は本発明の一実施例に係る光半導体装置の断面図
である。図示の通り、第１導電型の不純物を高濃度に含
むｐ＋型の半導体基板１０の上面（表面）側にはｐ−型
の第１の半導体結晶成長層２０が形成され、この上面（
表面）側にはｎ型半導体からなる第２の半導体結晶成長
層３０が形成されている。ここで、ｐ＋型半導体基板１
０としては、上面側に導電性のｐ＋型層を有するもので
あれば、例えばサファイアのような絶縁性基板なども用
いることが可能であるが、ここでは不純物濃度がＩ　Ｘ
　１０”ｃｍ−３程度のシリコン（Ｓｌ）のような半導
体基板か用いられているものとする。

この半導体基板１０の表面に形成されたｐ−型およびｎ
型半導体結晶成長層２０．３０は、例えばエピタキシャ
ル成長法により形成されるもので、その不純物濃度はそ
れぞれｌＸｌ０　　ｃｍ　　、　　ＩＸｌ、　０１５ｃ
ｍ　”’程度となり、厚さはそれぞれ２０　ｐ　ｍ、８
μｍ程度となっている。そして、このように形成される
チンブは、ソ第１・ダイオード形成部］００と、バイポ
ーラＩＣなとによる信号処理回路部２００を含んでいる
。

ｐ−型半導体結晶成長層２０の裏面側部分には、ｐ型の
オート１・−プ層２１か濃度勾配を持って、１５μｍ程
度の厚さで形成される。このオートドープ層２１は、ｐ
＋型の半導体基板１０からの不純物の熱拡散によって形
成されるもので、半導体基板１０から離れるにつれて不
純物濃度か低くなっている。ｐ−型半導体結晶成長層２
０とｎ型半導体結晶成長層３０の境界部の信号処理回路
部２００には、ｎ＋型の埋込層２３か形成され、バイポ
ーラトランジスタのコレクタ抵抗を下げる役割をなして
いる。さらに、この埋込層２３の上方のｎ型半導体結晶
成長層３０中には、ｎｐｎ型のバイポーラトランジスタ
の一部を構成するｐ型拡散層３１およびｎ＋型型数散層
３Ｂ形成されている。

一方、ｎ型半導体結晶成長層３０のフォ１−ダイオード
形成部１００には、フォトダイオードの受光面電極部３
４をなすｎ＋型抵拡散層広い面積で形成され、この受光
面電極（カソード電極）部３４はｐ＋型半導体基板］Ｏ
による反対面電極（アノード電極）部とペアになってい
る。フォトダイオード形成部１００と信号処理回路部２
００は、ｐ＋型のアイソレーション領域４０により互い
に電気的に分離されている。ここで、ｐ＋型のアイソレ
ーション領域４０の下端部はｐ型のオートドープ層２１
中まで延び、望ましくはオートドープ層２１の不純物濃
度が１．０１６ｃｍ　”程度の領域まで達しており、従
ってチップ表面への低抵抗電流通路として働くようにな
っている。さらに、ｎ型半導体結晶成長層３０上には二
酸化シリコン（Ｓｉ２０）などからなる絶縁膜３５、ア
ルミニウム（Ａρ）などからなるオーミック電極３６お
よび配線層３７などか形成され、全体としてフォトダイ
オードと信号処理回路部を内蔵する光半導体装置をなし
ている。

次に、」１記実施例に係る光半導体装置の作用を説明す
る。

本実施例の装置は、オーミック電極を経由してなされる
受光面電極部３４および反対面電極（ｐ＋＋半導体基板
）部１０へのバイアスの印加により、ｐ＋＋半導体基板
１０およびｐ−型半導体結晶成長層２０とｎ型半導体結
晶成長層３０が、逆バイアスとなった状態で使用される
。ここで、ｐ−型半導体結晶成長層２０の上側部分（オ
ートドープ層２１以外の部分）は低濃度不純物領域（ｐ
−型領域）となっており、従ってフォトダイオード形成
部１００におけるｐ−型半導体結晶成長層２０とｎ型半
導体結晶成長層３０によるｐｎ接合の空乏層は、このｐ
−型半導体結晶成長層２０中に大きく広がる。このため
、接合容量を低減することができ、高速応答を可能にで
きる。

また、空乏層がｐ−型半導体結晶成長層２０中に広かる
分だけ、受光素子深部で発生したキャリアを効率よく収
集することができ、またその結果、空乏層外で発生する
キャリアの割合も減少し、フォトダイオードを高速化す
ることができる。さらに、空乏層よりも深部で発生した
キャリアは、オートドープ層２１の不純物濃度勾配によ
る内蔵電界により、空乏層に向ってすみやかに移動する
ので、拡散電流成分の増加による応答波形のすそひきが
少なくなり、全体として高速化される。

上記のような作用は、前述の公報の技術によっても得ら
れるものであるか、本発明によれば、更に次のような格
別の作用が奏せられる。

まず第１に、第１図の実施例では、ｐ＋型のアイソレー
ション領域４０かｐ−型半導体結晶成長層２０の下部側
のｐ型オートドープ層２１中まで延びているため、ｐ−
型半導体結晶成長層２０中の空乏層がフォトダイオード
形成部］００から横方向に広がることはなくなる。この
ため、隣接する信号処理回路部２００などからキャリア
が流入することはなく、応答性を改善できる。これに対
して、従来のものでは空乏層がアイソレーション領域の
直下、あるいはこれを越えて信号処理回路部まで延びる
ことがあり、従って隣接の分離領域（例えば信号処理回
路部）からキャリアが流入しやすかった。

また、従来のものでは、空乏層がこのように横方向に広
からないような弱い逆バイアスのときでも、低不純物濃
度のｐ−型半導体結晶成長層はキャリアの拡散層が長い
（キャリアの寿命が長い）ため、隣接する信号処理回路
部からのキャリアの拡散により、キャリアかアイソレー
ション領域の直下を越えてフォトダイオード形成部１０
０中に流れ込むことがあった。しかし、本発明では、ア
イソレーション領域４０がｐ−型半導体結晶成長層２０
中まで深く形成されているので、隣接する分離領域から
拡散してきたキャリアはこのｐ＋型のアイソ１ノ−ンヨ
ン領域４０に把えられ、光生成電流となることはない。

第２に、少数キャリアの寿命の短いｐ＋型のアイソレー
ション領域４０を、少数キャリアの寿命か長い低濃度の
ｐ−型半導体結晶成長層２０中に深く形成したので、寄
生トランジスタ効果によるラッチアップの発生を抑える
ことができる。更に、分離された領域相互（例えば）第
１・ダイオード形成部１−ＯＯと信号処理回路部２００
相互）の強い逆バイアス時、あるいは半導体基板１０に
対して各分離領域（例えば）第１・ダイオード形成部１
００）が強い逆バイアスとなっている時に、空乏層が分
離された領域相互間で接することにより生ずるパンチス
ルーをなくすこともできる。

第３に、ｐ４型型半体基板］０に対する電位を、チップ
上面のコンタクトポールに形成されたオーミック電極３
６から与える場合にも、フォトダイオードの直列抵抗を
著しく低くできる。すなわち、第３図の従来例では、ｐ
＋＋基板１とｐ＋＋アイソレーション領域４の間に、低
不純物濃度のｐ−型半導体結晶成長層２か介在していた
ため、直列抵抗がこの部分で極めて大きくなっていた。

本実施例では、アイソレーション領域４０はｐ−型半導
体結晶成長層２０の低濃度不純物部分を突き抜け、ｐ型
の高不純物濃度のオートドープ層２１中−２〇　− まて延び、このオートドープ層２１はｐ＋型半導体基板
コ−０に接しているため、直列抵抗が著しく低くなる。

それに加えて、本実施例のようにｎ＋型の受光面電極部
３４を広い面積とすれば、ｎ＋型型光光面電極部３４ｎ
型半導体結晶成長層３０の間の抵抗も低くなり、これら
が相加されることにより、フォトダイオードの直列抵抗
を更に低減できる。

そして、これにより、高速応答性を更に向上させること
が可能になる。

本発明は上記実施例に限定されるものではなく、種々の
変形した態様か可能である。

本実施例では濃度勾配を持ったｐ型不純物層としてのオ
ートドープ層２１を設けることとしているが、これは本
発明に必須のものではない。すなわち、このｐ型不純物
層に濃度勾配がなくても、ｐ−型半導体結晶成長層２０
の下部側にｐ＋型層が設けられており、かつアイソレー
ション領域４０がこのｐ＋型層まで延びていれば、寄生
トランジスタ効果の低減、パンチスルーの防止、フォＩ
・ダイオードの直列抵抗の低減などの改善が可能である
。

ｐ−型半導体結晶成長層２０の厚さなどについても、特
に限定はされないが、高速応答を実現するためには、空
乏層の広がりなどとの関係において所定の厚さにするこ
とが望ましい。すなわち、空乏層の広がりはｐ−型半導
体結晶成長層２０の比抵抗と印加バイアスによって定ま
るが、この空乏層の下側の高比抵抗（低不純物濃度）の
部分か厚いと、この部分での拡散電流成分が大きくなり
、応答が悪くなってしまう。従って、オートドープ層２
］が設けられているときには、この空乏層がオートドー
プ層２１まで延びていることが望ましく、オートドープ
層２１が設けられていないときには、空乏層の下端がｐ
−型半導体結晶成長層２０の裏面側の高濃度不純物を含
む領域と近接し、あるいは接していることが望ましい。

信号処理回路部２００に設けられる回路はバイポーラＩ
Ｃに限られず、ＭＯ８ＩＣであってもよく、用いられる
半導体はシリコンに限らす、ガリウムヒ素（Ｇａ　Ａｓ
　）やカリウムリン（Ｇａ　Ｐ）のような化合物半導体
であってもよい。

次に、第２図を参照して、第１図に示す光半導体装置の
製造方法を説明する。

第２図は製造工程別の素子断面図である。まず、同図（
ａ）のように、第１導電型の高濃度不純物を含む半導体
基板］０として、不純物濃度が１×１０１９ｃｍ−３程
度のｐ＋＋シリコン基板を用意する。

そして、このｐ＋＋半導体基板１ｏの上面に第１導電型
の第１の半導体結晶成長層２ｏとして、不純物濃度か］
、　Ｘ　１０　”ｃｍ−３程度のｐ−型シリコン層を、
例えは２０μｍ程度の厚さてエビタギシャル成長法によ
り形成する。

次に、通常のプレーナープロセスに従い、信号処理回路
部２００にバイポーラトランジスタの埋込層２３となる
ｎ型拡散層をアンチモン（Ｓｂ）の拡散により形成し、
フォトダイオード形成部］００と信号処理回路部２００
の境界部にアイソレーション領域４ｏの下側部分となる
ｐ＋型型数散層４］ホウ素の拡散により形成する。この
工程において、拡散層の形成に熱拡散法を用いたときに
は、ｐ＋型半導体基板］０のｐ型不純物かｐ−型半導体
結晶成長層２０中に拡散されていき、オートドープ層２
１の形成か始まることになる（第２図（ｂ）図示）。

次に、エビタキンヤル成長法を用いてｐ−型半導体結晶
成長層２０上にｎ型の半導体結晶成長層３０を、例えば
８μｍ程度の厚さに形成する（第２図（Ｃ）図示）。こ
の半導体結晶成長層３０の不純物濃度は］、　０１５ｃ
ｍ−３程度とする。なお、この工程中においても加熱処
理を伴なうので、オートドープ層２１の形成は徐々に進
行していき、アイソレーション領域４０となる拡散層４
］も徐々に広かっていくことになる。

次に、半導体結晶成長層３０のフォトダイオード形成部
１００と信号処理回路部２００の境界部に、アイソレー
ション領域４０の上側部分となるｎ＋型の拡散層４２を
ホウ素の拡散により形成する（第２図（ｄ）図示）。し
かる後、フォトダイオード形成部１００の受光面電極部
３４となるｎ＋型の拡散層をリン（Ｐ）の拡散により形
成すると共に、信号処理回路部２００にバイポーラトラ
ンジスタの一部をなすｎ型拡散層３４およびｐ型拡散層
３１を形成する。そして、第２図（ｅ）に示すようにス
ルーホールを有する絶縁膜３５を二酸化ンリコンなとに
より形成し、更にアルミニウムによってオーミック電極
３６、配線層３７なとを第２図（ｆ）のように形成する
と、第１図に示すデバイスが得られる。

このとき、」１記工程中においても、拡散層の形成の過
程で熱処理を伴なうので、オートドープ層２］は更に広
かることになる。一方、拡散層４１゜４２についても熱
処理の過程で更に広がるので、結果的には、第１図のよ
うに拡散層４１．４２が一体化してｐ＋型のアイソレー
ション領域４のが形成されることになる。なお、このと
き、アイソレーション領域４０の先端は、例えば厚さが
１５μｍ程度のオートドープ層２］の不純物濃度がコ０
］６ｃｍ−３程度の領域中まで延びているものとする。

上記実施例の製造方法についても、種々の変形が可能で
ある。

例えば、信号処理回路部かＭＯ８ＩＣであるときには、
当然にその工程が変更されることになる。

また、用いられる半導体が化合物半導体であるときには
、熱処理の条件なども適宜に変更されることになる。

〔発明の効果〕

以上、詳細に説明した通り、本発明の光半導体装置によ
れば、フ第１・ダイオードと周辺の信号処理回路部は深
く形成されたアイソレーション領域により分離されるの
で、空乏層は半導体結晶成長層中に大きく広がるように
しながら、寄生ｌ・ランジスタ効果をなくすことができ
、かつフォトダイオードの直列抵抗を低減できる。特に
、半導体結晶成長層の下側にオートドープ層を設け、か
つ受光面電極部を広面積にすれば、内蔵電界を生しさせ
て空乏層より深い部分で発生したキャリアの移動を可能
にしながら、フォトダイオードの直列抵抗を更に低減で
きる。従って、信号処理回路部と共に内蔵されるフォ１
〜ダイオードの高速応答を可能にし７なから、寄生トラ
ンジスタ効果によるラップチップの発４１：の防」にと
、隣接素子間のパンチスルーの防１４−と、フ第１・ダ
イオードの直列抵抗の低減による応答性の向上とを、同
時に達成することができる。

また、本発明の光半導体装置の製造方法によれば、濃度
勾配をもったオート１・−プ層、フ第１・ダイオ、・と
信号処理回路部を分離するアイソレーション領域か、一
連の工程中の熱処理を経る中で形成されることになるの
で、」１記のような優れた特性を有する光半導体装置を
、簡単な工程によっても歩留りよく作製することができ
る。

【図面の簡単な説明】

第１図は本発明に係る光半導体装置の一例の断面図、第
２図は本発明に係る光半導体装置の製造工程を示す工程
別断面図、第３図は従来例の断面図である。 ］０・ｐ４型型半体基板、２０・・ｐ−型半導体結晶成
長層、２１・・オート１・−ブ層、２３・埋込層、３４
　受光面電極部、３０・ｎ型゛１′−導体結晶成長層、
４０・・アイソレーション領域、１００・フ４トダイオ
−Ｉ・形成部、２００　信号処理回路部。

Claims (1)

1. 【特許請求の範囲】 １、基板と、この基板上に形成された第１導電型の第１
   の半導体結晶成長層と、更にその上に形成された第２導
   電型の第２の半導体結晶成長層とを備え、前記第１の半
   導体結晶成長層の前記基板側の不純物濃度は前記第２の
   半導体結晶成長層側よりも高く設定され、かつ前記第２
   の半導体結晶成長層にはフォトダイオードの一方の電極
   部をなす第２導電型の受光面電極部と信号処理回路部と
   が形成され、かつ前記受光面電極部と前記信号処理回路
   部を仕切る領域には前記第１の半導体結晶成長層を突き
   抜けて前記第２の半導体結晶成長層中の高不純物濃度の
   部分に至る第１導電型のアイソレーション領域が形成さ
   れていることを特徴とする光半導体装置。 ２、少なくとも上面が第１導電型の比較的高不純物濃度
   となった半導体基板と、 前記半導体基板上に形成され、かつ第１導電型の不純物
   濃度が徐々に低下するように濃度勾配を持ったオートド
   ープ層が、所定の厚さをもって前記半導体基板からの不
   純物拡散により形成された第１導電型の第１の半導体結
   晶成長層と、 この第１の半導体結晶成長層上に形成された第２導電型
   の第２の半導体結晶成長層と、 この第２の半導体結晶成長層のフォトダイオード形成部
   に、第２導電型の不純物を高濃度に含んで広面積に形成
   された受光面電極部と、 この受光面電極部を囲み、下端が前記オートドープ層中
   に延びるように形成された第１導電型のアイソレーショ
   ン領域と、 このアイソレーション領域の外側の前記第２の半導体結
   晶成長層に形成された信号処理回路部とを備えることを
   特徴とする光半導体装置。 ３、前記アイソレーション領域の下端が、前記オートド
   ープ層中の不純物濃度が１０＾１＾６ｃｍ＾−＾３オー
   ダー以上の部分にまで延びていることを特徴とする請求
   項２記載の光半導体装置。 ４、少なくとも上面に第１導電型の高濃度不純物を有す
   る第１導電型の半導体基板上に、第１導電型の第１の半
   導体結晶成長層を形成する第１の工程と、 前記第１の半導体結晶成長層のアイソレーション領域形
   成部に第１導電型の不純物をドープする第２の工程と、 前記第１の半導体結晶成長層上に第２導電型の第２の半
   導体結晶成長層を形成する第３の工程と、前記第２の半
   導体結晶成長層の前記アイソレーション領域形成部に第
   １導電型の不純物、前記アイソレーション領域形成部の
   内側のフォトダイオード形成部に第２導電型の不純物を
   それぞれドープすると共に、前記アイソレーション領域
   形成部の外側に信号処理回路を形成するための所要の不
   純物ドープを行なう第４の工程と、 前記第２の半導体結晶成長層上に必要な絶縁膜、電極お
   よび配線層を形成する第６の工程とを備え、前記第１な
   いし第６の工程における熱処理は、前記第１の半導体結
   晶成長層に前記半導体基板からの不純物拡散による濃度
   勾配を持ったオートドープ層が形成され、かつ前記アイ
   ソレーション領域形成部の第１導電型領域の下端が前記
   オートドープ層中まで延びるように制御されることを特
   徴とする光半導体装置の製造方法。