JPH01191440A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPH01191440A JPH01191440A JP1459888A JP1459888A JPH01191440A JP H01191440 A JPH01191440 A JP H01191440A JP 1459888 A JP1459888 A JP 1459888A JP 1459888 A JP1459888 A JP 1459888A JP H01191440 A JPH01191440 A JP H01191440A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- silicon
- layer
- polycrystalline
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 238000000926 separation method Methods 0.000 claims description 42
- 239000013078 crystal Substances 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 239000012808 vapor phase Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 10
- 238000011049 filling Methods 0.000 abstract description 4
- 238000001947 vapour-phase growth Methods 0.000 abstract description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 49
- 239000010408 film Substances 0.000 description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000007789 gas Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 150000003377 silicon compounds Chemical class 0.000 description 7
- 238000001556 precipitation Methods 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 239000012071 phase Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010574 gas phase reaction Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 210000003739 neck Anatomy 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多数の半導体単結晶島領域を誘電体層で相互
に分離し、且つ該半導体多結晶支持体によって一体固定
した半導体素子又はそれちの集積によりなる回路素子用
の所謂誘電体分離基板の製造方法に関し、特に前記半導
体単結晶島領域の分離のために利用される分離溝に多結
晶を析出・充填するに際し、分離溝中の多結晶層中に空
隙を残すことのない完全な充填層を形成する誘電体分離
基板の製造方法に関する。
に分離し、且つ該半導体多結晶支持体によって一体固定
した半導体素子又はそれちの集積によりなる回路素子用
の所謂誘電体分離基板の製造方法に関し、特に前記半導
体単結晶島領域の分離のために利用される分離溝に多結
晶を析出・充填するに際し、分離溝中の多結晶層中に空
隙を残すことのない完全な充填層を形成する誘電体分離
基板の製造方法に関する。
〔従来の技術J
従来半導体集積回路装置における個々の素子の分離につ
いては、比較的工程が簡単で且つ制御の容易な拡散層に
よるpn接合分離が広く行われているが、pn接合部に
おける分離容量が大きく、集積回路の高周波性に悪影響
を与え、回路の動作速度が遅くなるという欠点があり、
他の提案として誘電体層で分離する誘電体分離方式があ
る。この方式は、寄生容量や分能耐圧の点では、理想的
な絶縁分離法である。
いては、比較的工程が簡単で且つ制御の容易な拡散層に
よるpn接合分離が広く行われているが、pn接合部に
おける分離容量が大きく、集積回路の高周波性に悪影響
を与え、回路の動作速度が遅くなるという欠点があり、
他の提案として誘電体層で分離する誘電体分離方式があ
る。この方式は、寄生容量や分能耐圧の点では、理想的
な絶縁分離法である。
このような誘電体分離法で製造された分離基板は通常、
第3図<1ll)に示されるW4造になっている。すな
わち第3図(I[)に示されるようにシリコン単結晶の
島からなる各素子1a、lbは二酸化ケイ素等の酸化膜
からなる誘電体絶縁膜3によって絶縁され、さらに多結
晶シリコン層等からなる支持体層4によって基板全体が
保持される。
第3図<1ll)に示されるW4造になっている。すな
わち第3図(I[)に示されるようにシリコン単結晶の
島からなる各素子1a、lbは二酸化ケイ素等の酸化膜
からなる誘電体絶縁膜3によって絶縁され、さらに多結
晶シリコン層等からなる支持体層4によって基板全体が
保持される。
このような誘電体分離基板は、通常以下のように製造さ
れる。
れる。
第3図に示す単結晶シリコンウェーハ1の主表面は、+
Lootからなっている。該主表面はその表面準位、そ
の他の理由で(100)面が選択されるが、選択エッチ
によって該主表面に分離溝の寸法形状を制御するために
も+ioo+が分離溝を形成する加工面として好ましい
性質を持っている。該主表面にまず最初に化学腐蝕処理
により、通常断面V字型の溝が選択的にエツチングされ
、希望する網目状のパターンが形成される。更にこの工
程を詳述すると、かかる分離溝を形成する際に、シリコ
ンウェーハ表面に約1μm程度の酸化シリコン層を熱酸
化によって形成し、次いでフォトリソ工程で分離溝の網
目状パターンのためのシリコンウェーハ表面を露出し、
例えば80℃前後に温めたKOH水溶液でアルカリ異方
性エツチングを行う、(100)、(110)面のエツ
チングは(111)面に対し、著しく早い異方性エツチ
ングが行われる。一般に断面構造は、1字型でその側面
は(111)面で深さTとその開孔巾Wとの間にはT=
0.707Wの関係がある。深さTは最終的に半導体単
結晶島領域の深さを決めるが、低圧素子用としでは例え
ば10μm、高耐圧用としては、60μmが選ばれ、1
00μmを超えることはない、第3図(I>の2aは、
分離溝の断面のみを示す、このようにして、分離溝が網
目状パターンに形成されたシリコンウェーハ面は熱酸化
を受け、2〜3μmの厚いシリコン酸化膜で被覆される
。このシリコン酸化膜は誘電体分離として電気的絶縁分
離の主役となる。第3図(I)の3がこれを示す、該シ
リコン酸化膜の上には、例えばS i HCj 或い
はS i CA 4の水素ガスによる稀釈ガス雰囲気中
で該シリコン化合物を熱分解してシリコン原子を多結晶
状に析出沈着せしめられる。多結晶層の厚さは200μ
mから場合によっては500μm以上に析出させる。第
3図(I[)は、多結晶シリコン支持体層4を形成した
状態を示す0次いで他方の主表面側から機械的な研磨又
は化学腐蝕或いは両者を併用して、シリコンウェーハ1
の大部分を除去し、高精度の平坦に仕上げ、その除去に
は前述分離溝2aの誘電体絶縁膜3を超えて多結晶シリ
コン層支持体M4の一部が露出するまで行われる。この
プロセスによってシリコン単結晶島領域が電気的に完全
に分離され、尚且つ後の集積回路製造工程に使用可能な
ように、平面上に多結晶シリコン層により一体固定され
る。第3図(II[)のla、lbはこれらシリコン単
結晶領域を示す。
Lootからなっている。該主表面はその表面準位、そ
の他の理由で(100)面が選択されるが、選択エッチ
によって該主表面に分離溝の寸法形状を制御するために
も+ioo+が分離溝を形成する加工面として好ましい
性質を持っている。該主表面にまず最初に化学腐蝕処理
により、通常断面V字型の溝が選択的にエツチングされ
、希望する網目状のパターンが形成される。更にこの工
程を詳述すると、かかる分離溝を形成する際に、シリコ
ンウェーハ表面に約1μm程度の酸化シリコン層を熱酸
化によって形成し、次いでフォトリソ工程で分離溝の網
目状パターンのためのシリコンウェーハ表面を露出し、
例えば80℃前後に温めたKOH水溶液でアルカリ異方
性エツチングを行う、(100)、(110)面のエツ
チングは(111)面に対し、著しく早い異方性エツチ
ングが行われる。一般に断面構造は、1字型でその側面
は(111)面で深さTとその開孔巾Wとの間にはT=
0.707Wの関係がある。深さTは最終的に半導体単
結晶島領域の深さを決めるが、低圧素子用としでは例え
ば10μm、高耐圧用としては、60μmが選ばれ、1
00μmを超えることはない、第3図(I>の2aは、
分離溝の断面のみを示す、このようにして、分離溝が網
目状パターンに形成されたシリコンウェーハ面は熱酸化
を受け、2〜3μmの厚いシリコン酸化膜で被覆される
。このシリコン酸化膜は誘電体分離として電気的絶縁分
離の主役となる。第3図(I)の3がこれを示す、該シ
リコン酸化膜の上には、例えばS i HCj 或い
はS i CA 4の水素ガスによる稀釈ガス雰囲気中
で該シリコン化合物を熱分解してシリコン原子を多結晶
状に析出沈着せしめられる。多結晶層の厚さは200μ
mから場合によっては500μm以上に析出させる。第
3図(I[)は、多結晶シリコン支持体層4を形成した
状態を示す0次いで他方の主表面側から機械的な研磨又
は化学腐蝕或いは両者を併用して、シリコンウェーハ1
の大部分を除去し、高精度の平坦に仕上げ、その除去に
は前述分離溝2aの誘電体絶縁膜3を超えて多結晶シリ
コン層支持体M4の一部が露出するまで行われる。この
プロセスによってシリコン単結晶島領域が電気的に完全
に分離され、尚且つ後の集積回路製造工程に使用可能な
ように、平面上に多結晶シリコン層により一体固定され
る。第3図(II[)のla、lbはこれらシリコン単
結晶領域を示す。
上述した従来の誘電体分離基板の製造方法において、通
常分va′aの断面構造は、■溝型に形成されるが、場
合によってはその深さTに対し開孔部の巾Wが大きく、
W=2〜3Tであり、その断面W4造か逆台形を有する
。かかる逆台形の分離溝は、選択エツチングを途中で止
めれば、底面が(100)よりなる平坦部を形成して、
容易に加工は可能である。第1図(I)に示されるよう
に通常の1字型の分離溝2aとは別に逆台形の四部2b
を形成する場合がこれに相当する。
常分va′aの断面構造は、■溝型に形成されるが、場
合によってはその深さTに対し開孔部の巾Wが大きく、
W=2〜3Tであり、その断面W4造か逆台形を有する
。かかる逆台形の分離溝は、選択エツチングを途中で止
めれば、底面が(100)よりなる平坦部を形成して、
容易に加工は可能である。第1図(I)に示されるよう
に通常の1字型の分離溝2aとは別に逆台形の四部2b
を形成する場合がこれに相当する。
かかる逆台形分離溝2bは、第1図(III)に示す4
aとなり、最終的な誘電体分離基板において、シリコン
単結晶島領域と並列して誘電体層を介して、通常の多結
晶露出層4bとは異なり、広面積に多結晶層を露出する
。かかる大きな多結晶露出面4aは、集積回路チップ毎
に、或いはシリコンウェーへの特定の場所に形成されて
マスク合わせの基準位置としたり、シリコン単結晶層の
研磨除去に際しての除去量の制御、換言すればシリコン
単結晶島領域の深さの制御に用いたりする。また集積回
路製造工程の前工程終了後、各チップにダイシングによ
り分離する際の分離帯とするための特に巾広の多結晶露
出面を必要とする場合にも効果的に利用される。
aとなり、最終的な誘電体分離基板において、シリコン
単結晶島領域と並列して誘電体層を介して、通常の多結
晶露出層4bとは異なり、広面積に多結晶層を露出する
。かかる大きな多結晶露出面4aは、集積回路チップ毎
に、或いはシリコンウェーへの特定の場所に形成されて
マスク合わせの基準位置としたり、シリコン単結晶層の
研磨除去に際しての除去量の制御、換言すればシリコン
単結晶島領域の深さの制御に用いたりする。また集積回
路製造工程の前工程終了後、各チップにダイシングによ
り分離する際の分離帯とするための特に巾広の多結晶露
出面を必要とする場合にも効果的に利用される。
分離溝を形成し、更に誘電体絶縁膜を被覆した後のシリ
コン多結晶の気相成長に際し、通常の断面V字型の分離
溝はその成膜条件によらず、他の平面部分と同じ状態で
緻密なそして空隙のない多結晶の成膜が可能であるが、
かかる分離溝の断面形状が逆台形となり、例えばその深
さTに対し、開化部巾のWffiW=2〜3Tとなる場
合には、多結晶シリコン層の析出条件によって、特に分
離溝内部において、即ち第1図の四部2bのほぼ中央部
か上方に亙って空隙を生じてしまう不都合がある。これ
は第4図の空隙部5で示されている。第4図のその他の
数字は第1〜3図の意味するとこと同じである。
コン多結晶の気相成長に際し、通常の断面V字型の分離
溝はその成膜条件によらず、他の平面部分と同じ状態で
緻密なそして空隙のない多結晶の成膜が可能であるが、
かかる分離溝の断面形状が逆台形となり、例えばその深
さTに対し、開化部巾のWffiW=2〜3Tとなる場
合には、多結晶シリコン層の析出条件によって、特に分
離溝内部において、即ち第1図の四部2bのほぼ中央部
か上方に亙って空隙を生じてしまう不都合がある。これ
は第4図の空隙部5で示されている。第4図のその他の
数字は第1〜3図の意味するとこと同じである。
かかる現象は、分離溝の構造が特にシリコンウェーハの
主表面とその側面が57.74°の角をなし、この主表
面と側面との交叉する部分で、特にシリコン多結晶の成
長が促進するためであると考えられる。第2図及び第4
図には、多結晶シリコン層支持体層4の中に多数の直線
からなる組織が画かれているが、これは多結晶の成長す
る方向を示し、直線間は多結晶粒の粒界と考えてよい。
主表面とその側面が57.74°の角をなし、この主表
面と側面との交叉する部分で、特にシリコン多結晶の成
長が促進するためであると考えられる。第2図及び第4
図には、多結晶シリコン層支持体層4の中に多数の直線
からなる組織が画かれているが、これは多結晶の成長す
る方向を示し、直線間は多結晶粒の粒界と考えてよい。
この観察かられかるように多結晶はその表面の形状に従
って均一な成長速度でその被覆層の厚さを増すのではな
く、ミクロな結晶核が点在し、これからの面に対し、略
直角方向成長と、これらからの横方向への成長との組合
せであることも観察される0分離溝の寸法がW=2〜3
Tの場合には、分離溝部の各部の多結晶成長には微妙な
制御が必要で前述した分離溝の上端近傍の成長に比較し
て、その底部の成長が著しく差が生ずる場合があり、第
4図に示す空隙部5を生じる。
って均一な成長速度でその被覆層の厚さを増すのではな
く、ミクロな結晶核が点在し、これからの面に対し、略
直角方向成長と、これらからの横方向への成長との組合
せであることも観察される0分離溝の寸法がW=2〜3
Tの場合には、分離溝部の各部の多結晶成長には微妙な
制御が必要で前述した分離溝の上端近傍の成長に比較し
て、その底部の成長が著しく差が生ずる場合があり、第
4図に示す空隙部5を生じる。
かかる空隙部5の発生は、最終工程で単結晶シリコンを
研磨し、シリコン単結晶を島状領域に分離した際、露出
多結晶面に凹みが生じ、集積回路製造工程でかかる誘電
体分離基板が各種の処理を受ける際、チップの破壊の原
因になったり、また不純物を捕捉して集積回路基板とし
て著しい不利益を生ずる。
研磨し、シリコン単結晶を島状領域に分離した際、露出
多結晶面に凹みが生じ、集積回路製造工程でかかる誘電
体分離基板が各種の処理を受ける際、チップの破壊の原
因になったり、また不純物を捕捉して集積回路基板とし
て著しい不利益を生ずる。
本発明は、このような問題点を解決すべく創案されたも
のであり、その目的とするところは半導体単結晶島領域
の分離のために利用される分離溝の断面寸法が、開孔部
の巾W=2〜3T(Tは清の深さ)の場合にかかる逆台
形分離溝IJに空隙部を発生することのない均質な多結
晶シリコン層支持体層を形成する!!!遣法を提供する
にある。
のであり、その目的とするところは半導体単結晶島領域
の分離のために利用される分離溝の断面寸法が、開孔部
の巾W=2〜3T(Tは清の深さ)の場合にかかる逆台
形分離溝IJに空隙部を発生することのない均質な多結
晶シリコン層支持体層を形成する!!!遣法を提供する
にある。
上述した課題を解決するための本発明は、+100+面
を主表面とするシリコン単結晶ウェーハの一方の主表面
を部分的に除去して、少なくとも該主表面に平行な平坦
底面を有する開孔部iJと深さの比が2乃至3倍の分離
溝を形成し、該分離溝部分を含めて、前面に誘電体絶縁
膜を設け、この上に多結晶シリコン層支持体層を気相成
長させ、更に他の主表面側を上記分離溝に達するまで除
去し、シリコン単結晶島領域を分離形成するに際し、上
記多結晶シリコン層支持体層の成膜速度を反応温度11
00〜1280°Cにおいて2.5〜5μm/ninの
範囲に選定する誘電体分離基板の製造方法を提供する。
を主表面とするシリコン単結晶ウェーハの一方の主表面
を部分的に除去して、少なくとも該主表面に平行な平坦
底面を有する開孔部iJと深さの比が2乃至3倍の分離
溝を形成し、該分離溝部分を含めて、前面に誘電体絶縁
膜を設け、この上に多結晶シリコン層支持体層を気相成
長させ、更に他の主表面側を上記分離溝に達するまで除
去し、シリコン単結晶島領域を分離形成するに際し、上
記多結晶シリコン層支持体層の成膜速度を反応温度11
00〜1280°Cにおいて2.5〜5μm/ninの
範囲に選定する誘電体分離基板の製造方法を提供する。
前述する特殊な目的のために、断面逆台形の分離溝に誘
電体絶縁膜例えば熱酸化によってシリコン酸化膜の2〜
5μmの薄膜を形成した後、多結晶シリコンの成膜条件
として1100〜1280℃の析出温度で、多結晶シリ
コンの析出条件(成膜速度)を2.5〜5μm/1Ii
nとなるよう、シリコン化合物例えばトリクロロシラン
のガス濃度を調節して制御すれば、断面逆台形の分離溝
の形状寸法がその開孔部の巾Wに対し、その深さTの関
係がW=2〜3Tの場合においても、全く多結晶シリコ
ン層の特に分離溝内部において全く空隙を発生しない。
電体絶縁膜例えば熱酸化によってシリコン酸化膜の2〜
5μmの薄膜を形成した後、多結晶シリコンの成膜条件
として1100〜1280℃の析出温度で、多結晶シリ
コンの析出条件(成膜速度)を2.5〜5μm/1Ii
nとなるよう、シリコン化合物例えばトリクロロシラン
のガス濃度を調節して制御すれば、断面逆台形の分離溝
の形状寸法がその開孔部の巾Wに対し、その深さTの関
係がW=2〜3Tの場合においても、全く多結晶シリコ
ン層の特に分離溝内部において全く空隙を発生しない。
W/Tの比が2未満においては、特に多結晶シリコンの
成膜条件に注意を払う必要はない、W/Tの比が3を超
えると同様に成膜条件に特に制限はない。
成膜条件に注意を払う必要はない、W/Tの比が3を超
えると同様に成膜条件に特に制限はない。
W/Tの比が2〜3の間においては、分l1ii溝の特
に底部の多結晶シリコンの析出と、該側面上端部のそれ
の比が重要で、析出速度(成膜速度)を少なくとも2.
5μm/nin以上に選定することにより、分離溝底部
の析出速度(成膜速度)を増大させ、これに比して上記
上端部近傍の多結晶シリコンの析出速度が増大せず、両
者が調和し分離溝中の多結晶の完全充填が可能となる。
に底部の多結晶シリコンの析出と、該側面上端部のそれ
の比が重要で、析出速度(成膜速度)を少なくとも2.
5μm/nin以上に選定することにより、分離溝底部
の析出速度(成膜速度)を増大させ、これに比して上記
上端部近傍の多結晶シリコンの析出速度が増大せず、両
者が調和し分離溝中の多結晶の完全充填が可能となる。
多結晶シリコンの成膜速度が約5μm/l1inをこえ
ると、空隙部は発生しないが多結晶シリコンを析出した
後のシリコンウェーハのソリが著しく大きくなり好まし
くない。
ると、空隙部は発生しないが多結晶シリコンを析出した
後のシリコンウェーハのソリが著しく大きくなり好まし
くない。
例えば300μmの多結晶シリコン層の被膜後のソリは
2インチの直径で300μmの厚さのシンコンウェーハ
を基板として用いた場合200μmにも達する。このよ
うにソリが大きくなると次工程の研磨の際にこのソリが
原因でシリコン単結晶層の研磨除去が低精度になり、シ
リコン単結晶島領域の深さが均一とはならない、またこ
のソリは単結晶の再配列による自己収縮と、膨張係数が
単結晶に比し大きいことにより起るが、これは単結晶内
部に多数の転位やスリップラインを発生し、好ましくな
い。
2インチの直径で300μmの厚さのシンコンウェーハ
を基板として用いた場合200μmにも達する。このよ
うにソリが大きくなると次工程の研磨の際にこのソリが
原因でシリコン単結晶層の研磨除去が低精度になり、シ
リコン単結晶島領域の深さが均一とはならない、またこ
のソリは単結晶の再配列による自己収縮と、膨張係数が
単結晶に比し大きいことにより起るが、これは単結晶内
部に多数の転位やスリップラインを発生し、好ましくな
い。
反応温度が低く、例えば900 ”Cよりも低いと、シ
リコン化合物の熱分解が遅くなり、このために2.5μ
m/l1in以上の多結晶シリコン析出が不可能となり
、分離溝の多結晶充填が不完全となる。
リコン化合物の熱分解が遅くなり、このために2.5μ
m/l1in以上の多結晶シリコン析出が不可能となり
、分離溝の多結晶充填が不完全となる。
また、分解によって遊離したSi原子か結晶化せず無定
形状態となったり、また、たとえ結晶粒として単結晶し
たとしても、そのサイズが小さすぎたり、結晶粒相互の
接着が不充分で、強固な多結晶支持体層の形成が実現さ
れない、また反応温度が高く、例えば1300℃を超え
ると、ハロゲン元素を含むシリコン化合物を用いる場合
には、熱分解の結果生じた副生成物が逆に析出しな多結
晶層を化学的に浸蝕し、総合的には高析出度が実現され
ない6本願の温度範囲はかかる理由から採用されたもの
で、温度範囲が1100℃乃至1280℃の範囲であれ
ば、上記のような不都合は全く生じない0本願では、シ
リコン化合物としてもモノシランSiH4の使用も可能
であるが、この場合は気相で分解しないようモノシラン
が出来るだけ低温の状態で本願温度範囲に保持されたシ
リコン基板に接触される工夫が必要である。モノシラン
を使用する場合には、ハロゲン元素を含むシリコン化合
物と異なり、析出速度は高反応温度においても多結晶層
の浸蝕がないが、それ自身が低温例えば600℃程度で
分解するので、1300℃のような反応温度を採用する
ことは、実際上技術的な困難がある。モノシランが気相
で分解すると、シリコン析出層は無定形であったり、機
械的強度が不足したりして本願の目的とする誘電体分i
lI!基板の支持体としては好ましくない。
形状態となったり、また、たとえ結晶粒として単結晶し
たとしても、そのサイズが小さすぎたり、結晶粒相互の
接着が不充分で、強固な多結晶支持体層の形成が実現さ
れない、また反応温度が高く、例えば1300℃を超え
ると、ハロゲン元素を含むシリコン化合物を用いる場合
には、熱分解の結果生じた副生成物が逆に析出しな多結
晶層を化学的に浸蝕し、総合的には高析出度が実現され
ない6本願の温度範囲はかかる理由から採用されたもの
で、温度範囲が1100℃乃至1280℃の範囲であれ
ば、上記のような不都合は全く生じない0本願では、シ
リコン化合物としてもモノシランSiH4の使用も可能
であるが、この場合は気相で分解しないようモノシラン
が出来るだけ低温の状態で本願温度範囲に保持されたシ
リコン基板に接触される工夫が必要である。モノシラン
を使用する場合には、ハロゲン元素を含むシリコン化合
物と異なり、析出速度は高反応温度においても多結晶層
の浸蝕がないが、それ自身が低温例えば600℃程度で
分解するので、1300℃のような反応温度を採用する
ことは、実際上技術的な困難がある。モノシランが気相
で分解すると、シリコン析出層は無定形であったり、機
械的強度が不足したりして本願の目的とする誘電体分i
lI!基板の支持体としては好ましくない。
また、シリコン基板温度が1300℃になると融点に近
いので、シリコン単結晶島領域の単結晶の結晶質を劣化
させる原因になるので好ましくない。
いので、シリコン単結晶島領域の単結晶の結晶質を劣化
させる原因になるので好ましくない。
以下、本発明の誘電体分離基板の製造方法の一実施例を
第1図に沿って説明する。
第1図に沿って説明する。
第1図(I)(n)(I)は製造方法を順次経時的に示
したものである。
したものである。
単結晶シリコンウェーハ1の一方の+10]主表面に所
定のパターン形状のエツチングマスクを形成した後、エ
ツチングにより所定の分離溝、例えば第1図(I)に示
されるような断面が7字形状の分離溝2a、@面逆台形
状の幅広の分離溝2bを形成する。断面逆台形状の幅広
の分′H溝2bは、ウェーハ主表面にほぼ平行な平坦底
面を有し、開孔部の巾Wと深さTの比W/Tは2〜3で
ある。
定のパターン形状のエツチングマスクを形成した後、エ
ツチングにより所定の分離溝、例えば第1図(I)に示
されるような断面が7字形状の分離溝2a、@面逆台形
状の幅広の分離溝2bを形成する。断面逆台形状の幅広
の分′H溝2bは、ウェーハ主表面にほぼ平行な平坦底
面を有し、開孔部の巾Wと深さTの比W/Tは2〜3で
ある。
上記のエツチングマスクは、通常、単結晶シリコンウェ
ーハの一方の面を1100〜1200℃にfi酸化し、
シリコン酸化膜(140〜1.5μm)を形成し、この
上に所定のパターンの7オトレジスト膜を形成し、シリ
コン酸化膜を選択的に除去した後の残部が用いられる。
ーハの一方の面を1100〜1200℃にfi酸化し、
シリコン酸化膜(140〜1.5μm)を形成し、この
上に所定のパターンの7オトレジスト膜を形成し、シリ
コン酸化膜を選択的に除去した後の残部が用いられる。
さらに、分離溝2a、2bを含む全面の上に誘電体絶縁
膜3が形成される。誘電体絶縁II!3は、通常絶縁用
シリコン酸化膜からなり、1100〜1200℃程度の
再加熱によって生成する。この膜厚は2〜5μm程度で
ある。
膜3が形成される。誘電体絶縁II!3は、通常絶縁用
シリコン酸化膜からなり、1100〜1200℃程度の
再加熱によって生成する。この膜厚は2〜5μm程度で
ある。
この誘電体絶縁膜3の上には、第1図(II)に示すよ
うな多結晶シリコン層支持体層4が形成され分離溝2a
、2bは完全に埋没される。多結晶シリコン層支持体層
4は気相反応によって成長形成され、その成膜速度は2
.5〜5μm/+in、より好ましくは3〜4.5μm
/linである。この値が2.5μm /min未満で
あると前述したように、断面逆台形状の分離溝2bが埋
没される箇所に空隙部が発生してしまい、また5μm/
linをこえると基板にソリが生じてしまうという不都
合かある。気相反応に用いられる原料ガスとしては、水
素ガスとS iHx C,!! (x=o〜4の
−x 整数の何れか一つ)で示されるシリコン化合物、例えば
、S I Cj 、H8I Cj 、S i H4
、H2S I Cj 2のいずれか1種以上の混合ガス
が用いられる。
うな多結晶シリコン層支持体層4が形成され分離溝2a
、2bは完全に埋没される。多結晶シリコン層支持体層
4は気相反応によって成長形成され、その成膜速度は2
.5〜5μm/+in、より好ましくは3〜4.5μm
/linである。この値が2.5μm /min未満で
あると前述したように、断面逆台形状の分離溝2bが埋
没される箇所に空隙部が発生してしまい、また5μm/
linをこえると基板にソリが生じてしまうという不都
合かある。気相反応に用いられる原料ガスとしては、水
素ガスとS iHx C,!! (x=o〜4の
−x 整数の何れか一つ)で示されるシリコン化合物、例えば
、S I Cj 、H8I Cj 、S i H4
、H2S I Cj 2のいずれか1種以上の混合ガス
が用いられる。
シリコン化合物の濃度は1〜5■01%、より好ましく
は2〜3VOI%である。この値が1■01%未満であ
ると、上記の成膜速度の下限値未満となるため空隙部が
発生し、また5■01%をこえると上記成膜速度の上限
値をこえ、上記と同様に空隙部が発生し、さらには基板
にソリが生じてしまう。
は2〜3VOI%である。この値が1■01%未満であ
ると、上記の成膜速度の下限値未満となるため空隙部が
発生し、また5■01%をこえると上記成膜速度の上限
値をこえ、上記と同様に空隙部が発生し、さらには基板
にソリが生じてしまう。
析出のための基板の反応温度は1100〜1280℃と
することが好ましい、この範囲をはずれると上述したよ
うに本願所望の多結晶シリコンが析出できない。
することが好ましい、この範囲をはずれると上述したよ
うに本願所望の多結晶シリコンが析出できない。
このように形成された多結晶シリコン層支持体層4の厚
さは通常300〜500μm程度である。
さは通常300〜500μm程度である。
通常最初のシリコン単結晶基板の厚さにほぼ等しい、そ
の後、さらに単結晶シリコンウェーハ1の他方の主表面
側を上記分離溝に達するまで研磨ないしエツチングで除
去することによって第1図(I[[)に示すように単結
晶シリコンの個々の島に分離形成することができる。な
お、多結晶シリコン層支持体層4の上には、さらに公知
の種々の屑を積層してもよい。
の後、さらに単結晶シリコンウェーハ1の他方の主表面
側を上記分離溝に達するまで研磨ないしエツチングで除
去することによって第1図(I[[)に示すように単結
晶シリコンの個々の島に分離形成することができる。な
お、多結晶シリコン層支持体層4の上には、さらに公知
の種々の屑を積層してもよい。
本発明の製造方法をさらに詳細に説明するため以下に具
体的実験例を示す。
体的実験例を示す。
尺1週
面方位(100)、直径1100n、厚さ500μm、
比抵抗10Ω口のn型単結晶シリコンウェーハ1の一主
表面を熱酸化してS 102膜を形成し、S iO2W
Aをホトエツチングで選択的に除去し、残部をエツチン
グマスクにして分離溝を形成する。その後全面に誘電体
絶縁膜3として3μm厚のシリコン酸化膜(S l 0
2 )を再び加熱生成させる。分M泊は第1図(I)に
示されるようにV字形状の溝2aおよび逆台形状のfi
2bの2種頚作製した。1字形状の溝2aの幅は57μ
m、深さは40μmとし、逆台形状のfi2bの底およ
び上面の幅はそれぞれ100μm、43μm、深さは4
0μmとした。分離溝の斜面は(111)面あるいはこ
れに近い面が現われる0次いで気相反応炉中で、以下の
成膜条件のもとに多結晶シリコン層支持体層4を誘電体
絶縁[3上に形成しな。
比抵抗10Ω口のn型単結晶シリコンウェーハ1の一主
表面を熱酸化してS 102膜を形成し、S iO2W
Aをホトエツチングで選択的に除去し、残部をエツチン
グマスクにして分離溝を形成する。その後全面に誘電体
絶縁膜3として3μm厚のシリコン酸化膜(S l 0
2 )を再び加熱生成させる。分M泊は第1図(I)に
示されるようにV字形状の溝2aおよび逆台形状のfi
2bの2種頚作製した。1字形状の溝2aの幅は57μ
m、深さは40μmとし、逆台形状のfi2bの底およ
び上面の幅はそれぞれ100μm、43μm、深さは4
0μmとした。分離溝の斜面は(111)面あるいはこ
れに近い面が現われる0次いで気相反応炉中で、以下の
成膜条件のもとに多結晶シリコン層支持体層4を誘電体
絶縁[3上に形成しな。
原料ガス:H2+H81C,g3
(H3i Cj 3濃度は2.8vo1%)反応温度:
1170℃ 成膜速度: 3.2μm/flin 原料ガス:H2+H2S1C12 (H2s ici 2濃度は3.5vo1%)反応温度
:1220℃ 成膜速度: 3 、1 μm/lin 条 3 () 原料ガス: H2+HS i Cj 3(H3iCj3
1度は6.0VO1%)反応温度:1150℃ 成膜速度=6μm/nin 成 4 原料ガス:H2+H3iCJ3 (H3i CJI 3濃度は2.0VO1%)反応温度
:1100℃ 成膜速度:2μm/Ilin このように種々の成膜条件で多結晶シリコン層支持体層
4を500μm厚さに形成した後に、単結晶シリコンウ
ェーへの他方の主表面を所定の位置まで研磨し、単結晶
シリコンの個々の島に分離した。このようにして得られ
た種々のサンプルについて以下の評価を行った。
1170℃ 成膜速度: 3.2μm/flin 原料ガス:H2+H2S1C12 (H2s ici 2濃度は3.5vo1%)反応温度
:1220℃ 成膜速度: 3 、1 μm/lin 条 3 () 原料ガス: H2+HS i Cj 3(H3iCj3
1度は6.0VO1%)反応温度:1150℃ 成膜速度=6μm/nin 成 4 原料ガス:H2+H3iCJ3 (H3i CJI 3濃度は2.0VO1%)反応温度
:1100℃ 成膜速度:2μm/Ilin このように種々の成膜条件で多結晶シリコン層支持体層
4を500μm厚さに形成した後に、単結晶シリコンウ
ェーへの他方の主表面を所定の位置まで研磨し、単結晶
シリコンの個々の島に分離した。このようにして得られ
た種々のサンプルについて以下の評価を行った。
(1)分離溝表面(多結晶露出7El)に発生した空隙
部の有無を顕ff1fiで観察し、確認しな、結果を以
下の表に示す。
部の有無を顕ff1fiで観察し、確認しな、結果を以
下の表に示す。
本発明の成膜条件1および2によるサンプルについては
、第2図に示されるように空隙部を発生させることなく
逆台形分離溝、2bを多結晶シリコン層で埋没させるこ
とができた。
、第2図に示されるように空隙部を発生させることなく
逆台形分離溝、2bを多結晶シリコン層で埋没させるこ
とができた。
なお、成膜条件3で行なったサンプルについては、空隙
部の発生以外にさらに基板のソリの発生も確認された。
部の発生以外にさらに基板のソリの発生も確認された。
以上、本発明の具体的実験例により本発明の効果は明ら
かである。
かである。
すなわち、多結晶シリコン層支持体層4を所定の成膜条
件で形成することによって、単結晶シリコンウェーハの
一方の面に、例えば逆台形状の分離溝、特に開孔部巾と
深さの比が2〜3である分離溝を形成した場合であって
も、第2図に示されるように分離溝の凹部に空隙部を発
生させることなく埋没させることができる。
件で形成することによって、単結晶シリコンウェーハの
一方の面に、例えば逆台形状の分離溝、特に開孔部巾と
深さの比が2〜3である分離溝を形成した場合であって
も、第2図に示されるように分離溝の凹部に空隙部を発
生させることなく埋没させることができる。
これにより、シリコン単結晶を島状領域に分離した際、
露出多結晶面に凹みが生じることがなくなるなめ、集積
回路製造工程でかかる誘電体分離基板が各種の処理を受
ける際、チップの破壊の原因も発生せず、また不純物を
捕捉して集積回路基盤として著しい不利益を受けること
もない。
露出多結晶面に凹みが生じることがなくなるなめ、集積
回路製造工程でかかる誘電体分離基板が各種の処理を受
ける際、チップの破壊の原因も発生せず、また不純物を
捕捉して集積回路基盤として著しい不利益を受けること
もない。
第1図は、本発明の誘電体分離基板の製造方法を説明す
るための各工程での基板断面図、第2図は、本発明の効
果を具体的に示した基板部分断面図、第3図は、従来の
誘電体分離基板の製造方法を説明するための各工程での
基板断面図および第4図は従来の製造方法の問題点を説
明するための基板部分断面図を示したものである。 1・・・シリコンウェーハ、2a・・・V字形状分離溝
、2b・・・逆台形状分離溝、3・・・誘電体絶縁膜、
4・・・多結晶シリコン層支持体層。 出願人代理人 石 川 泰 男第1図 第 2 図
るための各工程での基板断面図、第2図は、本発明の効
果を具体的に示した基板部分断面図、第3図は、従来の
誘電体分離基板の製造方法を説明するための各工程での
基板断面図および第4図は従来の製造方法の問題点を説
明するための基板部分断面図を示したものである。 1・・・シリコンウェーハ、2a・・・V字形状分離溝
、2b・・・逆台形状分離溝、3・・・誘電体絶縁膜、
4・・・多結晶シリコン層支持体層。 出願人代理人 石 川 泰 男第1図 第 2 図
Claims (1)
- {100}面を主表面とするシリコン単結晶ウェーハの
一方の主表面を部分的に除去して、少なくとも該主表面
に平行な平坦底面を有する開孔部巾と深さの比が2乃至
3倍の分離溝を形成し、該分離溝部分を含めて、前面に
誘電体絶縁膜を設け、この上に多結晶シリコン層支持体
層を気相成長させ、更に他の主表面側を上記分離溝に達
するまで除去し、シリコン単結晶島領域を分離形成する
に際し、上記多結晶シリコン層支持体層の成膜速度を反
応温度1100〜1280℃において2.5〜5μm/
minの範囲に選定することを特徴とする誘電体分離基
板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1459888A JPH01191440A (ja) | 1988-01-27 | 1988-01-27 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1459888A JPH01191440A (ja) | 1988-01-27 | 1988-01-27 | 誘電体分離基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01191440A true JPH01191440A (ja) | 1989-08-01 |
Family
ID=11865624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1459888A Pending JPH01191440A (ja) | 1988-01-27 | 1988-01-27 | 誘電体分離基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01191440A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61198744A (ja) * | 1984-12-13 | 1986-09-03 | エイ・ティ・アンド・ティ・コーポレーション | デバイスの製造方法 |
-
1988
- 1988-01-27 JP JP1459888A patent/JPH01191440A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61198744A (ja) * | 1984-12-13 | 1986-09-03 | エイ・ティ・アンド・ティ・コーポレーション | デバイスの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5690736A (en) | Method of forming crystal | |
US5320907A (en) | Crystal article and method for forming same | |
US5634973A (en) | Low temperature selective growth of silicon or silicon alloys | |
US3698947A (en) | Process for forming monocrystalline and poly | |
JP2670453B2 (ja) | 結晶の形成方法 | |
EP0486066B1 (en) | Method for forming crystal article | |
JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
JPH01191440A (ja) | 誘電体分離基板の製造方法 | |
JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
JPS6047239B2 (ja) | 単結晶シリコン薄膜の製造方法 | |
JPH0480922A (ja) | 結晶物品の形成方法 | |
US8536027B2 (en) | Method for making a semi-conducting substrate located on an insulation layer | |
JPS60193324A (ja) | 半導体基板の製造方法 | |
JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 | |
JP2527016B2 (ja) | 半導体膜の製造方法 | |
JPH06244275A (ja) | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 | |
JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
JPH05136060A (ja) | 結晶薄膜の形成方法 | |
JP2527015B2 (ja) | 半導体膜の製造方法 | |
JPS6226182B2 (ja) | ||
KR20080062508A (ko) | 절연체 위에 단결정 실리콘층을 성장시키는 방법 및 이를이용한 soi 기판의 제조 방법 | |
JP2683005B2 (ja) | 誘電体分離基板の製造方法 | |
JPH0669024B2 (ja) | 半導体装置の製造方法 |