JPH0117266B2 - - Google Patents
Info
- Publication number
- JPH0117266B2 JPH0117266B2 JP55176237A JP17623780A JPH0117266B2 JP H0117266 B2 JPH0117266 B2 JP H0117266B2 JP 55176237 A JP55176237 A JP 55176237A JP 17623780 A JP17623780 A JP 17623780A JP H0117266 B2 JPH0117266 B2 JP H0117266B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thyristor
- region
- gate
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、主サイリスタと、これを駆動する駆
動用サイリスタとを共通の基板上に設けてなる複
合サイリスタに関するものである。
動用サイリスタとを共通の基板上に設けてなる複
合サイリスタに関するものである。
本発明において対象とするサイリスタには、光
駆動のサイリスタ及びゲートターンオフサイリス
タが含まれる。
駆動のサイリスタ及びゲートターンオフサイリス
タが含まれる。
この種の複合サイリスタ又は光駆動サイリスタ
として第1図〜第5図のような構造のものが知ら
れている。
として第1図〜第5図のような構造のものが知ら
れている。
第1図は光駆動サイリスタを例示するものであ
つて、第1のベース層となるシリコン等のN型半
導体基板2の片面にアノード層となるP層1を形
成し、又反対側の面に、N層2をコレクタとする
駆動用光トランジスタのベース層となるP層3及
びその中にエミツタ層となるN層4を形成すると
ともに、主サイリスタ部の第2のベース層となる
P層5及びその中に形成したカソード層となるN
層6とを設けている。駆動用光トランジスタのエ
ミツタ即ちN層4はワイヤ7を介して主サイリス
タのゲート即ちP層5に電気的に接続され、複合
サイリスタとしてのゲート端子Gは駆動用光トラ
ンジスタのベース即ちP層3から導出され、カソ
ード端子Kは主サイリスタのカソード即ちN層6
から導出され、アノード端子Aは両者に共通にP
層1から導出されている。
つて、第1のベース層となるシリコン等のN型半
導体基板2の片面にアノード層となるP層1を形
成し、又反対側の面に、N層2をコレクタとする
駆動用光トランジスタのベース層となるP層3及
びその中にエミツタ層となるN層4を形成すると
ともに、主サイリスタ部の第2のベース層となる
P層5及びその中に形成したカソード層となるN
層6とを設けている。駆動用光トランジスタのエ
ミツタ即ちN層4はワイヤ7を介して主サイリス
タのゲート即ちP層5に電気的に接続され、複合
サイリスタとしてのゲート端子Gは駆動用光トラ
ンジスタのベース即ちP層3から導出され、カソ
ード端子Kは主サイリスタのカソード即ちN層6
から導出され、アノード端子Aは両者に共通にP
層1から導出されている。
〔発明が解決しようとする問題点〕
この第1図のサイリスタでは、光トランジスタ
部分の光感度を良くするためにはベース層即ちP
層3を薄くしなければならず、そのため、この光
トランジスタ部分の耐圧が低くなり、高耐圧用に
は不適である。
部分の光感度を良くするためにはベース層即ちP
層3を薄くしなければならず、そのため、この光
トランジスタ部分の耐圧が低くなり、高耐圧用に
は不適である。
第2図及び第3図のサイリスタは、光感度を上
げるためにサイリスタのP型ベース層5の一部を
薄くした単一素子からなるサイリスタであるが、
感度は多少良くなるとは言つてもなお不満足であ
る。第4図のサイリスタはカソード端子Kを導出
するN+層6の一部を薄くしているが、これでも
所望の感度を得ることは難しい。
げるためにサイリスタのP型ベース層5の一部を
薄くした単一素子からなるサイリスタであるが、
感度は多少良くなるとは言つてもなお不満足であ
る。第4図のサイリスタはカソード端子Kを導出
するN+層6の一部を薄くしているが、これでも
所望の感度を得ることは難しい。
最後に第5図は、補助光サイリスタを主サイリ
スタの駆動用として構成したもので、共通のP層
1及びN層2の上に、補助光サイリスタのゲート
層となるP層3と、主サイリスタのゲート層とな
るP層5とを並設し、各P層3,5の中にそれぞ
れカソード層となるN層4,6を形成している。
主サイリスタのカソード及びゲートと補助光サイ
リスタのカソード及びゲートとの間に所定の結線
を施して複合サイリスタが構成されている。しか
し、この第5図のサイリスタも高感度にする程、
耐電圧が低下するという欠点がある。
スタの駆動用として構成したもので、共通のP層
1及びN層2の上に、補助光サイリスタのゲート
層となるP層3と、主サイリスタのゲート層とな
るP層5とを並設し、各P層3,5の中にそれぞ
れカソード層となるN層4,6を形成している。
主サイリスタのカソード及びゲートと補助光サイ
リスタのカソード及びゲートとの間に所定の結線
を施して複合サイリスタが構成されている。しか
し、この第5図のサイリスタも高感度にする程、
耐電圧が低下するという欠点がある。
本発明の目的は上述の欠点を除去し、より高耐
電圧で高感度の光サイリスタ及び高いオフゲイン
特性のサイリスタを提供することにある。
電圧で高感度の光サイリスタ及び高いオフゲイン
特性のサイリスタを提供することにある。
この目的を達成するために本発明は、主サイリ
スタ及び駆動用サイリスタのうちのいずれか一方
のサイリスタのゲート層を他方のサイリスタのゲ
ート層よりも薄く形成し、この薄くしたゲート層
に対向して、そのゲート層のアノード側に隣接す
るゲート層とは異なる一導電型の層内に、この層
の導電型とは異なる他導電型の層を格子状又は網
目状に形成するとともに前記駆動用から主サイリ
スタへ電流が流れるように結線したことを特徴と
するものである。
スタ及び駆動用サイリスタのうちのいずれか一方
のサイリスタのゲート層を他方のサイリスタのゲ
ート層よりも薄く形成し、この薄くしたゲート層
に対向して、そのゲート層のアノード側に隣接す
るゲート層とは異なる一導電型の層内に、この層
の導電型とは異なる他導電型の層を格子状又は網
目状に形成するとともに前記駆動用から主サイリ
スタへ電流が流れるように結線したことを特徴と
するものである。
本発明はこのように構成することにより、第6
図に示すように受光部となる駆動用光サイリスタ
のゲート即ちP領域16及び(又は)カソード即
ちN+領域18を薄くして受光感度を高くしても、
N-層14,12の中に格子状又は網目状にP層
13が形成されているため、このP層13と、P
層13の格子又は網目の間に介在するN-層12,
14とにより形成されるPN接合が逆バイアス状
態(サイリスタとしては順方向バイアス状態)に
あるときN-層中にその電圧値に応じて空乏層が
拡がり、その結果或る電圧以上で前記格子間の
N-層12,14はピンチオフ状態となる。この
ピンチオフする電圧値よりも受光部となる光サイ
リスタの順方向降伏電圧を高めに設計しておくこ
とにより、N-層がピンチオフ前の電圧では主サ
イリスタ部のP層15及びN-層14からなるPN
接合部で耐圧を負担し、更に電圧が上昇してN-
層12,14がピンチオフされると、これよりも
高い電圧は、このN-層14,12とP層13,
15で電圧を分担するので、P層13,15と
N-層14,12との間にPN接合部の降伏電圧ま
でこの複合サイリスタの耐圧を高めることが可能
となる。本発明により、受光部のP層16及び
(又は)N+層18を薄くし、さらに、P層13を
設けることにより、従来100V程度の順方向耐圧
しかなかつたものを1000V以上の順方向耐圧にま
で高めることが可能になる。
図に示すように受光部となる駆動用光サイリスタ
のゲート即ちP領域16及び(又は)カソード即
ちN+領域18を薄くして受光感度を高くしても、
N-層14,12の中に格子状又は網目状にP層
13が形成されているため、このP層13と、P
層13の格子又は網目の間に介在するN-層12,
14とにより形成されるPN接合が逆バイアス状
態(サイリスタとしては順方向バイアス状態)に
あるときN-層中にその電圧値に応じて空乏層が
拡がり、その結果或る電圧以上で前記格子間の
N-層12,14はピンチオフ状態となる。この
ピンチオフする電圧値よりも受光部となる光サイ
リスタの順方向降伏電圧を高めに設計しておくこ
とにより、N-層がピンチオフ前の電圧では主サ
イリスタ部のP層15及びN-層14からなるPN
接合部で耐圧を負担し、更に電圧が上昇してN-
層12,14がピンチオフされると、これよりも
高い電圧は、このN-層14,12とP層13,
15で電圧を分担するので、P層13,15と
N-層14,12との間にPN接合部の降伏電圧ま
でこの複合サイリスタの耐圧を高めることが可能
となる。本発明により、受光部のP層16及び
(又は)N+層18を薄くし、さらに、P層13を
設けることにより、従来100V程度の順方向耐圧
しかなかつたものを1000V以上の順方向耐圧にま
で高めることが可能になる。
第6図は本発明による複合サイリスタ部の一実
施例を示すものである。ベース層となるシリコン
等のN-型半導体基板12の片面にアノード層と
なるP+層11を形成し、又、反対側の面に格子
状又は網目状にP層13を形成している。基板1
2上には更にP層13を覆うように基板12と同
一導電型のN-層14をエピタキシヤル等により
形成する。このN-層14の上には、周辺部に主
サイリスタ部第1のゲート領域となるP領域15
を拡散プロセスにより周辺部のP層13と結合す
るように形成し、中央部にP領域15よりも薄い
駆動用光サイリスタの第2のゲート領域となるP
領域16を形成する。P領域15,16の中には
それぞれのサイリスタのカソード即ちそれぞれ対
応して第1、第2のカソード領域となるN+領域
17,18を形成する。しかる後、P+層11か
らアノード端子Aを導出し、P領域16から必要
に応じてゲート端子Gを導出し、更にN+層17
からカソード端子Kを導出する。又、N+領域1
8とP領域15との間はワイヤ19により直接接
続しておく。
施例を示すものである。ベース層となるシリコン
等のN-型半導体基板12の片面にアノード層と
なるP+層11を形成し、又、反対側の面に格子
状又は網目状にP層13を形成している。基板1
2上には更にP層13を覆うように基板12と同
一導電型のN-層14をエピタキシヤル等により
形成する。このN-層14の上には、周辺部に主
サイリスタ部第1のゲート領域となるP領域15
を拡散プロセスにより周辺部のP層13と結合す
るように形成し、中央部にP領域15よりも薄い
駆動用光サイリスタの第2のゲート領域となるP
領域16を形成する。P領域15,16の中には
それぞれのサイリスタのカソード即ちそれぞれ対
応して第1、第2のカソード領域となるN+領域
17,18を形成する。しかる後、P+層11か
らアノード端子Aを導出し、P領域16から必要
に応じてゲート端子Gを導出し、更にN+層17
からカソード端子Kを導出する。又、N+領域1
8とP領域15との間はワイヤ19により直接接
続しておく。
このようにして形成した複合サイリスタはその
P層16に光が照射される前はN-層14、P層
15間のPn接合に大部分の逆バイアスがかかり、
格子状P層13の間のN-層12,14は空乏層
によつてピンチオフされる。一方、P層16に光
が照射されるとN+層18、P層16、N-層14
がフオトトランジスタの原理で導通するためN+
層18とN-層14との電位差は非常に小さくな
る。さらに、N+層18とP層15の間はワイヤ
19で接続されてほぼ同電位であるからN-層1
4とP層15とほぼ短絡状態となる。したがつ
て、N-層14とP層15間のPn接合には逆バイ
アスがかからなくなり、ピンチオフ状態が解消さ
れるので、格子状P層13の間のN-層12,1
4を通つて電流が流れるようになる。
P層16に光が照射される前はN-層14、P層
15間のPn接合に大部分の逆バイアスがかかり、
格子状P層13の間のN-層12,14は空乏層
によつてピンチオフされる。一方、P層16に光
が照射されるとN+層18、P層16、N-層14
がフオトトランジスタの原理で導通するためN+
層18とN-層14との電位差は非常に小さくな
る。さらに、N+層18とP層15の間はワイヤ
19で接続されてほぼ同電位であるからN-層1
4とP層15とほぼ短絡状態となる。したがつ
て、N-層14とP層15間のPn接合には逆バイ
アスがかからなくなり、ピンチオフ状態が解消さ
れるので、格子状P層13の間のN-層12,1
4を通つて電流が流れるようになる。
つまりN+層18、P層16、N-層14、N-
層12及びP+層11で構成される駆動用サイリ
スタ部が導通して電流が流れるようになり、続い
てN+層17、P層15、N-層12及びP+層11
で構成される主サイリスタ部のゲートを構成する
P層15に駆動用サイリスタの導通電流が主サイ
リスタ部のゲート電流としてワイヤ19を経て流
れ込み、主サイリスタ部が導通するようになる。
層12及びP+層11で構成される駆動用サイリ
スタ部が導通して電流が流れるようになり、続い
てN+層17、P層15、N-層12及びP+層11
で構成される主サイリスタ部のゲートを構成する
P層15に駆動用サイリスタの導通電流が主サイ
リスタ部のゲート電流としてワイヤ19を経て流
れ込み、主サイリスタ部が導通するようになる。
以上述べたように本発明によれば、駆動用光サ
イリスタ部のアノード側に隣接したベース領域
N-層12,14中に格子状又は網目状に、この
ベース領域とは反対の導電型のP層13を形成
し、かつ受光部のゲートとなるP領域16及びカ
ソードとなるN+領域18を薄くして高感度にし
たために、一般には順方向耐電圧が低下するとこ
ろ、前記のようなP層13の格子間のN-層が逆
バイアスによる空乏層の拡がりによりピンチオフ
されることが可能となり、その結果ピンチオフ電
圧以上の電圧をP層13,15とN-層12,1
4間のPN接合で負担することが可能となる。従
つて、高耐圧の光サイリスタが製作可能となり、
これと主サイリスタとの結合によつて高感度、高
耐圧、大容量の複合光サイリスタの製作も可能と
なる。又、N-層中に形成されたP層13により、
受光部のdv/dtによる誤点弧も弱められるとい
う付加的利点がある。即ち、アノード・カソード
間に大きなdv/dtが印加されても、N-層中に形
成されたPN接合のコンデンサ作用によつてその
dv/dtが弱められ、受光部のPゲート領域16
が薄く横方向抵抗が大きくなつてもdv/dt耐量
が向上するのである。
イリスタ部のアノード側に隣接したベース領域
N-層12,14中に格子状又は網目状に、この
ベース領域とは反対の導電型のP層13を形成
し、かつ受光部のゲートとなるP領域16及びカ
ソードとなるN+領域18を薄くして高感度にし
たために、一般には順方向耐電圧が低下するとこ
ろ、前記のようなP層13の格子間のN-層が逆
バイアスによる空乏層の拡がりによりピンチオフ
されることが可能となり、その結果ピンチオフ電
圧以上の電圧をP層13,15とN-層12,1
4間のPN接合で負担することが可能となる。従
つて、高耐圧の光サイリスタが製作可能となり、
これと主サイリスタとの結合によつて高感度、高
耐圧、大容量の複合光サイリスタの製作も可能と
なる。又、N-層中に形成されたP層13により、
受光部のdv/dtによる誤点弧も弱められるとい
う付加的利点がある。即ち、アノード・カソード
間に大きなdv/dtが印加されても、N-層中に形
成されたPN接合のコンデンサ作用によつてその
dv/dtが弱められ、受光部のPゲート領域16
が薄く横方向抵抗が大きくなつてもdv/dt耐量
が向上するのである。
第6図の実施例に基づいて行つた以上の説明
は、受光部即ち駆動用サイリスタ部を高感度とし
た複合サイリスタについての説明であるが、第7
図に示すように、電流増幅率の大きいN+PN-層
から形成されるサイリスタ部を主サイリスタとす
ることも可能である。
は、受光部即ち駆動用サイリスタ部を高感度とし
た複合サイリスタについての説明であるが、第7
図に示すように、電流増幅率の大きいN+PN-層
から形成されるサイリスタ部を主サイリスタとす
ることも可能である。
第7図の実施例は、電気回路図的には第6図の
ものと同様であるが、構造的に主サイリスタと駆
動用光サイリスタの配置を交換したものに相当す
るものである。即ち、この実施例では、主サイリ
スタのゲートとなるP領域15を薄くしてN-層
14上の中央部に形成し、その周辺部に駆動用光
サイリスタのゲートとなるP領域16を形成して
いる。カソードとなるN+領域17,18はそれ
ぞれP領域15,16の中に形成されている。他
の構成部分は第6図のものと同一である。この場
合は主サイリスタ部のN+PN-部、即ちN+領域1
7、P領域15及びN-層14,12から成る主
サイリスタ部の電流増幅率α1が大きくなることか
ら、サイリスタとしてオフゲインの大きなゲート
ターンオフ・サイリスタの製作が可能となる。今
主サイリスタ部のN+PN-部の電流増幅率α1、同
サイリスタ部のP層15、N-層12,14、P+
層11からなるPN-P+層の電流増幅率α2とすれ
ば、一般に知られているオフゲインの理論式か
ら、α1が大きく、α2が小さいということはオフゲ
インを大きくすることになるからである。従来の
ゲートターンオフ・サイリスタではα1を大きくす
るためにP領域を薄くすると順方向耐電圧が低下
するので、或る程度以上にα1を大きくすることは
不可能であり、従つて、一般に高耐圧のものでオ
フゲインを高くすることは不可能であつた。しか
し、本発明により、第7図の構成とすることによ
り、高耐圧で高いオフゲインのゲートターンオ
フ・サイリスタの製作が可能となる。
ものと同様であるが、構造的に主サイリスタと駆
動用光サイリスタの配置を交換したものに相当す
るものである。即ち、この実施例では、主サイリ
スタのゲートとなるP領域15を薄くしてN-層
14上の中央部に形成し、その周辺部に駆動用光
サイリスタのゲートとなるP領域16を形成して
いる。カソードとなるN+領域17,18はそれ
ぞれP領域15,16の中に形成されている。他
の構成部分は第6図のものと同一である。この場
合は主サイリスタ部のN+PN-部、即ちN+領域1
7、P領域15及びN-層14,12から成る主
サイリスタ部の電流増幅率α1が大きくなることか
ら、サイリスタとしてオフゲインの大きなゲート
ターンオフ・サイリスタの製作が可能となる。今
主サイリスタ部のN+PN-部の電流増幅率α1、同
サイリスタ部のP層15、N-層12,14、P+
層11からなるPN-P+層の電流増幅率α2とすれ
ば、一般に知られているオフゲインの理論式か
ら、α1が大きく、α2が小さいということはオフゲ
インを大きくすることになるからである。従来の
ゲートターンオフ・サイリスタではα1を大きくす
るためにP領域を薄くすると順方向耐電圧が低下
するので、或る程度以上にα1を大きくすることは
不可能であり、従つて、一般に高耐圧のものでオ
フゲインを高くすることは不可能であつた。しか
し、本発明により、第7図の構成とすることによ
り、高耐圧で高いオフゲインのゲートターンオ
フ・サイリスタの製作が可能となる。
以上の説明はすべてPゲート型のサイリスタを
例示して行つたが、本発明はNゲート型のサイリ
スタにも適用可能である。その場合、前述の実施
例における導電型Pの代わりにNを、又Nの代わ
りにPを用いればよい。もちろん、P型のベース
層中にN層を格子状又は網目状にして配置する構
造となる。
例示して行つたが、本発明はNゲート型のサイリ
スタにも適用可能である。その場合、前述の実施
例における導電型Pの代わりにNを、又Nの代わ
りにPを用いればよい。もちろん、P型のベース
層中にN層を格子状又は網目状にして配置する構
造となる。
〔発明の効果〕
以上述べたように本発明によれば、主サイリス
タ部と駆動用サイリスタ部のうちの一方のゲート
領域を薄く形成し、このゲート領域に隣接する異
なる導電型のベース層中に、このベース層とは異
なる導電型の層を格子状又は網目状に形成して配
置することにより、高感度で高耐圧の複合サイリ
スタを提供することができる。
タ部と駆動用サイリスタ部のうちの一方のゲート
領域を薄く形成し、このゲート領域に隣接する異
なる導電型のベース層中に、このベース層とは異
なる導電型の層を格子状又は網目状に形成して配
置することにより、高感度で高耐圧の複合サイリ
スタを提供することができる。
第1図、第2図、第3図、第4図及び第5図は
それぞれ公知のサイリスタの縦断面図、第6図及
び第7図はそれぞれ本発明による複合サイリスタ
の異なる実施例を示す縦断面図である。 11……P+層、12,14……N-層、13…
…格子状又は網目状のP層、15,16……P領
域、17,18……N+領域、A……アノード端
子、K……カソード端子、G……ゲート端子。
それぞれ公知のサイリスタの縦断面図、第6図及
び第7図はそれぞれ本発明による複合サイリスタ
の異なる実施例を示す縦断面図である。 11……P+層、12,14……N-層、13…
…格子状又は網目状のP層、15,16……P領
域、17,18……N+領域、A……アノード端
子、K……カソード端子、G……ゲート端子。
Claims (1)
- 1 一導電型のアノード層と、このアノード層に
隣接する他導電型のベース層とを備え、このベー
ス層内に表面から形成される一導電型の第1ゲー
ト領域と、この領域内に表面から形成される他導
電型の第1のカソード領域とからなるサイリスタ
部を形成し、さらに前記ベース層内に前記第1ゲ
ート領域とは別個で、その厚さがより薄い一導電
型の第2ゲート領域と、この領域内に前記第1の
カソード領域と同様に形成される第2のカソード
領域とからなる異なるサイリスタ部を形成し、さ
らにまた、前記ベース層内には前記第2ゲート領
域とはその下方にて対向するように配置され、か
つ前記第1ゲート領域に結合される格子状又は網
目状の一導電型の層を有し、前記アノード層表面
からはアノード端子が導出され、前記第1及び第
2のカソード領域のいずれかにはカソード端子、
第1及び第2ゲート領域のいずれかにはゲート端
子がそれぞれ導出されるものにおいて、ゲート端
子を導出した駆動用サイリスタ部のカソード領域
と、カソード端子を導出した主サイリスタ部のゲ
ート領域とを結線したことを特徴とする複合サイ
リスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55176237A JPS5799773A (en) | 1980-12-13 | 1980-12-13 | Composite thyristor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55176237A JPS5799773A (en) | 1980-12-13 | 1980-12-13 | Composite thyristor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5799773A JPS5799773A (en) | 1982-06-21 |
JPH0117266B2 true JPH0117266B2 (ja) | 1989-03-29 |
Family
ID=16010028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55176237A Granted JPS5799773A (en) | 1980-12-13 | 1980-12-13 | Composite thyristor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5799773A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594074A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | ゲ−トタ−ンオフサイリスタ装置 |
JPS59211271A (ja) * | 1983-05-17 | 1984-11-30 | Toshiba Corp | 半導体装置 |
JPS61141179A (ja) * | 1984-12-13 | 1986-06-28 | Mitsuteru Kimura | タ−ン・オフ・サイリスタ |
-
1980
- 1980-12-13 JP JP55176237A patent/JPS5799773A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5799773A (en) | 1982-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59214254A (ja) | 高出力mosfet | |
US3748546A (en) | Photosensitive device and array | |
US4786959A (en) | Gate turn-off thyristor | |
JPS6358376B2 (ja) | ||
JPH0156531B2 (ja) | ||
JPH0138381B2 (ja) | ||
KR840005931A (ko) | 게이트 턴 오프다이리스터(gate turn-off dhyristort) | |
JPH0117266B2 (ja) | ||
US3631307A (en) | Semiconductor structures having improved high-frequency response and power dissipation capabilities | |
JP3297087B2 (ja) | 高耐圧半導体装置 | |
JPH08236762A (ja) | 逆阻止型半導体装置及びその製造方法 | |
JPS584828B2 (ja) | 増幅ゲ−ト形サイリスタ | |
US5047824A (en) | Reverse conducting gate turn-off thyristor | |
JPS6257250A (ja) | 半導体装置 | |
JPH05226643A (ja) | ターンオフ可能なパワー半導体素子 | |
JPS6018148B2 (ja) | 半導体記憶装置の製造方法 | |
JPS5880866A (ja) | 双方向半導体スイツチ | |
JPH0548083A (ja) | 電力用半導体素子 | |
JP4078895B2 (ja) | 半導体装置 | |
JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
JPH01295460A (ja) | 半導体装置 | |
JPS6050067B2 (ja) | 静電誘導形逆導通サイリスタ | |
JP2515017B2 (ja) | サイリスタ | |
JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
JPS61232671A (ja) | 逆導通gtoサイリスタ |