JPH0117258B2 - - Google Patents
Info
- Publication number
- JPH0117258B2 JPH0117258B2 JP58007306A JP730683A JPH0117258B2 JP H0117258 B2 JPH0117258 B2 JP H0117258B2 JP 58007306 A JP58007306 A JP 58007306A JP 730683 A JP730683 A JP 730683A JP H0117258 B2 JPH0117258 B2 JP H0117258B2
- Authority
- JP
- Japan
- Prior art keywords
- cap
- thermal expansion
- silicon carbide
- substrate
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 53
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 28
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000007789 sealing Methods 0.000 claims description 13
- 239000005394 sealing glass Substances 0.000 claims description 12
- 238000001816 cooling Methods 0.000 claims description 11
- 229910052790 beryllium Inorganic materials 0.000 claims description 7
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 7
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052863 mullite Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052845 zircon Inorganic materials 0.000 claims description 4
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 4
- 150000001573 beryllium compounds Chemical class 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims 2
- 239000000919 ceramic Substances 0.000 description 31
- 239000011521 glass Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 18
- 239000010410 layer Substances 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 9
- 230000008646 thermal stress Effects 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- -1 cap Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は集積回路パツケージに係り、特にセラ
ミツクスパツケージ部材の熱膨張係数の整合と熱
放散性に特徴のある集積回路パツケージに関す
る。 セラミツクス系の絶縁基板、キヤツプおよび封
止材からなるパツケージによつて気密に囲われた
小室内に、半導体素子並びに外部から導入された
リード片の端部と両者を電気的に接続したワイヤ
とを収容した構造になる集積回路パツケージ（パ
ツケージされた集積回路製品を指す）は、今日広
く使われている。 そのようなセラミツクスのパツケージを用いた
際の難点として、半導体素子に生じた熱の放散特
性が極めて悪いという問題が指摘される。このこ
とは、半導体素子の大容量化、高集積化および小
型化を図るうえで、大きな障害となつている。従
つて、集積回路パツケージにおいて、半導体素子
をとりつける絶縁基板に使われるセラミツクスに
は、電気絶縁性とともに優れた熱伝導性を有する
ことが要求される。また、基板用材料としては、
熱膨張係数がケイ素半導体のそれに近似するこ
と、大きな機械的強度を有することなどの条件を
満すことも望まれる。 現在、これらの条件にある程度かなう絶縁基板
材料として、アルミナ焼結体が使用されている。
しかし、その熱伝導率は低く0.05cal／cm・ｓ・
℃ほどである。従つて、アルミナ焼結体は、半導
体素子の熱放散特性の観点からは、好ましい材料
ではない。他方、セラミツク・パツケージを用い
ながら半導体素子の熱放散特性を構造面から改善
する提案として、第１図に示すように、絶縁基板
４を貫通してパツケージの外部に延びる銅スタツ
ド３１の上に、半導体素子１を取り付ける方法が
知られている。基板４、キヤツプ５および封止材
６からなるパツケージ内において、半導体素子１
は銅スタツド３１に、両者間の熱膨張の差に起因
する応力を緩和するためにモリブデン製支持板３
２を介して接着され、該素子１は、基板４上に接
着されたリード片３の端部にボンデイングワイヤ
２によつて電気的に接続されている。半導体素子
１に発生した熱は支持板３２、銅スタツド３１を
経てパツケージ外に伝わり、さらに、冷却フイン
９によつて放散される。このような構造にあつて
は、半導体素子１から冷却フイン９に至る伝熱路
が全て、熱伝導性に優れた金属から成るので、高
い熱放散特性をもつ集積回路パツケージが得られ
る。 しかし反面、この方式には(1)部品点数が増加
し、構造が複雑であるために組立て工数が多くな
ること、(2)銅、モリブテンなど比重の大きい部品
を使用するために製品が重くなり、プリント配線
板等への取付けが面倒になることなどの欠点があ
る。 このような状況を打開すべく、本発明者らは種
種研究を進め、既述の条件にそつて従来に勝る高
い熱伝導率とケイ素に近似した熱膨張係数を有す
る炭化ケイ素質セラミツクスを開発し、それを絶
縁基板に適用して、熱放散特性の良好な集積回路
パツケージの製作を可能にした（出願番号56−
195986）。 しかし、該炭化ケイ素質基板の適用に関する検
討の進行に伴い、該基板に従来のアルミナセラミ
ツクス製キヤツプを組合せたとき、それらを接着
封止したガラス層に亀裂が生ずるという問題が起
つた。これは炭化ケイ素質セラミツクスとアルミ
ナセラミツクスとの熱膨張の差に起因する。 本発明はそれらの知見に基づき、キヤツプ材料
の熱膨張係数を限定することによつて前記の提案
と補完し、熱放散特性に優れるとともに、一層高
い安定性と信頼性を有する集積回路パツケージを
提供することを目的にしている。すなわちその特
徴は、炭化ケイ素質絶縁基板、キヤツプおよび封
止ガラスによつて気密に囲われた小室内に、該基
板上に載置された半導体素子と該室外から導入さ
れたリード片の端部およびそれらを電気的に接続
するワイヤが収容されてなる集積回路パツケージ
において、キヤツプが熱膨張係数（20〜55）×
10-7／℃を有する材料からなることである。 さらに、本発明においては、封止材として熱膨
張係数（30〜55）×10-7／℃を有するガラス特に、
実際的には（40〜55）10-7／℃の熱膨張係数をも
つガラスが適応される。 本発明において、半導体素子がとり付けられる
絶縁基板は、ベリリウムおよびベリリウム化合物
のうちから選ばれた少なくとも１種をベリリウム
量にして0.05―５重量％含み炭化ケイ素を主成分
とする実質的に炭化ケイ素質セラミツクスであつ
て、かつ、理論密度の90％以上の相対密度を有す
る焼結体によつて構成されている。その熱膨張係
数は（35〜40）×10-7／℃であつてケイ素の熱膨
張係数値に近く、また、その熱伝導率は0.2cal／
cm・ｓ・℃以上である。この熱伝導率0.2cal／
cm・ｓ・℃という値は、炭化ケイ素質セラミツク
スが焼結によつて作られる場合に、電気絶縁性
（抵抗率107Ω・cm以上）と熱膨張係数とに悪影響
を与えることなく、良好な再現性をもつて得られ
る熱伝導率の下限を意味し、しかもそれは従来の
アルミナセラミツクス基板の熱伝導率の約４倍の
値である。また、該炭化ケイ素質セラミツクスの
熱膨張係数がケイ素のそれに近いので、半導体素
子が絶縁基板に接着剤層を介してとりつけられた
場合に、両者の熱膨張の差によつて生ずる熱応力
は小さい。従つて、第１図のような応力緩衝材を
基板・素子間に挿入することも要しない。このよ
うな特性をもつセラミツクスを絶縁基板の構成材
料とすることは、本発明において半導体素子の熱
放散性を高める基礎的条件である。 その条件のうえにたつて本発明においては、絶
縁基板上の半導体素子や配線等を覆い封入するた
めのキヤツプが、熱膨張係数（20〜55）×10-7／
℃をもつ材料で構成されることが、特徴をなして
いる。そのような材料として、絶縁基板の材料と
同じ炭化ケイ素質セラミツクス、ムライト質セラ
ミツクス、ジルコン質セラミツクス、窒化ケイ素
質セラミツクスなどが使用できる。前記熱膨張係
数値をもつキヤツプ材を使用すると、従来のアル
ミナセラミツクス（熱膨張係数約65×10-7／℃）
使用に比較して、炭化ケイ素質絶縁基板との間の
膨張差は20〜60％縮減され、従つてそれだけ基
板・キヤツプ間に起り得る熱応力は軽減される。 封止用ガラス材についても、理想的には絶縁基
板に使われた炭化ケイ素質セラミツクスの熱膨張
係数に近い熱膨張係数をもつことが望ましく、そ
の値として（30〜55）×10-7／℃が適当である。
なお、ガラス封止が、絶縁基板上に半導体素子を
接着してのちに行なわれるため、高融点のガラス
は使用に適しない。最高でも500℃以下の温度で
封止可能なガラスが選定されねばならない。 絶縁基板、キヤツプおよび封止材にそれぞれ前
記した特性を有するセラミツクスおよびガラスを
使用することによつて、封止温度から室温までの
冷却においても、また、−55〜＋150℃の間の冷熱
サイクルを反復した際にも、封止部に亀裂を生じ
たり、電気特性に異常を生ずることのない安定性
と、高い信頼性をもち熱放散特性にすぐれた集積
回路パツケージが得られる。 次に、本発明を実施例によつて説明する。 実施例 １ 第２図に本発明の集積回路パツケージの断面を
例示する。同図において炭化ケイ素質セラミツク
スからなる絶縁基板４の一方の面４ａ上の中央部
に半導体素子１が金属ソルダ層７によつて接着さ
れ、同面上に封止ガラス層６によつて接着された
複数個のリード片３の一端３ａと該素子１との間
は、ボンデイングワイヤ２によつて電気的に接続
されている。リード片３の他端３ｂは、基板４の
周縁から外方に延びている。素子１、ボンデイン
グワイヤ２およびリード片３の端部３ａは、絶縁
基板４とキヤツプ５とによつて囲われ、該キヤツ
プ５と基板４およびリード片３との間隙はソルダ
ガラス層６を介して気密に封着されている。 さて、このような構造において、封止に熱膨張
係数（50〜55）×10-7／℃をもつガラスが用いら
れた際に、封止温度から室温までの温度範囲で該
ガラスにかかる最大熱応力が、キヤツプ材の熱膨
張係数に依存してどう変るか、その関係を計算に
より求めた。 この計算はパツケージを中空円板にモデル化
し、要素分割を行ない、３次元軸対称問題用の有
限要素法解析プログラムを用いて行なつたもので
ある。 その結果は第３図に示される。ガラスの強度は
４Kg／mm2程度であるので、熱膨張係数55×10-7／
℃以上のセラミツクスは、ガラスに亀裂を生じ、
キヤツプ材として不適当である。 （20〜55）×10-7／℃の熱膨張係数（α）をも
つ材料として、前記炭化ケイ素質セラミツクス
（α＝（35〜40）×10-7／℃）、ムライト質セラミツ
クス（α＝（43〜55）×10-7／℃）、ジルコン質の
セラミツクス（α＝（30〜40）×10-7／℃）、ある
種の窒化ケイ素質セラミツクス（α＝（20〜35）×
10-7／℃）等が使用される。 ここで絶縁基板に使われた炭化ケイ素質セラミ
ツクスは、ベリリウム量にして0.05〜５重量％の
酸化ベリリウムを含むほかは実質的に炭化ケイ素
からなり、理論密度の90％以上の密度をもつ焼結
体である。それは抵抗率（室温）108Ω・cm以上
の電気絶縁性と、熱伝導率0.2〜0.7cal／cm・ｓ・
℃、曲げ強さ30Kg／mm2以上という特性をもつてい
る。 上記のような材料構成で得られた集積回路パツ
ケージは、リード片とリード片との間で108Ω以
上の絶縁抵抗を有し、封止温度（460℃）〜室温
の冷却時、および−55〜150℃の冷熱サイクル
1000回の試験後も、破損などの事故や電気特性上
の異常を示さなかつた。 実施例 ２ 基本的には実施例１と同様にして集積回路パツ
ケージを作成した。 絶縁基板は、ベリリウム含量の重量％（酸化ベ
リリウム使用）のほかは、炭化ケイ素を不可避的
に混入する不純物からなり、理論密度の98％の密
度を有する焼結体で形成された炭化ケイ素質セラ
ミツクスで作られた。その特性として、比重約
3.2、抵抗率1013Ω・cm（室温）、熱膨張係数（25
〜300℃）35×10-7／℃前後、熱伝導率0.6cal／
cm・ｓ・℃、曲げ強さ45Kg／mm2前後の値が得られ
た。 キヤツプは、熱膨張係数45×10-7／℃をもつム
ライト質セラミツクスから作成された。 上記絶縁基板とキヤツプに対し、種々の熱膨張
係数をもつガラスが封止に用いられたときに、ガ
ラスにかかる最大熱応力とその熱膨張係数との関
係を、実施例２の第３図の場合と同様にして、求
めた。結果は第４図に示されるとおりである。 ガラスの熱膨張係数が55×10-7／℃を越える
と、ガラスは過大な応力をうけて亀裂する。一
方、熱膨張係数55×10-7／℃未満のガラスは、小
さな熱応力を受けるにすぎない。しかし、30×
10-7／℃以下熱膨張係数をもち、しかも封止用と
して望まれるような低融点のガラスは得られない
ので、実質的には実施されない。したがつて、
（30〜55）×10-7／℃の熱膨張をもつガラスが望ま
しい。 前記された絶縁基板とキヤツプおよび熱膨張係
数（45〜48）×10-7／℃、封止温度450〜460℃の
封止用ガラスを用いて、集積回路パツケージが作
成された。 該集積回路パツケージは、リード片間の絶縁抵
抗108Ω以上、半導体素子と絶縁基板の表面との
間の熱抵抗12.5℃／Ｗの特性値を与えた。また、
該パツケージは−55〜150℃間の冷熱サイクルを
100回受けた後にも、破損などの事故や電気特性
上の異常を起さなかつた。 実施例 ３ 実施例１に記された集積回路パツケージにおい
て、第５図に示されるように、アルミニウムなど
の金属からなる冷却フイン９が絶縁基板４接着層
１０に取付けられた。該フイン９は、熱伝導性フ
イラで充填されたエポキシ樹脂系またはシリコー
ン樹脂系接着剤によつて接着されることが、好ま
しい。また、フインは、炭化ケイ素質絶縁基板の
所望に従いメタライズされた部分に半田で接着さ
れることも可能である。このような構成において
は、半導体素子と外気雰囲気との間の熱抵抗は
9.3℃／Ｗになり、実施例２における12.5℃／Ｗ
よりも、さらに低減された。この値は、従来の集
積回路パツケージ（第１図参照）の熱抵抗約11.5
℃／Ｗに比べ、約20％低い。 さらに、変型例として、基板とフインとが炭化
ケイ素質セラミツクスで一体に製作されることが
でき、その適用によつて集積回路パツケージの熱
抵抗は5.1℃／Ｗに低減可能であつた。また、該
集積回路パツケージは−55〜150℃の冷熱サイク
ル100回の試験を受けた後も、破損などの事故や
電気特性の異常を来さなかつた。 実施例 ４ 本発明の集積回路パツケージの構造は、前記実
施例によつて限定されない。各種の変り型が可能
である。その例（断面）を第６図および第７図に
示す。箱形に成形された絶縁基板４の内側底面の
中央部に、メタライズ層８を介して半導体素子１
が接着されている。リード片３は、ボンデイング
ワイヤ２によつて一端を半導体素子１に電気的に
接続され、他方の絶縁基板内面に沿い立上り基板
周縁に引出された端に、ソルダー層７によりリー
ドフレーム１１と接着される。そして、該基板４
の開口部に蓋状のキヤツプ５がはめ込まれ、基
板・キヤツプまたはリード片間の隙間はガラス６
をもつて封止される。 絶縁基板はベリリウムを0.05〜５重量％含む炭
化ケイ素質セラミツクスで、キヤツプは熱膨張係
数45×10-7／℃を有するムライト質セラミツクス
でそれぞれ作成された。また、封止には熱膨張係
数47×10-7／℃、封止温度460℃を有するガラス
が用いられた。 製作された集積回路パツケージは、−55〜150℃
の冷熱サイクル100回の試験に耐え、破損や電気
特性の異常を起さなかつた。 比較実験例 第１表に示すように、基板とキヤツプを接着す
る封止ガラスの熱膨張係数の異なるものを用い
て、パツケージを作成した。これを用いて、封止
後のリークテスト（Heガス）および冷熱サイク
ルの比較実験を行つた。結果を第１表に示す。
ミツクスパツケージ部材の熱膨張係数の整合と熱
放散性に特徴のある集積回路パツケージに関す
る。 セラミツクス系の絶縁基板、キヤツプおよび封
止材からなるパツケージによつて気密に囲われた
小室内に、半導体素子並びに外部から導入された
リード片の端部と両者を電気的に接続したワイヤ
とを収容した構造になる集積回路パツケージ（パ
ツケージされた集積回路製品を指す）は、今日広
く使われている。 そのようなセラミツクスのパツケージを用いた
際の難点として、半導体素子に生じた熱の放散特
性が極めて悪いという問題が指摘される。このこ
とは、半導体素子の大容量化、高集積化および小
型化を図るうえで、大きな障害となつている。従
つて、集積回路パツケージにおいて、半導体素子
をとりつける絶縁基板に使われるセラミツクスに
は、電気絶縁性とともに優れた熱伝導性を有する
ことが要求される。また、基板用材料としては、
熱膨張係数がケイ素半導体のそれに近似するこ
と、大きな機械的強度を有することなどの条件を
満すことも望まれる。 現在、これらの条件にある程度かなう絶縁基板
材料として、アルミナ焼結体が使用されている。
しかし、その熱伝導率は低く0.05cal／cm・ｓ・
℃ほどである。従つて、アルミナ焼結体は、半導
体素子の熱放散特性の観点からは、好ましい材料
ではない。他方、セラミツク・パツケージを用い
ながら半導体素子の熱放散特性を構造面から改善
する提案として、第１図に示すように、絶縁基板
４を貫通してパツケージの外部に延びる銅スタツ
ド３１の上に、半導体素子１を取り付ける方法が
知られている。基板４、キヤツプ５および封止材
６からなるパツケージ内において、半導体素子１
は銅スタツド３１に、両者間の熱膨張の差に起因
する応力を緩和するためにモリブデン製支持板３
２を介して接着され、該素子１は、基板４上に接
着されたリード片３の端部にボンデイングワイヤ
２によつて電気的に接続されている。半導体素子
１に発生した熱は支持板３２、銅スタツド３１を
経てパツケージ外に伝わり、さらに、冷却フイン
９によつて放散される。このような構造にあつて
は、半導体素子１から冷却フイン９に至る伝熱路
が全て、熱伝導性に優れた金属から成るので、高
い熱放散特性をもつ集積回路パツケージが得られ
る。 しかし反面、この方式には(1)部品点数が増加
し、構造が複雑であるために組立て工数が多くな
ること、(2)銅、モリブテンなど比重の大きい部品
を使用するために製品が重くなり、プリント配線
板等への取付けが面倒になることなどの欠点があ
る。 このような状況を打開すべく、本発明者らは種
種研究を進め、既述の条件にそつて従来に勝る高
い熱伝導率とケイ素に近似した熱膨張係数を有す
る炭化ケイ素質セラミツクスを開発し、それを絶
縁基板に適用して、熱放散特性の良好な集積回路
パツケージの製作を可能にした（出願番号56−
195986）。 しかし、該炭化ケイ素質基板の適用に関する検
討の進行に伴い、該基板に従来のアルミナセラミ
ツクス製キヤツプを組合せたとき、それらを接着
封止したガラス層に亀裂が生ずるという問題が起
つた。これは炭化ケイ素質セラミツクスとアルミ
ナセラミツクスとの熱膨張の差に起因する。 本発明はそれらの知見に基づき、キヤツプ材料
の熱膨張係数を限定することによつて前記の提案
と補完し、熱放散特性に優れるとともに、一層高
い安定性と信頼性を有する集積回路パツケージを
提供することを目的にしている。すなわちその特
徴は、炭化ケイ素質絶縁基板、キヤツプおよび封
止ガラスによつて気密に囲われた小室内に、該基
板上に載置された半導体素子と該室外から導入さ
れたリード片の端部およびそれらを電気的に接続
するワイヤが収容されてなる集積回路パツケージ
において、キヤツプが熱膨張係数（20〜55）×
10-7／℃を有する材料からなることである。 さらに、本発明においては、封止材として熱膨
張係数（30〜55）×10-7／℃を有するガラス特に、
実際的には（40〜55）10-7／℃の熱膨張係数をも
つガラスが適応される。 本発明において、半導体素子がとり付けられる
絶縁基板は、ベリリウムおよびベリリウム化合物
のうちから選ばれた少なくとも１種をベリリウム
量にして0.05―５重量％含み炭化ケイ素を主成分
とする実質的に炭化ケイ素質セラミツクスであつ
て、かつ、理論密度の90％以上の相対密度を有す
る焼結体によつて構成されている。その熱膨張係
数は（35〜40）×10-7／℃であつてケイ素の熱膨
張係数値に近く、また、その熱伝導率は0.2cal／
cm・ｓ・℃以上である。この熱伝導率0.2cal／
cm・ｓ・℃という値は、炭化ケイ素質セラミツク
スが焼結によつて作られる場合に、電気絶縁性
（抵抗率107Ω・cm以上）と熱膨張係数とに悪影響
を与えることなく、良好な再現性をもつて得られ
る熱伝導率の下限を意味し、しかもそれは従来の
アルミナセラミツクス基板の熱伝導率の約４倍の
値である。また、該炭化ケイ素質セラミツクスの
熱膨張係数がケイ素のそれに近いので、半導体素
子が絶縁基板に接着剤層を介してとりつけられた
場合に、両者の熱膨張の差によつて生ずる熱応力
は小さい。従つて、第１図のような応力緩衝材を
基板・素子間に挿入することも要しない。このよ
うな特性をもつセラミツクスを絶縁基板の構成材
料とすることは、本発明において半導体素子の熱
放散性を高める基礎的条件である。 その条件のうえにたつて本発明においては、絶
縁基板上の半導体素子や配線等を覆い封入するた
めのキヤツプが、熱膨張係数（20〜55）×10-7／
℃をもつ材料で構成されることが、特徴をなして
いる。そのような材料として、絶縁基板の材料と
同じ炭化ケイ素質セラミツクス、ムライト質セラ
ミツクス、ジルコン質セラミツクス、窒化ケイ素
質セラミツクスなどが使用できる。前記熱膨張係
数値をもつキヤツプ材を使用すると、従来のアル
ミナセラミツクス（熱膨張係数約65×10-7／℃）
使用に比較して、炭化ケイ素質絶縁基板との間の
膨張差は20〜60％縮減され、従つてそれだけ基
板・キヤツプ間に起り得る熱応力は軽減される。 封止用ガラス材についても、理想的には絶縁基
板に使われた炭化ケイ素質セラミツクスの熱膨張
係数に近い熱膨張係数をもつことが望ましく、そ
の値として（30〜55）×10-7／℃が適当である。
なお、ガラス封止が、絶縁基板上に半導体素子を
接着してのちに行なわれるため、高融点のガラス
は使用に適しない。最高でも500℃以下の温度で
封止可能なガラスが選定されねばならない。 絶縁基板、キヤツプおよび封止材にそれぞれ前
記した特性を有するセラミツクスおよびガラスを
使用することによつて、封止温度から室温までの
冷却においても、また、−55〜＋150℃の間の冷熱
サイクルを反復した際にも、封止部に亀裂を生じ
たり、電気特性に異常を生ずることのない安定性
と、高い信頼性をもち熱放散特性にすぐれた集積
回路パツケージが得られる。 次に、本発明を実施例によつて説明する。 実施例 １ 第２図に本発明の集積回路パツケージの断面を
例示する。同図において炭化ケイ素質セラミツク
スからなる絶縁基板４の一方の面４ａ上の中央部
に半導体素子１が金属ソルダ層７によつて接着さ
れ、同面上に封止ガラス層６によつて接着された
複数個のリード片３の一端３ａと該素子１との間
は、ボンデイングワイヤ２によつて電気的に接続
されている。リード片３の他端３ｂは、基板４の
周縁から外方に延びている。素子１、ボンデイン
グワイヤ２およびリード片３の端部３ａは、絶縁
基板４とキヤツプ５とによつて囲われ、該キヤツ
プ５と基板４およびリード片３との間隙はソルダ
ガラス層６を介して気密に封着されている。 さて、このような構造において、封止に熱膨張
係数（50〜55）×10-7／℃をもつガラスが用いら
れた際に、封止温度から室温までの温度範囲で該
ガラスにかかる最大熱応力が、キヤツプ材の熱膨
張係数に依存してどう変るか、その関係を計算に
より求めた。 この計算はパツケージを中空円板にモデル化
し、要素分割を行ない、３次元軸対称問題用の有
限要素法解析プログラムを用いて行なつたもので
ある。 その結果は第３図に示される。ガラスの強度は
４Kg／mm2程度であるので、熱膨張係数55×10-7／
℃以上のセラミツクスは、ガラスに亀裂を生じ、
キヤツプ材として不適当である。 （20〜55）×10-7／℃の熱膨張係数（α）をも
つ材料として、前記炭化ケイ素質セラミツクス
（α＝（35〜40）×10-7／℃）、ムライト質セラミツ
クス（α＝（43〜55）×10-7／℃）、ジルコン質の
セラミツクス（α＝（30〜40）×10-7／℃）、ある
種の窒化ケイ素質セラミツクス（α＝（20〜35）×
10-7／℃）等が使用される。 ここで絶縁基板に使われた炭化ケイ素質セラミ
ツクスは、ベリリウム量にして0.05〜５重量％の
酸化ベリリウムを含むほかは実質的に炭化ケイ素
からなり、理論密度の90％以上の密度をもつ焼結
体である。それは抵抗率（室温）108Ω・cm以上
の電気絶縁性と、熱伝導率0.2〜0.7cal／cm・ｓ・
℃、曲げ強さ30Kg／mm2以上という特性をもつてい
る。 上記のような材料構成で得られた集積回路パツ
ケージは、リード片とリード片との間で108Ω以
上の絶縁抵抗を有し、封止温度（460℃）〜室温
の冷却時、および−55〜150℃の冷熱サイクル
1000回の試験後も、破損などの事故や電気特性上
の異常を示さなかつた。 実施例 ２ 基本的には実施例１と同様にして集積回路パツ
ケージを作成した。 絶縁基板は、ベリリウム含量の重量％（酸化ベ
リリウム使用）のほかは、炭化ケイ素を不可避的
に混入する不純物からなり、理論密度の98％の密
度を有する焼結体で形成された炭化ケイ素質セラ
ミツクスで作られた。その特性として、比重約
3.2、抵抗率1013Ω・cm（室温）、熱膨張係数（25
〜300℃）35×10-7／℃前後、熱伝導率0.6cal／
cm・ｓ・℃、曲げ強さ45Kg／mm2前後の値が得られ
た。 キヤツプは、熱膨張係数45×10-7／℃をもつム
ライト質セラミツクスから作成された。 上記絶縁基板とキヤツプに対し、種々の熱膨張
係数をもつガラスが封止に用いられたときに、ガ
ラスにかかる最大熱応力とその熱膨張係数との関
係を、実施例２の第３図の場合と同様にして、求
めた。結果は第４図に示されるとおりである。 ガラスの熱膨張係数が55×10-7／℃を越える
と、ガラスは過大な応力をうけて亀裂する。一
方、熱膨張係数55×10-7／℃未満のガラスは、小
さな熱応力を受けるにすぎない。しかし、30×
10-7／℃以下熱膨張係数をもち、しかも封止用と
して望まれるような低融点のガラスは得られない
ので、実質的には実施されない。したがつて、
（30〜55）×10-7／℃の熱膨張をもつガラスが望ま
しい。 前記された絶縁基板とキヤツプおよび熱膨張係
数（45〜48）×10-7／℃、封止温度450〜460℃の
封止用ガラスを用いて、集積回路パツケージが作
成された。 該集積回路パツケージは、リード片間の絶縁抵
抗108Ω以上、半導体素子と絶縁基板の表面との
間の熱抵抗12.5℃／Ｗの特性値を与えた。また、
該パツケージは−55〜150℃間の冷熱サイクルを
100回受けた後にも、破損などの事故や電気特性
上の異常を起さなかつた。 実施例 ３ 実施例１に記された集積回路パツケージにおい
て、第５図に示されるように、アルミニウムなど
の金属からなる冷却フイン９が絶縁基板４接着層
１０に取付けられた。該フイン９は、熱伝導性フ
イラで充填されたエポキシ樹脂系またはシリコー
ン樹脂系接着剤によつて接着されることが、好ま
しい。また、フインは、炭化ケイ素質絶縁基板の
所望に従いメタライズされた部分に半田で接着さ
れることも可能である。このような構成において
は、半導体素子と外気雰囲気との間の熱抵抗は
9.3℃／Ｗになり、実施例２における12.5℃／Ｗ
よりも、さらに低減された。この値は、従来の集
積回路パツケージ（第１図参照）の熱抵抗約11.5
℃／Ｗに比べ、約20％低い。 さらに、変型例として、基板とフインとが炭化
ケイ素質セラミツクスで一体に製作されることが
でき、その適用によつて集積回路パツケージの熱
抵抗は5.1℃／Ｗに低減可能であつた。また、該
集積回路パツケージは−55〜150℃の冷熱サイク
ル100回の試験を受けた後も、破損などの事故や
電気特性の異常を来さなかつた。 実施例 ４ 本発明の集積回路パツケージの構造は、前記実
施例によつて限定されない。各種の変り型が可能
である。その例（断面）を第６図および第７図に
示す。箱形に成形された絶縁基板４の内側底面の
中央部に、メタライズ層８を介して半導体素子１
が接着されている。リード片３は、ボンデイング
ワイヤ２によつて一端を半導体素子１に電気的に
接続され、他方の絶縁基板内面に沿い立上り基板
周縁に引出された端に、ソルダー層７によりリー
ドフレーム１１と接着される。そして、該基板４
の開口部に蓋状のキヤツプ５がはめ込まれ、基
板・キヤツプまたはリード片間の隙間はガラス６
をもつて封止される。 絶縁基板はベリリウムを0.05〜５重量％含む炭
化ケイ素質セラミツクスで、キヤツプは熱膨張係
数45×10-7／℃を有するムライト質セラミツクス
でそれぞれ作成された。また、封止には熱膨張係
数47×10-7／℃、封止温度460℃を有するガラス
が用いられた。 製作された集積回路パツケージは、−55〜150℃
の冷熱サイクル100回の試験に耐え、破損や電気
特性の異常を起さなかつた。 比較実験例 第１表に示すように、基板とキヤツプを接着す
る封止ガラスの熱膨張係数の異なるものを用い
て、パツケージを作成した。これを用いて、封止
後のリークテスト（Heガス）および冷熱サイク
ルの比較実験を行つた。結果を第１表に示す。
【表】
第１表から明らかなように、No.５，６，８〜
11、およびNo.15で示される本発明のパツケージ
は、いずれもリークテストおよび冷熱サイクルに
おいて優れた結果を示し、封止部にクラツク等の
発生がないことを示している。
11、およびNo.15で示される本発明のパツケージ
は、いずれもリークテストおよび冷熱サイクルに
おいて優れた結果を示し、封止部にクラツク等の
発生がないことを示している。
第１図は従来の集積回路パツケージの断面図、
第２、第５、第６および第７図は、本発明の一例
である集積回路パツケージの断面図、第３図はキ
ヤツプ材の熱膨張係数と封止ガラス層に生ずる最
大熱応力との関係を示すグラフ、第４図は封止ガ
ラスの熱膨張係数と該ガラス層に生ずる最大熱応
力との関係を示すグラフである。 １……半導体装置、２……ボンデイングワイ
ヤ、３……リード片、４……絶縁基板、５……キ
ヤツプ、６……封止ガラス、７……金属ソルダー
層、８……メタライズ層、９……冷却フイン、１
０……接着層、１１……リードフレーム、３１…
…銅スタツド、３２……モリブデン製支持板。
第２、第５、第６および第７図は、本発明の一例
である集積回路パツケージの断面図、第３図はキ
ヤツプ材の熱膨張係数と封止ガラス層に生ずる最
大熱応力との関係を示すグラフ、第４図は封止ガ
ラスの熱膨張係数と該ガラス層に生ずる最大熱応
力との関係を示すグラフである。 １……半導体装置、２……ボンデイングワイ
ヤ、３……リード片、４……絶縁基板、５……キ
ヤツプ、６……封止ガラス、７……金属ソルダー
層、８……メタライズ層、９……冷却フイン、１
０……接着層、１１……リードフレーム、３１…
…銅スタツド、３２……モリブデン製支持板。
Claims (1)
- 【特許請求の範囲】 １ 炭化ケイ素質絶縁基板、キヤツプおよび封止
ガラスによつて気密に囲われた小室内に、該基板
上に載置された半導体と該室外から導入されたリ
ード片の端部およびそれらを電気的に接続したワ
イヤが収容されて成る集積回路パツケージにおい
て、 前記炭化ケイ素質絶縁基板が、ベリリウムおよ
びベリリウム化合物の少なくとも１種をベリリウ
ムとして0.05〜５重量％含む実質的に炭化ケイ素
から成る焼結体であつて、理論密度に対する相対
密度90％以上、室温における熱伝導率0.2cal／
cm・ｓ・℃以上、熱膨張係数（35〜40）×10-7／
℃の電気絶縁性基板であり、 前記キヤツプが、熱膨張係数（20〜55）×
10-7／℃のムライト質、炭化ケイ素質、ジルコン
質および窒化ケイ素質から選ばれたセラミツクス
材料で形成されており、 前記基板とキヤツプは、融点500℃以下、熱膨
張係数（30〜55）×10-7／℃である封止ガラスに
より接合封止されており、 前記リード片が、前記基板とキヤツプの接合封
止部を通して前記小室内に挿通されていることを
特徴とする集積回路パツケージ。 ２ 炭化ケイ素質絶縁基板、キヤツプおよび封止
ガラスによつて気密に囲われた小室内に、該基板
上に載置された半導体と該室外から導入されたリ
ード片の端部およびそれらを電気的に接続したワ
イヤが収容されて成る集積回路パツケージにおい
て、 前記炭化ケイ素質絶縁基板が、ベリリウムおよ
びベリリウム化合物の少なくとも１種をベリリウ
ムとして0.05〜５重量％含む実質的に炭化ケイ素
から成る焼結体であつて、理論密度に対する相対
密度90％以上、室温における熱伝導率0.2cal／
cm・ｓ・℃以上、熱膨張係数（35〜40）×10-7／
℃の電気絶縁性基板であり、 前記キヤツプが、熱膨張係数（20〜55）×
10-7／℃のムライト質、炭化ケイ素質、ジルコン
質および窒化ケイ素質から選ばれたセラミツクス
材料で形成されており、 前記基板とキヤツプは、融点500℃以下、熱膨
張係数（30〜55）×10-7／℃である封止ガラスに
より接合封止されており、 前記リード片が、前記基板とキヤツプの接合封
止部を通して前記小室内に挿通されており、 かつ、半導体素子が載置された基板の裏面に冷
却用フインが設けられていることを特徴とする集
積回路パツケージ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007306A JPS59134852A (ja) | 1983-01-21 | 1983-01-21 | 集積回路パツケ−ジ |
| GB08401603A GB2135513B (en) | 1983-01-21 | 1984-01-20 | Packaged integrated circuit device |
| DE19843401984 DE3401984A1 (de) | 1983-01-21 | 1984-01-20 | Verkapselte integrierte schaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007306A JPS59134852A (ja) | 1983-01-21 | 1983-01-21 | 集積回路パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59134852A JPS59134852A (ja) | 1984-08-02 |
| JPH0117258B2 true JPH0117258B2 (ja) | 1989-03-29 |
Family
ID=11662323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58007306A Granted JPS59134852A (ja) | 1983-01-21 | 1983-01-21 | 集積回路パツケ−ジ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS59134852A (ja) |
| DE (1) | DE3401984A1 (ja) |
| GB (1) | GB2135513B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3603912A1 (de) * | 1985-02-09 | 1986-08-14 | Alps Electric Co., Ltd., Tokio/Tokyo | Elektronischer netzwerk-baustein und verfahren zur herstellung desselben |
| US4729010A (en) * | 1985-08-05 | 1988-03-01 | Hitachi, Ltd. | Integrated circuit package with low-thermal expansion lead pieces |
| JPS6247153A (ja) * | 1985-08-27 | 1987-02-28 | Ibiden Co Ltd | 半導体装置 |
| GB2197540B (en) * | 1986-11-12 | 1991-04-17 | Murata Manufacturing Co | A circuit structure. |
| JP2572823B2 (ja) * | 1988-09-22 | 1997-01-16 | 日本碍子株式会社 | セラミック接合体 |
| JPH03194952A (ja) * | 1989-12-22 | 1991-08-26 | Nec Corp | セラミックパッケージ |
| JPH04322452A (ja) * | 1991-04-23 | 1992-11-12 | Mitsubishi Electric Corp | 半導体装置、半導体素子収納容器および半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4954418A (ja) * | 1972-09-27 | 1974-05-27 | ||
| JPS5389664A (en) * | 1977-01-19 | 1978-08-07 | Hitachi Ltd | Package structure of semiconductor device |
| JPS55143042A (en) * | 1979-04-25 | 1980-11-08 | Hitachi Ltd | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3646405A (en) * | 1969-01-08 | 1972-02-29 | Mallory & Co Inc P R | Hermetic seal |
| JPS52116074A (en) * | 1976-03-26 | 1977-09-29 | Hitachi Ltd | Electronic part |
| US4161743A (en) * | 1977-03-28 | 1979-07-17 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat |
| EP0028802B1 (en) * | 1979-11-05 | 1983-08-17 | Hitachi, Ltd. | Electrically insulating substrate and a method of making such a substrate |
-
1983
- 1983-01-21 JP JP58007306A patent/JPS59134852A/ja active Granted
-
1984
- 1984-01-20 GB GB08401603A patent/GB2135513B/en not_active Expired
- 1984-01-20 DE DE19843401984 patent/DE3401984A1/de not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4954418A (ja) * | 1972-09-27 | 1974-05-27 | ||
| JPS5389664A (en) * | 1977-01-19 | 1978-08-07 | Hitachi Ltd | Package structure of semiconductor device |
| JPS55143042A (en) * | 1979-04-25 | 1980-11-08 | Hitachi Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3401984A1 (de) | 1984-07-26 |
| GB8401603D0 (en) | 1984-02-22 |
| GB2135513B (en) | 1987-08-19 |
| GB2135513A (en) | 1984-08-30 |
| JPS59134852A (ja) | 1984-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651192A (en) | Ceramic packaged semiconductor device | |
| US4965660A (en) | Integrated circuit package having heat sink bonded with resinous adhesive | |
| US4517584A (en) | Ceramic packaged semiconductor device | |
| US4897508A (en) | Metal electronic package | |
| US4961106A (en) | Metal packages having improved thermal dissipation | |
| EP0211618B1 (en) | Integrated circuit package | |
| JPH0117258B2 (ja) | ||
| JP4227610B2 (ja) | 放熱基体の製造方法 | |
| JPH0337308B2 (ja) | ||
| US3504096A (en) | Semiconductor device and method | |
| JPS63174339A (ja) | 集積回路チップパッケージおよびその作製方法 | |
| JP3426827B2 (ja) | 半導体装置 | |
| JP2828553B2 (ja) | 半導体装置 | |
| JPS61256746A (ja) | 半導体装置 | |
| JPH0547953A (ja) | 半導体装置用パツケージ | |
| JP2572092Y2 (ja) | 半導体素子パッケージ | |
| JP3850312B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH0548953B2 (ja) | ||
| JP2831219B2 (ja) | 半導体装置 | |
| JP3872391B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP3335657B2 (ja) | 半導体パッケージ | |
| JPS63215057A (ja) | 半導体装置の製造方法 | |
| JP3292609B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004259804A (ja) | 電子部品収納用容器 |