JP2572823B2 - セラミック接合体 - Google Patents

セラミック接合体

Info

Publication number
JP2572823B2
JP2572823B2 JP63236593A JP23659388A JP2572823B2 JP 2572823 B2 JP2572823 B2 JP 2572823B2 JP 63236593 A JP63236593 A JP 63236593A JP 23659388 A JP23659388 A JP 23659388A JP 2572823 B2 JP2572823 B2 JP 2572823B2
Authority
JP
Japan
Prior art keywords
low
temperature fired
insulating substrate
fired insulating
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63236593A
Other languages
English (en)
Other versions
JPH0288471A (ja
Inventor
勇治 梅田
正 小田切
鈴木　　剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP63236593A priority Critical patent/JP2572823B2/ja
Priority to US07/410,128 priority patent/US5138426A/en
Publication of JPH0288471A publication Critical patent/JPH0288471A/ja
Application granted granted Critical
Publication of JP2572823B2 publication Critical patent/JP2572823B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、窒化アルミニウム部材表面に形成されるメ
タライズ層と、1050℃以下で焼結された低温焼成絶縁基
体表面に形成されるメタライズ層とを、高温ろう材を介
して接合するセラミック接合体に関し、特に集積回路用
パッケージに用いて有用なものである。
（従来の技術） 従来、例えば高発熱性の半導体素子を搭載するICパッ
ケージに用いられるパッケージ基板には、高熱伝導性の
窒化アルミニウム（AlN）を使用しているが、AlNは誘電
率が大きくて（ε8.8）、信号伝播性に問題点があっ
た。また焼成温度が高いため、配線導体として例えばタ
ングステン（Ｗ）、モリブデン（Mo）などの高融点金属
を使用する必要があり、これら高融点金属により形成さ
れた導体は比抵抗が高いことから、配線基板の信号伝播
遅延および高密度化等に問題点があった。
このような問題を解消すべく、高熱伝導性の窒化アル
ミニウム部材と、低抵抗率の配線導体（Cu,Ag,Au,Ag−P
d等）を用いることが可能な、低温焼成絶縁基体（例え
ば結晶化ガラスまたはガラス−セラミック複合体等）と
を複合化することが提案されている。
この複合化にあたり、このAlN基板と低温焼成絶縁基
体とを接合する必要があるが、従来ではAlN基板にＷお
よびMoまたは何れか一方のメタライズ層を形成し、低温
焼成材料にも例えば銅ニッケル等のメタライズ層を形成
し、これらAlN基板と低温焼成絶縁基体とをメタライズ
層を介して銀ろう（例えば、72wt％Ag−Cu共晶合金、溶
融温度780℃）等の高温ろう材により接合することで行
っていた。
（発明が解決しようとする課題） しかしながら、従来のように、AlN基板と低温焼成絶
縁基体とをメタライズ層を介して高温ろう材でろう付け
すると、ろう付けによる残留熱応力により、主に抗折強
度の弱い低温焼成絶縁基体側のメタライズ層より剥離又
はそのメタライズ層部分より容易に磁器破壊し、十分な
接合強度が得られないという問題点があった。
この発明の目的は、上記問題点を解消し、接合強度が
十分得られるセラミック接合体を提供することにある。
（課題を解決するための手段） 本発明は、窒化アルミニウム部材表面に形成されるメ
タライズ層と、低温焼成絶縁基体表面に形成されるメタ
ライズ層とを、高温ろう材を介して接合するセラミック
接合体において、 前記低温焼成絶縁基体とその低温焼成絶縁基体の表面
に形成される前記メタライズ層との間に、Cu,Ag,Au,Ag
−Pd,Niから選ばれた１種または２種以上より成る金属
と、前記低温焼成絶縁基体に含まれるガラスとを所定量
含む中間層を設け、前記低温焼成絶縁基体の表面に形成
されるメタライズ層を前記金属を主成分として形成する
ことを特徴とするものである。
（作 用） 本発明では、低温焼成絶縁基体とその低温焼成絶縁基
体の表面に形成されるメタライズ層との間に設けられる
中間層中のガラス成分が、焼成時に低温焼成絶縁基体と
溶け込み合う。この結果、下地の低温焼成絶縁基体との
接合が強固になると共に、中間層中の金属成分がその上
に形成されるメタライズ層とのぬれ性を良好なものとす
る。したがって、ろう付け後の低温焼成絶縁基体とAlN
部材との接合強度をも確固たるものにする。
ここで中間層中の金属以外の組成は上記低温焼成絶縁
基体中に含まれるガラス（結晶化ガラスを含む）以外
に、Al2O3、ZrO2、ムライト、コージェライト、石英な
どが添加されても何らその効果を妨げるものではない。
つまり、金属が添加されることにより、低温焼成絶縁基
体に対してアンカー効果を発揮するものであれば、上記
組成に限定されるものではない。この場合、この中間層
中に含まれる金属が20〜80容積％である場合に、上記の
アンカー効果が最大に発揮され、ろう付け後の接合強度
が十分となる。
AlN部材の熱膨張係数が４〜4.5×10-6/℃であるの
で、これに接合される低温焼成絶縁基体の熱膨張係数を
AlN部材の熱膨張係数に整合させて、ろう付け時の熱応
力低減を図るため、２〜6.5×10-6/℃とするのがよい。
また、AlN部材のMoおよび／またはＷを主成分とする
メタライズ層の形成方法は、後焼付け、または同時焼成
のいずれでもよい。
（実施例） 以下に本発明の実施例を詳細に説明する。
まず、本発明で接合される部材としての低温焼成絶縁
基体について説明する。
低温焼成絶縁基体のガラス組成としては、表１に示す
ようなNo.1,2の種類の低融点ガラスを用意する。
続いて、上記２種類の低融点ガラスにアルミナ粉体、
さらには石英ガラスを以下の表２に示す混合割合で混合
し、No.3,4にて示す低温焼成絶縁基体を得る。
次に、AlN基板と低温焼成絶縁基体との接合する適用
例として、第１図（ａ）に示すようなICパッケージを形
成する例について説明する。このICパッケージは、半導
体素子11が遠されるAlN基板13と、半導体素子11とボン
ディング導体15を介して接続される配線導体が、その内
部に電気的接続が保たれながら形成される低温焼成絶縁
基体17と、低温焼成絶縁基体17に気密封着されるキャッ
プ19と、AlN基板13に取り付けられるリードピン21とか
ら構成される。
このようなICパッケージにおいて、第１図（ｂ）に拡
大詳細図にて示すAlN基板と低温焼成絶縁基体との接合
の具体例についてさらに説明する。
（１） 接合される一方のAlN基板に接合パッドを形成
する。
（ａ） まず、酸化処理により約10μｍ厚のAl2O3層が
形成された、熱伝導率100W/mKのAlN基板13に、固形分と
してMo100重量部、Mn5重量部、Al2O32重量部、SiO25重
量部にエチルセルロース系のバインダーでペースト状に
したMo−Mnペーストを塗布し、最高温度1300℃、露点40
℃の還元性ガス中で焼成して、メタライズ層23を形成し
た。
（ｂ） 焼成されたAlN基板（13）のメタライズ層23に
ニッケルを0.5〜10μｍ厚にて電解めっきを施してNiめ
っき層25を形成する。
（２） 接合される他方側の低温焼成絶縁基体17に接合
パッドを形成する。
（ａ） まず、表２に示すセラミック組成物をドクター
ブレード法によりグリーンシートとして作製する。
（ｂ） このグリーンシート上に中間層27およびメタラ
イズ層29を順次積層する。この場合に、中間層27とし
て、平均粒径１〜３μｍの表２に示すセラミック組成物
に、平均粒径0.5〜２μｍのCuまたはAg−Pdを、以下の
表３に示す混合割合でアクリルバインダおよび溶剤テル
ピネオールとともにトリロールミルにより夫々混合しペ
ースト化する。
さらにメタライズ層29としてCuまたはAg−Pd等の金属
をアクリルバインダおよび溶剤テレピネオールとともに
トリロールミル混合によりペースト化する。次いで、こ
れら中間層27およびメタライズ層29のペーストを各試料
のグリーンシートに順次スクリーン印刷する。これら層
の厚さは、約10μｍであった。
（ｃ） 中間層27およびメタライズ層29が形成されたグ
リーンシートを約900〜1000℃で同時焼成する。ただ
し、Cuを使用した場合には1000℃の窒素雰囲気にて焼成
し、Ag−Pdを使用した場合には920℃の大気雰囲気にて
焼成を行った。
（ｄ） 焼成された低温焼成絶縁基体17のメタライズ層
29にニッケルを0.5〜10μｍ厚にて電解めっきを施してN
iめっき層31を形成する。
（３） このように作製されたAlN基板13と低温焼成絶
縁基体17との夫々の接合パッドを銀28wt％−銅の共晶銀
ろう35を用いて、窒素雰囲気中800℃でろう付けを施
す。
以上のようにして得られたAlN−低温焼成セラミック
接合体の接合強度を調べるために、同様の接合方法にて
試験体を作製し、得られた試験体を相互に水平方向へ0.
5mm/分の速度で引っ張り、剥離したときの強度を測定す
る引張試験を実施した。この結果を表３に記す。表３か
ら分かるように、中間層27における金属組成の合計量が
20〜80容積％であると、約3kg/mm2以上の十分な接合強
度が得られる。また低温焼成絶縁基体17と中間層27およ
びメタライズ層29とを同時焼成しても、低温焼成絶縁基
体17に中間層27およびメタライズ層29を後焼き付けして
もどちらでも十分な接合強度が得られる。
なお、比較のために中間層の形成がなくメタライズ層
のみのものは、ろう付による接合時にメタライズ層より
剥離又はメタライズ層部分近傍の低温焼成絶縁基体より
磁器破壊を生じ、接合強度を測定できなかった。
以上、本発明の実施例について説明したが本発明は上
記実施例に限定されるものではなく、種々に変形、変更
が可能である。
（発明の効果） 以上の詳細な説明から明らかなように、本発明によれ
ば、接合されるべき低温焼成絶縁基体と、この低温焼成
絶縁基体に形成されるメタライズ層との間に金属および
セラミックスを所定量含む中間層を形成したため、AlN
部材とのろう付けの際の加熱による低温焼成絶縁基体の
残留熱応力の低温焼成絶縁基体への影響を緩和し、さら
に低温焼成絶縁基体への中間層のセラミックスの溶け込
みにより接合強度を十分なものにする。
【図面の簡単な説明】
第１図（ａ），（ｂ）は本発明のセラミック接合体の実
施例を示す断面図および一部詳細拡大図である。 11……半導体素子、13……AlN基板 15……ボンディング導体、17……低温焼成絶縁基体 19……キャップ、21……リードピン 23,29……メタライズ層、25,31……Niめっき層 27……中間層、35……Agろう

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】窒化アルミニウム部材表面に形成されるメ
    タライズ層と、低温焼成絶縁基体表面に形成されるメタ
    ライズ層とを、高温ろう材を介して接合するセラミック
    接合体において、 前記低温焼成絶縁基体とその低温焼成絶縁基体の表面に
    形成される前記メタライズ層との間に、Cu,Ag,Au,Ag−P
    d,Niから選ばれた１種または２種以上より成る金属と、
    前記低温焼成絶縁基体に含まれるガラスとを所定量含む
    中間層を設け、前記低温焼成絶縁基体の表面に形成され
    るメタライズ層を前記金属を主成分として形成すること
    を特徴とするセラミック接合体。
  2. 【請求項２】前記中間層中に金属が20〜80容量％含有す
    ることを特徴とする請求項１記載のセラミック接合体。
  3. 【請求項３】前記低温焼成絶縁基体がガラス−セラミッ
    ク複合体または結晶化ガラス体より成ることを特徴とす
    る請求項１記載のセラミック接合体。
  4. 【請求項４】前記低温焼成絶縁基体の熱膨張係数が２〜
    6.5×10-6/℃であることを特徴とする請求項３記載のセ
    ラミック接合体。
JP63236593A 1988-09-22 1988-09-22 セラミック接合体 Expired - Lifetime JP2572823B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63236593A JP2572823B2 (ja) 1988-09-22 1988-09-22 セラミック接合体
US07/410,128 US5138426A (en) 1988-09-22 1989-09-20 Ceramic joined body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63236593A JP2572823B2 (ja) 1988-09-22 1988-09-22 セラミック接合体

Publications (2)

Publication Number Publication Date
JPH0288471A JPH0288471A (ja) 1990-03-28
JP2572823B2 true JP2572823B2 (ja) 1997-01-16

Family

ID=17002943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63236593A Expired - Lifetime JP2572823B2 (ja) 1988-09-22 1988-09-22 セラミック接合体

Country Status (2)

Country Link
US (1) US5138426A (ja)
JP (1) JP2572823B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2745438B2 (ja) * 1990-07-13 1998-04-28 株式会社荏原製作所 加熱用伝熱材料及び発熱体とそれを用いた加熱装置
JP2606115B2 (ja) * 1993-12-27 1997-04-30 日本電気株式会社 半導体実装基板用素子接合パッド
DE19514018C1 (de) * 1995-04-13 1996-11-28 Hoechst Ceram Tec Ag Verfahren zur Herstellung eines metallbeschichteten, metallisierten Substrats aus Aluminiumnitridkeramik und damit erhaltenes metallbeschichtetes Substrat
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
DE19727913A1 (de) * 1997-07-01 1999-01-07 Daimler Benz Ag Keramikgehäuse und Verfahren zu seiner Herstellung
US6699571B1 (en) 2002-03-27 2004-03-02 Morgan Advanced Ceramics, Inc. Devices and methods for mounting components of electronic circuitry
US7821129B2 (en) * 2004-12-08 2010-10-26 Agilent Technologies, Inc. Low cost hermetic ceramic microcircuit package
JP5571646B2 (ja) * 2011-11-16 2014-08-13 日機装株式会社 半導体パッケージ用基板及びその製造方法
JP5612558B2 (ja) * 2011-11-16 2014-10-22 日機装株式会社 半導体パッケージ用基板及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128275A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Package for semiconductor device
JPS5530815A (en) * 1978-08-25 1980-03-04 Toshiba Corp Semiconductor containing vessel
JPS5591145A (en) * 1978-12-28 1980-07-10 Narumi China Corp Production of ceramic package
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板
US4459166A (en) * 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
JPS5992552A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd 半導体装置
JPS59134852A (ja) * 1983-01-21 1984-08-02 Hitachi Ltd 集積回路パツケ−ジ
JPH0679988B2 (ja) * 1984-11-30 1994-10-12 京セラ株式会社 窒化物セラミツク体へのメタライズ方法
JPS6247153A (ja) * 1985-08-27 1987-02-28 Ibiden Co Ltd 半導体装置
JPS6298649A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 半導体装置
JPS62197379A (ja) * 1986-02-20 1987-09-01 株式会社東芝 窒化アルミニウム基板
JPS62290158A (ja) * 1986-06-09 1987-12-17 Ngk Spark Plug Co Ltd 半導体素子塔載部のセラミツクの接合構造
US4882212A (en) * 1986-10-30 1989-11-21 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
US4746583A (en) * 1986-11-21 1988-05-24 Indium Corporation Ceramic combined cover
JPS63136654A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd 半導体装置用パツケ−ジの製造方法
US4963187A (en) * 1987-03-04 1990-10-16 Ngk Spark Plug Co., Ltd. Metallizing paste for circuit board having low thermal expansion coefficient
US4833102A (en) * 1987-03-17 1989-05-23 National Semiconductor Corporation Process of making a ceramic lid for use in a hermetic seal package
JP2652014B2 (ja) * 1987-03-19 1997-09-10 株式会社住友金属エレクトロデバイス 複合セラミック基板
US4796083A (en) * 1987-07-02 1989-01-03 Olin Corporation Semiconductor casing
US4906514A (en) * 1988-11-21 1990-03-06 Corning Incorporated Metallized substrate for electronic device

Also Published As

Publication number Publication date
JPH0288471A (ja) 1990-03-28
US5138426A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
US5041342A (en) Multilayered ceramic substrate fireable in low temperature
JP2602372B2 (ja) メタライズされた構成要素をセラミツク基板にろう付けする方法
JP2952303B2 (ja) 複合型回路装置
JP2572823B2 (ja) セラミック接合体
US4963187A (en) Metallizing paste for circuit board having low thermal expansion coefficient
JPH08181441A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP3610247B2 (ja) 配線基板
JPH09102560A (ja) 低温焼成セラミック基板の外部リードピン接合構造
JP3167796B2 (ja) セラミックス回路基板
JP2004327945A (ja) セラミック電子回路部品
JP2764990B2 (ja) 複合型回路装置及び接合用ペースト
JP2652014B2 (ja) 複合セラミック基板
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JP2670679B2 (ja) メタライズ組成物
JP2000340716A (ja) 配線基板
JP3539571B2 (ja) セラミックス基板と外部金属端子との接合構造
JP2525870B2 (ja) 配線基板
JPH0286188A (ja) 低温焼成セラミック配線基板
JPH11135899A (ja) セラミック回路基板
JP2000312057A (ja) 配線基板およびその製造方法
JPH0723273B2 (ja) 窒化アルミニウム基板のメタライズ方法
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JP3134234B2 (ja) メタライズ基板及びその製造方法
JPH1117344A (ja) 多層配線基板
JPH0477467B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

EXPY Cancellation because of completion of term