JPH01162964A - 複数チャネル制御装置 - Google Patents
複数チャネル制御装置Info
- Publication number
- JPH01162964A JPH01162964A JP32185087A JP32185087A JPH01162964A JP H01162964 A JPH01162964 A JP H01162964A JP 32185087 A JP32185087 A JP 32185087A JP 32185087 A JP32185087 A JP 32185087A JP H01162964 A JPH01162964 A JP H01162964A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- timer
- response
- chp
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims description 28
- 238000012544 monitoring process Methods 0.000 claims description 16
- 108091006146 Channels Proteins 0.000 description 70
- 238000010586 diagram Methods 0.000 description 9
- 230000004913 activation Effects 0.000 description 3
- 102100031077 Calcineurin B homologous protein 3 Human genes 0.000 description 2
- 101000777270 Homo sapiens Calcineurin B homologous protein 3 Proteins 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 101100388291 Arabidopsis thaliana DTX49 gene Proteins 0.000 description 1
- 101100268840 Danio rerio chrna1 gene Proteins 0.000 description 1
- 101150065731 NIC1 gene Proteins 0.000 description 1
- PWHVEHULNLETOV-UHFFFAOYSA-N Nic-1 Natural products C12OC2C2(O)CC=CC(=O)C2(C)C(CCC2=C3)C1C2=CC=C3C(C)C1OC(O)C2(C)OC2(C)C1 PWHVEHULNLETOV-UHFFFAOYSA-N 0.000 description 1
- -1 TM is a timer Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
少なくとも1個のCPUと、複数のチャネルと、CPU
からの指示に従って複数のチャネルの起動を制御するチ
ャネル制御[l装置とからなる計算様システムにおける
複数チャネルυII!l装置に関し、チャネル制御装置
が各チャネルへの入出力操作に要する時間を短縮させ、
システム全体の処理能力を向上させることを目的とし、 少くとも1個の中央制御装置からの指示に従って複数の
チャネルを制御するチャネル制御装置であって、前記チ
ャネル制t11装置内に当該チャネル制師装置がチャネ
ルを起動してから応答を受けるまでの所定時間を予め設
定した少なくとも1つのタイマと、前記タイマがタイム
アツプしたのを受はチャネルからの応答を監視する処理
を行う応答監視手段とを設け、前記タイマがタイムアツ
プするまでは他のチャネルに関する処理を実行可能とす
るように構成する。
からの指示に従って複数のチャネルの起動を制御するチ
ャネル制御[l装置とからなる計算様システムにおける
複数チャネルυII!l装置に関し、チャネル制御装置
が各チャネルへの入出力操作に要する時間を短縮させ、
システム全体の処理能力を向上させることを目的とし、 少くとも1個の中央制御装置からの指示に従って複数の
チャネルを制御するチャネル制御装置であって、前記チ
ャネル制t11装置内に当該チャネル制師装置がチャネ
ルを起動してから応答を受けるまでの所定時間を予め設
定した少なくとも1つのタイマと、前記タイマがタイム
アツプしたのを受はチャネルからの応答を監視する処理
を行う応答監視手段とを設け、前記タイマがタイムアツ
プするまでは他のチャネルに関する処理を実行可能とす
るように構成する。
[産業上の利用分野]
本発明は少なくとも1個の中央制御装置(CPU)と、
複数のチャネルと、CPUからの指示に従って複数のチ
ャネルの起動を制御するチャネル制御装置(CPU)と
からなる計算機システムにおける複数チャネル制御装置
に関する。
複数のチャネルと、CPUからの指示に従って複数のチ
ャネルの起動を制御するチャネル制御装置(CPU)と
からなる計算機システムにおける複数チャネル制御装置
に関する。
[従来の技術]
第5図は本発明が適用される計算機システムの構成概念
図である。図において、11.12.・・・は中央処理
装@(CPtJ)、21.22.・・・、2nはチャネ
ル、3はCPLlll又は12からの指示に従って複数
のチャネルの起動を制@するチャネル制御装置(CHP
) 、41.42.−.4nは各チャネル(CH)21
.22. ・、2nに接続される入出力装置(rlo)
である。
図である。図において、11.12.・・・は中央処理
装@(CPtJ)、21.22.・・・、2nはチャネ
ル、3はCPLlll又は12からの指示に従って複数
のチャネルの起動を制@するチャネル制御装置(CHP
) 、41.42.−.4nは各チャネル(CH)21
.22. ・、2nに接続される入出力装置(rlo)
である。
このような構成の計算機システムにおいて、各チャネル
への入出力操作は次のようにして行われる。即ち、CP
Llll又は12で入出力命令が発行されると、この命
令はCHP3に伝えられ、所定のCHが起動される。C
Hにおいて、入出力命令で指示された操作が可能である
と、CHはCHP3に応答を返し、入出力操作を開始す
る。CHP3はCHからの応答を受けると、これをCP
LJll又は12に伝え、CPUにおける入出力命令を
終了する。C1−1において、CPIJからの入出力命
令に従った入出力操作を終了すると、C!−I P 3
にこれを伝えCPtJに割込みを発生させ、その終了を
報告する。
への入出力操作は次のようにして行われる。即ち、CP
Llll又は12で入出力命令が発行されると、この命
令はCHP3に伝えられ、所定のCHが起動される。C
Hにおいて、入出力命令で指示された操作が可能である
と、CHはCHP3に応答を返し、入出力操作を開始す
る。CHP3はCHからの応答を受けると、これをCP
LJll又は12に伝え、CPUにおける入出力命令を
終了する。C1−1において、CPIJからの入出力命
令に従った入出力操作を終了すると、C!−I P 3
にこれを伝えCPtJに割込みを発生させ、その終了を
報告する。
[発明が解決しようとする問題点]
従来システムはあるCPLJの入出力命令によってCH
PがCHを起動すると、CI−1から応答が返るまで、
或いは無応答と判断されるまでそのCHを監視するよう
に構成されている。
PがCHを起動すると、CI−1から応答が返るまで、
或いは無応答と判断されるまでそのCHを監視するよう
に構成されている。
このため、CHPはCH起動から応答までの時間は、他
のCPUや他のCI−1からCI−I Pに処理要求が
あっても、これを処理することができず、計算機システ
ム全体の処理能力を低下させるという問題点があった。
のCPUや他のCI−1からCI−I Pに処理要求が
あっても、これを処理することができず、計算機システ
ム全体の処理能力を低下させるという問題点があった。
本発明はこのような点に鑑みてなされたものであって、
CHPが各チャネルへの入出力操作に要する時間を短縮
させ、計算機システムの処理能力を向上させることので
きる複数チャネル制御装置を提供することを目的とする
。
CHPが各チャネルへの入出力操作に要する時間を短縮
させ、計算機システムの処理能力を向上させることので
きる複数チャネル制御装置を提供することを目的とする
。
[問題点を解決するための手段]
第1図は本発明の原理ブロック図である。図において、
11,12.・・・CPU、21.22.・・・。
11,12.・・・CPU、21.22.・・・。
2nは複数のチャネル、3は複数のチャネルの制御を行
うチャネル制御装置(、CI−I P >である。
うチャネル制御装置(、CI−I P >である。
チャネル制御装置3において、TMはタイマであり、こ
こには予め予測される応答時間をセットしである。該タ
イマTMとしては既存の技術を用いて作ったどのような
構成のものであってもよい。
こには予め予測される応答時間をセットしである。該タ
イマTMとしては既存の技術を用いて作ったどのような
構成のものであってもよい。
OVMはタイマTMがタイムアツプしたのを受けて該当
チャネルからの応答を監視する処理を行う応答監視手段
である。
チャネルからの応答を監視する処理を行う応答監視手段
である。
[作用]
チャネルIII御装fi(CI−IP>3はCPU11
又は12からの指令を受け、チャネルを起動する際、タ
イマTMをスタートさせ、タイマTMがタイムアツプす
るまでは、起動させたチャネルの監視をせずに他の処理
を行う。タイマがタイムアツプすると、チャネル制御装
置3は他の処理を実行中であってもそれを中断し、応答
監視手段OVMが先に起動したチャネルの監視を行い、
応答に関する処理を行う。このようなシーケンスをとる
ことにより、効率のよいチャネル監視が可能となる。
又は12からの指令を受け、チャネルを起動する際、タ
イマTMをスタートさせ、タイマTMがタイムアツプす
るまでは、起動させたチャネルの監視をせずに他の処理
を行う。タイマがタイムアツプすると、チャネル制御装
置3は他の処理を実行中であってもそれを中断し、応答
監視手段OVMが先に起動したチャネルの監視を行い、
応答に関する処理を行う。このようなシーケンスをとる
ことにより、効率のよいチャネル監視が可能となる。
[実施例1
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第2図は本発明装置の一実施例の構成ブロック図である
。この実施例では2つのチャネル制御装置31.32が
それぞれチャネルCHO−CH31と、CH32〜G)
−163のそれぞれの起動を制御している。50.51
はそれぞれチャネル制御袋ra31.32に結合するメ
モリコントロールユニット(MCLI)で、2つのMC
LI50.51はデータバスBSを介して接続されてい
る。又、各MCLI50.51はCPU10.11と、
CPU12、CPU13にそれぞれ結合している。
。この実施例では2つのチャネル制御装置31.32が
それぞれチャネルCHO−CH31と、CH32〜G)
−163のそれぞれの起動を制御している。50.51
はそれぞれチャネル制御袋ra31.32に結合するメ
モリコントロールユニット(MCLI)で、2つのMC
LI50.51はデータバスBSを介して接続されてい
る。又、各MCLI50.51はCPU10.11と、
CPU12、CPU13にそれぞれ結合している。
各チャネル制御装置31.32内にはチャネルが起動さ
れ、応答を返すまでに必要な時間t1が設定されたタイ
マTM1.TM2と、タイマTMI。
れ、応答を返すまでに必要な時間t1が設定されたタイ
マTM1.TM2と、タイマTMI。
7M2のタイムアツプを受け、各チャネルからの応答監
視を行う応答監視手段OVMが設けである。
視を行う応答監視手段OVMが設けである。
このように構成した装置の動作を説明すれば、以下の通
りである。
りである。
第3図は装置全体の動作の概略を示すタイムチャートで
ある。ここでは、(a)に示すようにCPU10とCP
U11からそれぞれ入出力命令P1、P2が発行される
場合を想定している。この場合、チャネル制御装置(C
HPO)31は入出力命令を受け、担当するチャネルC
HOに対して(b)に示すように起動処理h1を行う。
ある。ここでは、(a)に示すようにCPU10とCP
U11からそれぞれ入出力命令P1、P2が発行される
場合を想定している。この場合、チャネル制御装置(C
HPO)31は入出力命令を受け、担当するチャネルC
HOに対して(b)に示すように起動処理h1を行う。
これによってチャネルCHOは<C)に示すように起動
し、所定の処lNIC1を行う。
し、所定の処lNIC1を行う。
チャネル$り御装置31は、起動処1!I!h iを行
った後は、タイマTM1を(e)に示すようにスタート
させ、チャネルCHOに対する結合を解除する。このた
めに、引続いてCPU11がら発行される入出力命令P
2を(13)に示すように受けることができ、チャネル
制tllBfi31は、この入出力命令P2に従って、
今度は(d )に示すようにチャネルCI−11に対し
て起動処理h2を(図のc2>行う。又、この起動処理
h2を行った後はタイマTM2を([)に示すようにス
タートさせ、チャネ。
った後は、タイマTM1を(e)に示すようにスタート
させ、チャネルCHOに対する結合を解除する。このた
めに、引続いてCPU11がら発行される入出力命令P
2を(13)に示すように受けることができ、チャネル
制tllBfi31は、この入出力命令P2に従って、
今度は(d )に示すようにチャネルCI−11に対し
て起動処理h2を(図のc2>行う。又、この起動処理
h2を行った後はタイマTM2を([)に示すようにス
タートさせ、チャネ。
ルCH1に対する結合を解除する。
タイマTMIが(e )に示すように予め設定したvf
間【1だけ経過すると、タイムアツプし、応答監視手段
OVMはチャネルCl−10からチャネル制a’a装置
31へ応答が返されるのを監視する処理h1’ を開始
する。
間【1だけ経過すると、タイムアツプし、応答監視手段
OVMはチャネルCl−10からチャネル制a’a装置
31へ応答が返されるのを監視する処理h1’ を開始
する。
ここで、チャネルCHOから応答が返されると、チャネ
ル制御装置31は応答監視処理h1’を終了し、CPU
10に割込みをかけ、CPU10はチャネルCHOに対
する入出力命令P1を(a )に示すように終了する。
ル制御装置31は応答監視処理h1’を終了し、CPU
10に割込みをかけ、CPU10はチャネルCHOに対
する入出力命令P1を(a )に示すように終了する。
タイマTM2が(f)に示すように予め設定された時間
【2経過し、タイムアツプした場合も、同様に応答監視
手段OVMは<b )に示すようにチャネルCH1から
チャネル制gA装置31へ応答が返されるのを監視する
処理h2’ を開始する。チャネルCH1から応答が返
されると、応答監視処理h2’ を終了し、CPLll
lに割込みをかけ、CPU11はチャネルCI−IIに
対する入出力命令P2を終了する。
【2経過し、タイムアツプした場合も、同様に応答監視
手段OVMは<b )に示すようにチャネルCH1から
チャネル制gA装置31へ応答が返されるのを監視する
処理h2’ を開始する。チャネルCH1から応答が返
されると、応答監視処理h2’ を終了し、CPLll
lに割込みをかけ、CPU11はチャネルCI−IIに
対する入出力命令P2を終了する。
第4図は第5図従来装置によって同じ入出力P1、P2
を実施する場合の動作を示すタイムチャートである。チ
ャネル制御装置CHPOはチャネルCHOを起動後、そ
こからの応答を監視する処理h1を継続して行っており
、入出力命令P2は入出力命令P1を終了後に受付けら
れ、起動されている。それ故に全体としての処理時間が
第3図に示す本発明装置のものに比べて長くなっている
。
を実施する場合の動作を示すタイムチャートである。チ
ャネル制御装置CHPOはチャネルCHOを起動後、そ
こからの応答を監視する処理h1を継続して行っており
、入出力命令P2は入出力命令P1を終了後に受付けら
れ、起動されている。それ故に全体としての処理時間が
第3図に示す本発明装置のものに比べて長くなっている
。
[発明の効果]
以上詳細に説明したように、本発明によれば、チャネル
を起動後、タイマがタイムアツプするまでは他のチャネ
ルの処理を行うことができ、又、複数のタイマを設けれ
ば複数チャネルの同時処理をも行うことができる。従っ
て、システム全体としての処理能力を向上させることが
できる。
を起動後、タイマがタイムアツプするまでは他のチャネ
ルの処理を行うことができ、又、複数のタイマを設けれ
ば複数チャネルの同時処理をも行うことができる。従っ
て、システム全体としての処理能力を向上させることが
できる。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例の構成ブロック図、第3図は
本発明装置の動作を示すタイムチャート、 第4図は従来装置の動作を示すタイムチャート、第5図
は従来装置の構成ブロック図である。 第1図及び第2図において、 3はチャネル制御I装置、 11.12.・・・はCPLJ。 21.22.・・・2nはチャネル、 TMはタイマ、 OVMは応答監視手段である。 第153 従来幾3■橘戚ブロック図 稍■5 図
本発明装置の動作を示すタイムチャート、 第4図は従来装置の動作を示すタイムチャート、第5図
は従来装置の構成ブロック図である。 第1図及び第2図において、 3はチャネル制御I装置、 11.12.・・・はCPLJ。 21.22.・・・2nはチャネル、 TMはタイマ、 OVMは応答監視手段である。 第153 従来幾3■橘戚ブロック図 稍■5 図
Claims (1)
- 【特許請求の範囲】 少なくとも1個の中央制御装置(CPU11)からの指
示に従つて複数のチャネル(21〜2n)を制御するチ
ャネル制御装置(3)であつて、前記チャネル制御装置
(3)内に当該チャネル制御装置がチャネルを起動して
から応答を受けるまでの所定時間を予め設定した少なく
とも1つのタイマ(TM)と、 前記タイマ(TM)がタイムアップしたのを受けチャネ
ルからの応答を監視する処理を行う応答監視手段(OV
M)とを設け、 前記タイマ(TM)がタイムアップするまでは他のチャ
ネルに関する処理を実行可能とする複数チャネル制御装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32185087A JPH01162964A (ja) | 1987-12-18 | 1987-12-18 | 複数チャネル制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32185087A JPH01162964A (ja) | 1987-12-18 | 1987-12-18 | 複数チャネル制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01162964A true JPH01162964A (ja) | 1989-06-27 |
Family
ID=18137120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32185087A Pending JPH01162964A (ja) | 1987-12-18 | 1987-12-18 | 複数チャネル制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01162964A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109477518A (zh) * | 2016-07-19 | 2019-03-15 | 西门子股份公司 | 主动磁轴承和用于冷却主动磁轴承的方法 |
-
1987
- 1987-12-18 JP JP32185087A patent/JPH01162964A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109477518A (zh) * | 2016-07-19 | 2019-03-15 | 西门子股份公司 | 主动磁轴承和用于冷却主动磁轴承的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5579220A (en) | Method of updating a supplementary automation system | |
JPH01162964A (ja) | 複数チャネル制御装置 | |
EP0077835A1 (en) | Data exchanging method and device | |
JPS60256861A (ja) | 入出力制御方式 | |
JPS5987527A (ja) | 初期プログラムロ−ド方式 | |
JPH02311938A (ja) | 記憶制御装置 | |
JPS6277645A (ja) | ローカルジョブ起動制御方法 | |
JPH04139556A (ja) | リトライ制御方式 | |
JPH02121047A (ja) | 入出力制御方式 | |
JPS6020771B2 (ja) | マイクロ診断方式 | |
JPH0629962A (ja) | 多重伝送方法および装置 | |
JPS59220846A (ja) | 情報処理システムの試験方法 | |
JPS62127946A (ja) | 演算処理装置の試験制御方式 | |
JPH033060A (ja) | 2台の計算機システムにおける自動運転制御方式 | |
JPS62100855A (ja) | Dma転送制御装置 | |
JPH0662080A (ja) | 情報伝送装置の制御方式 | |
JPS62113259A (ja) | デ−タ処理装置 | |
JPH04257954A (ja) | タイムアウト監視処理装置 | |
JPS62204354A (ja) | 入出力命令制御方式 | |
JPH1165914A (ja) | フアイル転送受信待ち制御方式 | |
JPH0830481A (ja) | 競合動作試験方式 | |
JPH0553997A (ja) | マイクロコンピユータ | |
JPH04139555A (ja) | バス中継装置 | |
JPS62106561A (ja) | ステイタス転送処理方式 | |
JPS63116257A (ja) | フアイル制御装置 |