JPH01162964A - 複数チャネル制御装置 - Google Patents
複数チャネル制御装置Info
- Publication number
- JPH01162964A JPH01162964A JP32185087A JP32185087A JPH01162964A JP H01162964 A JPH01162964 A JP H01162964A JP 32185087 A JP32185087 A JP 32185087A JP 32185087 A JP32185087 A JP 32185087A JP H01162964 A JPH01162964 A JP H01162964A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- timer
- response
- chp
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims description 28
- 238000012544 monitoring process Methods 0.000 claims description 16
- 108091006146 Channels Proteins 0.000 description 70
- 238000010586 diagram Methods 0.000 description 9
- 230000004913 activation Effects 0.000 description 3
- 102100031077 Calcineurin B homologous protein 3 Human genes 0.000 description 2
- 101000777270 Homo sapiens Calcineurin B homologous protein 3 Proteins 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 101100388291 Arabidopsis thaliana DTX49 gene Proteins 0.000 description 1
- 101100268840 Danio rerio chrna1 gene Proteins 0.000 description 1
- 101150065731 NIC1 gene Proteins 0.000 description 1
- PWHVEHULNLETOV-UHFFFAOYSA-N Nic-1 Natural products C12OC2C2(O)CC=CC(=O)C2(C)C(CCC2=C3)C1C2=CC=C3C(C)C1OC(O)C2(C)OC2(C)C1 PWHVEHULNLETOV-UHFFFAOYSA-N 0.000 description 1
- -1 TM is a timer Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
少なくとも１個のＣＰＵと、複数のチャネルと、ＣＰＵ
からの指示に従って複数のチャネルの起動を制御するチ
ャネル制御［ｌ装置とからなる計算様システムにおける
複数チャネルυＩＩ！ｌ装置に関し、チャネル制御装置
が各チャネルへの入出力操作に要する時間を短縮させ、
システム全体の処理能力を向上させることを目的とし、 少くとも１個の中央制御装置からの指示に従って複数の
チャネルを制御するチャネル制御装置であって、前記チ
ャネル制ｔ１１装置内に当該チャネル制師装置がチャネ
ルを起動してから応答を受けるまでの所定時間を予め設
定した少なくとも１つのタイマと、前記タイマがタイム
アツプしたのを受はチャネルからの応答を監視する処理
を行う応答監視手段とを設け、前記タイマがタイムアツ
プするまでは他のチャネルに関する処理を実行可能とす
るように構成する。
からの指示に従って複数のチャネルの起動を制御するチ
ャネル制御［ｌ装置とからなる計算様システムにおける
複数チャネルυＩＩ！ｌ装置に関し、チャネル制御装置
が各チャネルへの入出力操作に要する時間を短縮させ、
システム全体の処理能力を向上させることを目的とし、 少くとも１個の中央制御装置からの指示に従って複数の
チャネルを制御するチャネル制御装置であって、前記チ
ャネル制ｔ１１装置内に当該チャネル制師装置がチャネ
ルを起動してから応答を受けるまでの所定時間を予め設
定した少なくとも１つのタイマと、前記タイマがタイム
アツプしたのを受はチャネルからの応答を監視する処理
を行う応答監視手段とを設け、前記タイマがタイムアツ
プするまでは他のチャネルに関する処理を実行可能とす
るように構成する。
［産業上の利用分野］
本発明は少なくとも１個の中央制御装置（ＣＰＵ）と、
複数のチャネルと、ＣＰＵからの指示に従って複数のチ
ャネルの起動を制御するチャネル制御装置（ＣＰＵ）と
からなる計算機システムにおける複数チャネル制御装置
に関する。
複数のチャネルと、ＣＰＵからの指示に従って複数のチ
ャネルの起動を制御するチャネル制御装置（ＣＰＵ）と
からなる計算機システムにおける複数チャネル制御装置
に関する。
［従来の技術］
第５図は本発明が適用される計算機システムの構成概念
図である。図において、１１．１２．・・・は中央処理
装＠（ＣＰｔＪ）、２１．２２．・・・、２ｎはチャネ
ル、３はＣＰＬｌｌｌ又は１２からの指示に従って複数
のチャネルの起動を制＠するチャネル制御装置（ＣＨＰ
） 、４１．４２．−．４ｎは各チャネル（ＣＨ）２１
．２２． ・、２ｎに接続される入出力装置（ｒｌｏ）
である。
図である。図において、１１．１２．・・・は中央処理
装＠（ＣＰｔＪ）、２１．２２．・・・、２ｎはチャネ
ル、３はＣＰＬｌｌｌ又は１２からの指示に従って複数
のチャネルの起動を制＠するチャネル制御装置（ＣＨＰ
） 、４１．４２．−．４ｎは各チャネル（ＣＨ）２１
．２２． ・、２ｎに接続される入出力装置（ｒｌｏ）
である。
このような構成の計算機システムにおいて、各チャネル
への入出力操作は次のようにして行われる。即ち、ＣＰ
Ｌｌｌｌ又は１２で入出力命令が発行されると、この命
令はＣＨＰ３に伝えられ、所定のＣＨが起動される。Ｃ
Ｈにおいて、入出力命令で指示された操作が可能である
と、ＣＨはＣＨＰ３に応答を返し、入出力操作を開始す
る。ＣＨＰ３はＣＨからの応答を受けると、これをＣＰ
ＬＪｌｌ又は１２に伝え、ＣＰＵにおける入出力命令を
終了する。Ｃ１−１において、ＣＰＩＪからの入出力命
令に従った入出力操作を終了すると、Ｃ！−Ｉ Ｐ ３
にこれを伝えＣＰｔＪに割込みを発生させ、その終了を
報告する。
への入出力操作は次のようにして行われる。即ち、ＣＰ
Ｌｌｌｌ又は１２で入出力命令が発行されると、この命
令はＣＨＰ３に伝えられ、所定のＣＨが起動される。Ｃ
Ｈにおいて、入出力命令で指示された操作が可能である
と、ＣＨはＣＨＰ３に応答を返し、入出力操作を開始す
る。ＣＨＰ３はＣＨからの応答を受けると、これをＣＰ
ＬＪｌｌ又は１２に伝え、ＣＰＵにおける入出力命令を
終了する。Ｃ１−１において、ＣＰＩＪからの入出力命
令に従った入出力操作を終了すると、Ｃ！−Ｉ Ｐ ３
にこれを伝えＣＰｔＪに割込みを発生させ、その終了を
報告する。
［発明が解決しようとする問題点］
従来システムはあるＣＰＬＪの入出力命令によってＣＨ
ＰがＣＨを起動すると、ＣＩ−１から応答が返るまで、
或いは無応答と判断されるまでそのＣＨを監視するよう
に構成されている。
ＰがＣＨを起動すると、ＣＩ−１から応答が返るまで、
或いは無応答と判断されるまでそのＣＨを監視するよう
に構成されている。
このため、ＣＨＰはＣＨ起動から応答までの時間は、他
のＣＰＵや他のＣＩ−１からＣＩ−Ｉ Ｐに処理要求が
あっても、これを処理することができず、計算機システ
ム全体の処理能力を低下させるという問題点があった。
のＣＰＵや他のＣＩ−１からＣＩ−Ｉ Ｐに処理要求が
あっても、これを処理することができず、計算機システ
ム全体の処理能力を低下させるという問題点があった。
本発明はこのような点に鑑みてなされたものであって、
ＣＨＰが各チャネルへの入出力操作に要する時間を短縮
させ、計算機システムの処理能力を向上させることので
きる複数チャネル制御装置を提供することを目的とする
。
ＣＨＰが各チャネルへの入出力操作に要する時間を短縮
させ、計算機システムの処理能力を向上させることので
きる複数チャネル制御装置を提供することを目的とする
。
［問題点を解決するための手段］
第１図は本発明の原理ブロック図である。図において、
１１，１２．・・・ＣＰＵ、２１．２２．・・・。
１１，１２．・・・ＣＰＵ、２１．２２．・・・。
２ｎは複数のチャネル、３は複数のチャネルの制御を行
うチャネル制御装置（、ＣＩ−Ｉ Ｐ ＞である。
うチャネル制御装置（、ＣＩ−Ｉ Ｐ ＞である。
チャネル制御装置３において、ＴＭはタイマであり、こ
こには予め予測される応答時間をセットしである。該タ
イマＴＭとしては既存の技術を用いて作ったどのような
構成のものであってもよい。
こには予め予測される応答時間をセットしである。該タ
イマＴＭとしては既存の技術を用いて作ったどのような
構成のものであってもよい。
ＯＶＭはタイマＴＭがタイムアツプしたのを受けて該当
チャネルからの応答を監視する処理を行う応答監視手段
である。
チャネルからの応答を監視する処理を行う応答監視手段
である。
［作用］
チャネルＩＩＩ御装ｆｉ（ＣＩ−ＩＰ＞３はＣＰＵ１１
又は１２からの指令を受け、チャネルを起動する際、タ
イマＴＭをスタートさせ、タイマＴＭがタイムアツプす
るまでは、起動させたチャネルの監視をせずに他の処理
を行う。タイマがタイムアツプすると、チャネル制御装
置３は他の処理を実行中であってもそれを中断し、応答
監視手段ＯＶＭが先に起動したチャネルの監視を行い、
応答に関する処理を行う。このようなシーケンスをとる
ことにより、効率のよいチャネル監視が可能となる。
又は１２からの指令を受け、チャネルを起動する際、タ
イマＴＭをスタートさせ、タイマＴＭがタイムアツプす
るまでは、起動させたチャネルの監視をせずに他の処理
を行う。タイマがタイムアツプすると、チャネル制御装
置３は他の処理を実行中であってもそれを中断し、応答
監視手段ＯＶＭが先に起動したチャネルの監視を行い、
応答に関する処理を行う。このようなシーケンスをとる
ことにより、効率のよいチャネル監視が可能となる。
［実施例１
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図は本発明装置の一実施例の構成ブロック図である
。この実施例では２つのチャネル制御装置３１．３２が
それぞれチャネルＣＨＯ−ＣＨ３１と、ＣＨ３２〜Ｇ）
−１６３のそれぞれの起動を制御している。５０．５１
はそれぞれチャネル制御袋ｒａ３１．３２に結合するメ
モリコントロールユニット（ＭＣＬＩ）で、２つのＭＣ
ＬＩ５０．５１はデータバスＢＳを介して接続されてい
る。又、各ＭＣＬＩ５０．５１はＣＰＵ１０．１１と、
ＣＰＵ１２、ＣＰＵ１３にそれぞれ結合している。
。この実施例では２つのチャネル制御装置３１．３２が
それぞれチャネルＣＨＯ−ＣＨ３１と、ＣＨ３２〜Ｇ）
−１６３のそれぞれの起動を制御している。５０．５１
はそれぞれチャネル制御袋ｒａ３１．３２に結合するメ
モリコントロールユニット（ＭＣＬＩ）で、２つのＭＣ
ＬＩ５０．５１はデータバスＢＳを介して接続されてい
る。又、各ＭＣＬＩ５０．５１はＣＰＵ１０．１１と、
ＣＰＵ１２、ＣＰＵ１３にそれぞれ結合している。
各チャネル制御装置３１．３２内にはチャネルが起動さ
れ、応答を返すまでに必要な時間ｔ１が設定されたタイ
マＴＭ１．ＴＭ２と、タイマＴＭＩ。
れ、応答を返すまでに必要な時間ｔ１が設定されたタイ
マＴＭ１．ＴＭ２と、タイマＴＭＩ。
７Ｍ２のタイムアツプを受け、各チャネルからの応答監
視を行う応答監視手段ＯＶＭが設けである。
視を行う応答監視手段ＯＶＭが設けである。
このように構成した装置の動作を説明すれば、以下の通
りである。
りである。
第３図は装置全体の動作の概略を示すタイムチャートで
ある。ここでは、（ａ）に示すようにＣＰＵ１０とＣＰ
Ｕ１１からそれぞれ入出力命令Ｐ１、Ｐ２が発行される
場合を想定している。この場合、チャネル制御装置（Ｃ
ＨＰＯ）３１は入出力命令を受け、担当するチャネルＣ
ＨＯに対して（ｂ）に示すように起動処理ｈ１を行う。
ある。ここでは、（ａ）に示すようにＣＰＵ１０とＣＰ
Ｕ１１からそれぞれ入出力命令Ｐ１、Ｐ２が発行される
場合を想定している。この場合、チャネル制御装置（Ｃ
ＨＰＯ）３１は入出力命令を受け、担当するチャネルＣ
ＨＯに対して（ｂ）に示すように起動処理ｈ１を行う。
これによってチャネルＣＨＯは＜Ｃ）に示すように起動
し、所定の処ｌＮＩＣ１を行う。
し、所定の処ｌＮＩＣ１を行う。
チャネル＄り御装置３１は、起動処１！Ｉ！ｈ ｉを行
った後は、タイマＴＭ１を（ｅ）に示すようにスタート
させ、チャネルＣＨＯに対する結合を解除する。このた
めに、引続いてＣＰＵ１１がら発行される入出力命令Ｐ
２を（１３）に示すように受けることができ、チャネル
制ｔｌｌＢｆｉ３１は、この入出力命令Ｐ２に従って、
今度は（ｄ ）に示すようにチャネルＣＩ−１１に対し
て起動処理ｈ２を（図のｃ２＞行う。又、この起動処理
ｈ２を行った後はタイマＴＭ２を（［）に示すようにス
タートさせ、チャネ。
った後は、タイマＴＭ１を（ｅ）に示すようにスタート
させ、チャネルＣＨＯに対する結合を解除する。このた
めに、引続いてＣＰＵ１１がら発行される入出力命令Ｐ
２を（１３）に示すように受けることができ、チャネル
制ｔｌｌＢｆｉ３１は、この入出力命令Ｐ２に従って、
今度は（ｄ ）に示すようにチャネルＣＩ−１１に対し
て起動処理ｈ２を（図のｃ２＞行う。又、この起動処理
ｈ２を行った後はタイマＴＭ２を（［）に示すようにス
タートさせ、チャネ。
ルＣＨ１に対する結合を解除する。
タイマＴＭＩが（ｅ ）に示すように予め設定したｖｆ
間【１だけ経過すると、タイムアツプし、応答監視手段
ＯＶＭはチャネルＣｌ−１０からチャネル制ａ’ａ装置
３１へ応答が返されるのを監視する処理ｈ１’ を開始
する。
間【１だけ経過すると、タイムアツプし、応答監視手段
ＯＶＭはチャネルＣｌ−１０からチャネル制ａ’ａ装置
３１へ応答が返されるのを監視する処理ｈ１’ を開始
する。
ここで、チャネルＣＨＯから応答が返されると、チャネ
ル制御装置３１は応答監視処理ｈ１’を終了し、ＣＰＵ
１０に割込みをかけ、ＣＰＵ１０はチャネルＣＨＯに対
する入出力命令Ｐ１を（ａ ）に示すように終了する。
ル制御装置３１は応答監視処理ｈ１’を終了し、ＣＰＵ
１０に割込みをかけ、ＣＰＵ１０はチャネルＣＨＯに対
する入出力命令Ｐ１を（ａ ）に示すように終了する。
タイマＴＭ２が（ｆ）に示すように予め設定された時間
【２経過し、タイムアツプした場合も、同様に応答監視
手段ＯＶＭは＜ｂ ）に示すようにチャネルＣＨ１から
チャネル制ｇＡ装置３１へ応答が返されるのを監視する
処理ｈ２’ を開始する。チャネルＣＨ１から応答が返
されると、応答監視処理ｈ２’ を終了し、ＣＰＬｌｌ
ｌに割込みをかけ、ＣＰＵ１１はチャネルＣＩ−ＩＩに
対する入出力命令Ｐ２を終了する。
【２経過し、タイムアツプした場合も、同様に応答監視
手段ＯＶＭは＜ｂ ）に示すようにチャネルＣＨ１から
チャネル制ｇＡ装置３１へ応答が返されるのを監視する
処理ｈ２’ を開始する。チャネルＣＨ１から応答が返
されると、応答監視処理ｈ２’ を終了し、ＣＰＬｌｌ
ｌに割込みをかけ、ＣＰＵ１１はチャネルＣＩ−ＩＩに
対する入出力命令Ｐ２を終了する。
第４図は第５図従来装置によって同じ入出力Ｐ１、Ｐ２
を実施する場合の動作を示すタイムチャートである。チ
ャネル制御装置ＣＨＰＯはチャネルＣＨＯを起動後、そ
こからの応答を監視する処理ｈ１を継続して行っており
、入出力命令Ｐ２は入出力命令Ｐ１を終了後に受付けら
れ、起動されている。それ故に全体としての処理時間が
第３図に示す本発明装置のものに比べて長くなっている
。
を実施する場合の動作を示すタイムチャートである。チ
ャネル制御装置ＣＨＰＯはチャネルＣＨＯを起動後、そ
こからの応答を監視する処理ｈ１を継続して行っており
、入出力命令Ｐ２は入出力命令Ｐ１を終了後に受付けら
れ、起動されている。それ故に全体としての処理時間が
第３図に示す本発明装置のものに比べて長くなっている
。
［発明の効果］
以上詳細に説明したように、本発明によれば、チャネル
を起動後、タイマがタイムアツプするまでは他のチャネ
ルの処理を行うことができ、又、複数のタイマを設けれ
ば複数チャネルの同時処理をも行うことができる。従っ
て、システム全体としての処理能力を向上させることが
できる。
を起動後、タイマがタイムアツプするまでは他のチャネ
ルの処理を行うことができ、又、複数のタイマを設けれ
ば複数チャネルの同時処理をも行うことができる。従っ
て、システム全体としての処理能力を向上させることが
できる。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例の構成ブロック図、第３図は
本発明装置の動作を示すタイムチャート、 第４図は従来装置の動作を示すタイムチャート、第５図
は従来装置の構成ブロック図である。 第１図及び第２図において、 ３はチャネル制御Ｉ装置、 １１．１２．・・・はＣＰＬＪ。 ２１．２２．・・・２ｎはチャネル、 ＴＭはタイマ、 ＯＶＭは応答監視手段である。 第１５３ 従来幾３■橘戚ブロック図 稍■５ 図
本発明装置の動作を示すタイムチャート、 第４図は従来装置の動作を示すタイムチャート、第５図
は従来装置の構成ブロック図である。 第１図及び第２図において、 ３はチャネル制御Ｉ装置、 １１．１２．・・・はＣＰＬＪ。 ２１．２２．・・・２ｎはチャネル、 ＴＭはタイマ、 ＯＶＭは応答監視手段である。 第１５３ 従来幾３■橘戚ブロック図 稍■５ 図
Claims (1)
- 【特許請求の範囲】 少なくとも１個の中央制御装置（ＣＰＵ１１）からの指
示に従つて複数のチャネル（２１〜２ｎ）を制御するチ
ャネル制御装置（３）であつて、前記チャネル制御装置
（３）内に当該チャネル制御装置がチャネルを起動して
から応答を受けるまでの所定時間を予め設定した少なく
とも１つのタイマ（ＴＭ）と、 前記タイマ（ＴＭ）がタイムアップしたのを受けチャネ
ルからの応答を監視する処理を行う応答監視手段（ＯＶ
Ｍ）とを設け、 前記タイマ（ＴＭ）がタイムアップするまでは他のチャ
ネルに関する処理を実行可能とする複数チャネル制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32185087A JPH01162964A (ja) | 1987-12-18 | 1987-12-18 | 複数チャネル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32185087A JPH01162964A (ja) | 1987-12-18 | 1987-12-18 | 複数チャネル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01162964A true JPH01162964A (ja) | 1989-06-27 |
Family
ID=18137120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32185087A Pending JPH01162964A (ja) | 1987-12-18 | 1987-12-18 | 複数チャネル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01162964A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109477518A (zh) * | 2016-07-19 | 2019-03-15 | 西门子股份公司 | 主动磁轴承和用于冷却主动磁轴承的方法 |
-
1987
- 1987-12-18 JP JP32185087A patent/JPH01162964A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109477518A (zh) * | 2016-07-19 | 2019-03-15 | 西门子股份公司 | 主动磁轴承和用于冷却主动磁轴承的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579220A (en) | Method of updating a supplementary automation system | |
| JPH01162964A (ja) | 複数チャネル制御装置 | |
| EP0077835A1 (en) | Data exchanging method and device | |
| JPS60256861A (ja) | 入出力制御方式 | |
| JPS5987527A (ja) | 初期プログラムロ−ド方式 | |
| JPH02311938A (ja) | 記憶制御装置 | |
| JPS6277645A (ja) | ローカルジョブ起動制御方法 | |
| JPH04139556A (ja) | リトライ制御方式 | |
| JPH02121047A (ja) | 入出力制御方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPH0629962A (ja) | 多重伝送方法および装置 | |
| JPS59220846A (ja) | 情報処理システムの試験方法 | |
| JPS62127946A (ja) | 演算処理装置の試験制御方式 | |
| JPH033060A (ja) | ２台の計算機システムにおける自動運転制御方式 | |
| JPS62100855A (ja) | Ｄｍａ転送制御装置 | |
| JPH0662080A (ja) | 情報伝送装置の制御方式 | |
| JPS62113259A (ja) | デ−タ処理装置 | |
| JPH04257954A (ja) | タイムアウト監視処理装置 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPH1165914A (ja) | フアイル転送受信待ち制御方式 | |
| JPH0830481A (ja) | 競合動作試験方式 | |
| JPH0553997A (ja) | マイクロコンピユータ | |
| JPH04139555A (ja) | バス中継装置 | |
| JPS62106561A (ja) | ステイタス転送処理方式 | |
| JPS63116257A (ja) | フアイル制御装置 |