JPH01161742A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01161742A JPH01161742A JP32032387A JP32032387A JPH01161742A JP H01161742 A JPH01161742 A JP H01161742A JP 32032387 A JP32032387 A JP 32032387A JP 32032387 A JP32032387 A JP 32032387A JP H01161742 A JPH01161742 A JP H01161742A
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- wirings
- bonding
- package base
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000007665 sagging Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置(以下LSIという)の構造に関
する。
する。
従来のLSIは、第7図及び第8図に示すようにLSI
チップ6をパッケージ基体1の凹部に搭載し、段差部7
に設けられているボンディングリード4とLSIチップ
6の入出力パッドとの間をA!ワイヤー5でボンディン
グ接続した後キャップ2をかぶせて構成されていた。な
お、3はボンディングリード4と内部で導通がとられて
いる外部接続用リードである。
チップ6をパッケージ基体1の凹部に搭載し、段差部7
に設けられているボンディングリード4とLSIチップ
6の入出力パッドとの間をA!ワイヤー5でボンディン
グ接続した後キャップ2をかぶせて構成されていた。な
お、3はボンディングリード4と内部で導通がとられて
いる外部接続用リードである。
上述のように従来のLSIは、多くの入出力端子を必要
とするLSIチップでは必要とするボンディングリード
4の数が多くなるので相互のピッチが狭くなってklワ
イヤーのタレなどによりAffワイヤー間で電気的ショ
ートを起こすという問題があった。
とするLSIチップでは必要とするボンディングリード
4の数が多くなるので相互のピッチが狭くなってklワ
イヤーのタレなどによりAffワイヤー間で電気的ショ
ートを起こすという問題があった。
本発明は、パッケージ基体の凹部に半導体チップを搭載
し、凹部の周囲の段差部に設けられたボンディングリー
ドと半導体チップの入出力パッドとの間をワイヤーでボ
ンディングし、パッケージ基体の上部をキャップにより
封止した半導体装置において、段差部の内周端部に突出
部を設けるか、又はボンディングリードの内側端部に突
起を設け、ボンディングワイヤーのタレによる相互接触
を防止するようにしたことを特徴とする。
し、凹部の周囲の段差部に設けられたボンディングリー
ドと半導体チップの入出力パッドとの間をワイヤーでボ
ンディングし、パッケージ基体の上部をキャップにより
封止した半導体装置において、段差部の内周端部に突出
部を設けるか、又はボンディングリードの内側端部に突
起を設け、ボンディングワイヤーのタレによる相互接触
を防止するようにしたことを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第1図は本発明によるLSIの第1の実施例を示す平面
図であり、第2図は第1図のA−A’線部分断面図であ
る。
図であり、第2図は第1図のA−A’線部分断面図であ
る。
第1図及び第2図に示すようにパッケージ基体1の凹部
にLSIチップ6が搭載され、外周の段差部7にはボン
ディングリード4が設けられている。本実施例のボンデ
ィングリード4′は、LSIチップ6側の端部に突起8
が設けられている。
にLSIチップ6が搭載され、外周の段差部7にはボン
ディングリード4が設けられている。本実施例のボンデ
ィングリード4′は、LSIチップ6側の端部に突起8
が設けられている。
Affワイヤー5でLSIチップ6の入出力パッドとボ
ンディングリード4の間を接続しキャップ2で封止する
とLSIが完成する9本実施例ではボンディングリード
4に突起8が設けられているので、AI!ワイヤー5の
ループのタレが防止され、結局隣接するAfクワイヤー
間接触が防止される。このためAI!ワイヤー間の電気
的ショートを防止できる。゛ 第3図は本発明の第2の実施例を示す平面図であり、第
4図は第3図のA−A’線部分断面図で。
ンディングリード4の間を接続しキャップ2で封止する
とLSIが完成する9本実施例ではボンディングリード
4に突起8が設けられているので、AI!ワイヤー5の
ループのタレが防止され、結局隣接するAfクワイヤー
間接触が防止される。このためAI!ワイヤー間の電気
的ショートを防止できる。゛ 第3図は本発明の第2の実施例を示す平面図であり、第
4図は第3図のA−A’線部分断面図で。
ある、第1の実施例ではボンディングリード4の突起部
の形状がフラット状の突起で形成されていたが、この実
施例ではAeワイヤー5のワイヤーボンディング後の軌
跡に合わせるべく、円弧状にした点が異なっている0本
実施例と第1の実施例を比較した場合、ボンディングリ
ード4の突起形状を円弧状にしているため、Aeワイヤ
ー5の異常ループのタレがひどい場合でもカバーできる
利点がある。
の形状がフラット状の突起で形成されていたが、この実
施例ではAeワイヤー5のワイヤーボンディング後の軌
跡に合わせるべく、円弧状にした点が異なっている0本
実施例と第1の実施例を比較した場合、ボンディングリ
ード4の突起形状を円弧状にしているため、Aeワイヤ
ー5の異常ループのタレがひどい場合でもカバーできる
利点がある。
第5図は本発明の第3の実施例を示す平面図であり、第
6図は第5図のA−A’線部分断面図である。上記第1
および第2の実施例ではAffワイヤーのタレを防止す
るためパッケージ基体1の段差部に設けたボンディング
リードに突起を設けていたが、この実施例では段差部7
のLISチップ6側の端部に突出部10を設けている。
6図は第5図のA−A’線部分断面図である。上記第1
および第2の実施例ではAffワイヤーのタレを防止す
るためパッケージ基体1の段差部に設けたボンディング
リードに突起を設けていたが、この実施例では段差部7
のLISチップ6側の端部に突出部10を設けている。
このようにしても第1および第2の実施例同様Afワイ
ヤーのタレを防止できる。なお、この実施例の突出部1
0は角張っているが、丸味のある突出部でもよい。
ヤーのタレを防止できる。なお、この実施例の突出部1
0は角張っているが、丸味のある突出部でもよい。
以上説明したように本発明は、パッケージ基体の段差部
の内側端部に突出部を設けるか、段差部に取り付けたボ
ンディングリードに突起を設けてAfワイヤーのタレを
防止する構造としているのでA2ワイヤー相互間の電気
的ショートを有効に防止できる半導体装置を得ることが
できる。
の内側端部に突出部を設けるか、段差部に取り付けたボ
ンディングリードに突起を設けてAfワイヤーのタレを
防止する構造としているのでA2ワイヤー相互間の電気
的ショートを有効に防止できる半導体装置を得ることが
できる。
第1図は本発明の第1の実施例の平面図、第2図は第1
図のA−A’線部分断面図、第3図は本発明の第2の実
施例の平面図、第4図は第3図のA−A’線部分断面図
、第5図は本発明の第3の実施例の平面図、第6図は第
5図のA−A’線部分断面図、第7図は従来例の平面図
、第8図は第7図のA−A’線部分断面図である。 1・・・パッケージ基体、2・・・キャップ、3・・・
外部接続用リード、4・・・ボンディングリード、5・
・・Afワイヤー、6・・・LSIチップ、7・・・段
差部、8・・・突起、9・・・円弧状突起、10・・・
段差部の突出部。
図のA−A’線部分断面図、第3図は本発明の第2の実
施例の平面図、第4図は第3図のA−A’線部分断面図
、第5図は本発明の第3の実施例の平面図、第6図は第
5図のA−A’線部分断面図、第7図は従来例の平面図
、第8図は第7図のA−A’線部分断面図である。 1・・・パッケージ基体、2・・・キャップ、3・・・
外部接続用リード、4・・・ボンディングリード、5・
・・Afワイヤー、6・・・LSIチップ、7・・・段
差部、8・・・突起、9・・・円弧状突起、10・・・
段差部の突出部。
Claims (1)
- パッケージ基体の凹部に半導体チップを搭載し、凹部
の周囲の段差部に設けられたボンディングリードと前記
半導体チップの入出力パッドとの間をワイヤーでボンデ
ィングし、パッケージ基体の上部をキャップにより封止
した半導体装置において、前記段差部の内周端部に突出
部を設けるか、又は前記ボンディングリードの内側端部
に突起を設け、ボンディングワイヤーのタレによる相互
接触を防止するようにしたことを特徴とする半導体装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32032387A JPH01161742A (ja) | 1987-12-17 | 1987-12-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32032387A JPH01161742A (ja) | 1987-12-17 | 1987-12-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01161742A true JPH01161742A (ja) | 1989-06-26 |
Family
ID=18120204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32032387A Pending JPH01161742A (ja) | 1987-12-17 | 1987-12-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01161742A (ja) |
-
1987
- 1987-12-17 JP JP32032387A patent/JPH01161742A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06151685A (ja) | Mcp半導体装置 | |
KR920001690A (ko) | 수지봉지형 반도체장치 | |
US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
KR0175417B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
JPH01161742A (ja) | 半導体装置 | |
JPS61147555A (ja) | 半導体装置 | |
JP2810626B2 (ja) | 半導体装置 | |
JPH08250620A (ja) | 半導体装置 | |
JP2000012770A (ja) | 半導体装置およびその製造方法 | |
JPS59231826A (ja) | 半導体装置 | |
JPH01273343A (ja) | リードフレーム | |
JPS5949695B2 (ja) | ガラス封止半導体装置の製法 | |
JP2587722Y2 (ja) | 半導体装置 | |
JPH02164057A (ja) | ピングリッドアレイ半導体パッケージ | |
JPS5828359Y2 (ja) | 半導体集積回路装置 | |
JP2562773Y2 (ja) | 半導体集積回路素子 | |
JPS6081852A (ja) | 半導体装置 | |
JPS61252654A (ja) | 樹脂封止型半導体装置 | |
JPS63126257A (ja) | 半導体装置 | |
JPS5834953A (ja) | 半導体装置 | |
JPS6342136A (ja) | 半導体装置 | |
JPH02166743A (ja) | 半導体集積回路装置 | |
JPH02268449A (ja) | 樹脂封止型半導体装置 | |
JPS63308331A (ja) | 半導体装置 | |
JPH01214029A (ja) | 半導体パッケージ |