JPH01160125A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH01160125A JPH01160125A JP62320864A JP32086487A JPH01160125A JP H01160125 A JPH01160125 A JP H01160125A JP 62320864 A JP62320864 A JP 62320864A JP 32086487 A JP32086487 A JP 32086487A JP H01160125 A JPH01160125 A JP H01160125A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame synchronization
- signal
- synchronization signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 58
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 18
- 230000001360 synchronised effect Effects 0.000 abstract description 15
- 238000000034 method Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 6
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
同一クロックで動作するデータ送信側と受信側相互で同
期を取るフレーム同期方式に関し、送信部と受信部間の
距離変化により伝送路長が変化しても自動的に同期を取
ることができることを目的としζ 複数の並列入力データを直列データに変換して伝送する
データ送信部にあって、フレーム同期信号に同期して伝
送データの先頭ビットを示す信号を発生する先頭ビット
発生手段と、送信部と同一クロックで動作する受信部に
あって、位相の異なる複数のフレーム同期信号を発生す
るフレーム同期信号発生手段と、フレーム同期信号発生
手段からの基準フレーム同期信号と先頭ビット発生手段
からの先頭ビット指示信号との位相差を比較検出する位
相比較手段と、位相比較手段からの位相比較結果による
信号に基づいてフレーム同期信号発生手段から位相差に
応じたフレーム同期信号を選択し先頭ビット発生手段に
送出する同期信号選択手段とを備えて成る。
期を取るフレーム同期方式に関し、送信部と受信部間の
距離変化により伝送路長が変化しても自動的に同期を取
ることができることを目的としζ 複数の並列入力データを直列データに変換して伝送する
データ送信部にあって、フレーム同期信号に同期して伝
送データの先頭ビットを示す信号を発生する先頭ビット
発生手段と、送信部と同一クロックで動作する受信部に
あって、位相の異なる複数のフレーム同期信号を発生す
るフレーム同期信号発生手段と、フレーム同期信号発生
手段からの基準フレーム同期信号と先頭ビット発生手段
からの先頭ビット指示信号との位相差を比較検出する位
相比較手段と、位相比較手段からの位相比較結果による
信号に基づいてフレーム同期信号発生手段から位相差に
応じたフレーム同期信号を選択し先頭ビット発生手段に
送出する同期信号選択手段とを備えて成る。
本発明は、同一クロックで動作するデータ送信側とデー
タ受信側相互で同期を取るフレーム同期方式に関し、特
に受信側から送信側へ送出するフレーム同期信号の出力
位相を変化することで同期を取るフレーム同期方式に関
する。
タ受信側相互で同期を取るフレーム同期方式に関し、特
に受信側から送信側へ送出するフレーム同期信号の出力
位相を変化することで同期を取るフレーム同期方式に関
する。
同期端局系に使用されるフレーム同期方式は、受信側を
マスクとし、送信側をスレーブとして、受信側からフレ
ーム同期信号を送信側へ送出することにより、送信側か
ら送出される伝送データをマスク側のフレーム同期信号
に同期させて、送。
マスクとし、送信側をスレーブとして、受信側からフレ
ーム同期信号を送信側へ送出することにより、送信側か
ら送出される伝送データをマスク側のフレーム同期信号
に同期させて、送。
受信量相互の同期を取るものである。
第4図は、従来のフレーム同期方式の概略構成を示すブ
ロック図である。
ロック図である。
図において、同期端局系のデータ送信部100は、並列
に入力される複数のデータを伝送に適した直列データに
処理するデータ処理回路101と、このデータ処理回路
101に対し直列変換のためのデータ処理パルスを送出
すると共に伝送データの先頭ビットを示す信号を発生す
る先頭ビット発生回路102を備えている。
に入力される複数のデータを伝送に適した直列データに
処理するデータ処理回路101と、このデータ処理回路
101に対し直列変換のためのデータ処理パルスを送出
すると共に伝送データの先頭ビットを示す信号を発生す
る先頭ビット発生回路102を備えている。
また、同期端局系のデータ受信部200は、伝送路30
0による伝送データの位相ずれを吸収する位相調整回路
201と、クロック発生源202からのクロックにより
動作するフレーム同期信号発生回路203を備えている
。
0による伝送データの位相ずれを吸収する位相調整回路
201と、クロック発生源202からのクロックにより
動作するフレーム同期信号発生回路203を備えている
。
フレーム同期信号発生回路203のフレーム同期信号は
、データ送信部100の先頭ビット発生回路102に入
力され、これにより先頭ビットをデータ受信部200か
らのフレーム同期信号に同期して発生させる。また、先
頭ビット発生回路102には、受信側のクロック発生源
202からクロックが入力されている。
、データ送信部100の先頭ビット発生回路102に入
力され、これにより先頭ビットをデータ受信部200か
らのフレーム同期信号に同期して発生させる。また、先
頭ビット発生回路102には、受信側のクロック発生源
202からクロックが入力されている。
先頭ビット発生回路102から発生する伝送データの先
頭ビット指示用信号は、伝送線301を通してデータ受
信部200に送信され、図示しないモニタによってフレ
ーム同期信号と比較され、位相差を監視するようになっ
ている。
頭ビット指示用信号は、伝送線301を通してデータ受
信部200に送信され、図示しないモニタによってフレ
ーム同期信号と比較され、位相差を監視するようになっ
ている。
上述のように構成された従来のフレーム同期方式におい
て、データ受信部200のクロック発生源202から発
生するクロック■(第5図の参照)がフレーム同期信号
発生回路203及びデータ送信部100の先頭ビット発
生回路102に入力されると、フレーム同期信号発生回
路203からは第5図(d)に示すタイミングでフレー
ム同期信号■が発生し、このフレーム同期信号■は先頭
ビット発生回路102に入力される。これにより先頭ビ
ット発生回路102からは第5図(C)に示すタイミン
グで伝送データの先頭ビットを示す信号■が発生し、該
信号■はデータ受信部200へ伝送線301を通して伝
送される。また、データ送信部100のデータ処理回路
101に並列に入力されるデータは、先頭ビット発生回
路102からのデータ処理パルスにより直列データに変
換され、かつその先頭ビットがフレーム同期信号に一致
した第5図℃)に示す伝送データ■が伝送路300に送
出される。
て、データ受信部200のクロック発生源202から発
生するクロック■(第5図の参照)がフレーム同期信号
発生回路203及びデータ送信部100の先頭ビット発
生回路102に入力されると、フレーム同期信号発生回
路203からは第5図(d)に示すタイミングでフレー
ム同期信号■が発生し、このフレーム同期信号■は先頭
ビット発生回路102に入力される。これにより先頭ビ
ット発生回路102からは第5図(C)に示すタイミン
グで伝送データの先頭ビットを示す信号■が発生し、該
信号■はデータ受信部200へ伝送線301を通して伝
送される。また、データ送信部100のデータ処理回路
101に並列に入力されるデータは、先頭ビット発生回
路102からのデータ処理パルスにより直列データに変
換され、かつその先頭ビットがフレーム同期信号に一致
した第5図℃)に示す伝送データ■が伝送路300に送
出される。
一方、伝送データの先頭ビットを示す信号■と、フレー
ム同期信号発生回路203から発生したフレーム同期信
号■は、図示しないモニタに入力することで監視され、
両信号間の位相差を検知すg。
ム同期信号発生回路203から発生したフレーム同期信
号■は、図示しないモニタに入力することで監視され、
両信号間の位相差を検知すg。
これは作業者によって行なわれる。
両信号間の位相差は、同期端局装置の移動などによって
、データ送信部100とデータ受信部200間の距離が
変化し、これら送信部と受信部間を接続する伝送路30
0の線路長が変化することで生ずるものである。このよ
うな場合、従来にあっては、モニタにより検知した位相
差を見て、位相調整回路201を両信号の位相ずれに相
当する分、手作業で調節する。
、データ送信部100とデータ受信部200間の距離が
変化し、これら送信部と受信部間を接続する伝送路30
0の線路長が変化することで生ずるものである。このよ
うな場合、従来にあっては、モニタにより検知した位相
差を見て、位相調整回路201を両信号の位相ずれに相
当する分、手作業で調節する。
例えば、第5図(C)、 (d)に示す如く、伝送デー
タの先頭ビットを示す信号■とフレーム同期信号■との
間に3ビットに相当する位相ずれが生じた場合は、伝送
データ■のビット列長から3ビット分差し引いた残りの
ビット数に相当する分、位相調整回路201で第5図(
e)に示すようにシフトさせる。これにより位相調整回
路201からは、第5図(e)に示す如(、フレーム同
期信号■に先頭ビットが一致した伝送データ■が送出さ
れ、この伝送データ■はフレーム同期信号発生回路20
3からのデータ処理パルス及びクロック発生源202か
らのクロックと共に次段のデータ処理回路、例えば多重
変換装置等へ送出される。
タの先頭ビットを示す信号■とフレーム同期信号■との
間に3ビットに相当する位相ずれが生じた場合は、伝送
データ■のビット列長から3ビット分差し引いた残りの
ビット数に相当する分、位相調整回路201で第5図(
e)に示すようにシフトさせる。これにより位相調整回
路201からは、第5図(e)に示す如(、フレーム同
期信号■に先頭ビットが一致した伝送データ■が送出さ
れ、この伝送データ■はフレーム同期信号発生回路20
3からのデータ処理パルス及びクロック発生源202か
らのクロックと共に次段のデータ処理回路、例えば多重
変換装置等へ送出される。
上述のような従来のフレーム同期方式では、受信側から
送信側へ送り出すフレーム同期信号の位相が固定であり
、しかもフレーム同期信号と伝送データの先頭ビットを
示す信号との位相差をモニタにより検知し、この位相差
を見て位相調整回路201を手作業で調整するものであ
るため、送信部と受信部間の伝送路長が変化する度にマ
ニアル調整しなければならず、その作業が煩雑になる問
題があった。
送信側へ送り出すフレーム同期信号の位相が固定であり
、しかもフレーム同期信号と伝送データの先頭ビットを
示す信号との位相差をモニタにより検知し、この位相差
を見て位相調整回路201を手作業で調整するものであ
るため、送信部と受信部間の伝送路長が変化する度にマ
ニアル調整しなければならず、その作業が煩雑になる問
題があった。
本発明は上述のような問題点を解決したもので、同一ク
ロックで動作する送信部と受信部間の距離変化により伝
送路長が変化してもフレーム同期信号の出力位相を自動
的に変化させて自動的に同期が取れるようにしたフレー
ム同期方式を提供することを目的とする。
ロックで動作する送信部と受信部間の距離変化により伝
送路長が変化してもフレーム同期信号の出力位相を自動
的に変化させて自動的に同期が取れるようにしたフレー
ム同期方式を提供することを目的とする。
第1図は、本発明のフレーム同期方式の原理ブロック図
である。
である。
図において、複数の並列入力データを直列データに変換
して伝送するデータ送信部10は先頭ビット発生手段1
1を備え、この先頭ビット発生手段11は、フレーム同
期信号13に同期して伝送データの先頭ビットを示す信
号12を発生すると共に、フレーム同期信号13に同期
した伝送データを送出するためのデータ処理パルス14
を発生する。
して伝送するデータ送信部10は先頭ビット発生手段1
1を備え、この先頭ビット発生手段11は、フレーム同
期信号13に同期して伝送データの先頭ビットを示す信
号12を発生すると共に、フレーム同期信号13に同期
した伝送データを送出するためのデータ処理パルス14
を発生する。
前記送信部10に対応するデータ受信部15は、フレー
ム同期信号発生手段16と、位相比較手段17、及び同
期信号選択手段18を備えている。
ム同期信号発生手段16と、位相比較手段17、及び同
期信号選択手段18を備えている。
前記フレーム同期信号発生手段16は、位相の異なる複
数のフレーム同期信号φi〜φ1を発生する。
数のフレーム同期信号φi〜φ1を発生する。
前記位相比較手段17は、前記先頭ビット発生手段11
から送出されるデータ先頭ビットを示す信号12(!:
前記フレーム同期信号発生手段16からの基準フレーム
同期信号φ正との位相を比較し、その位相差に応じた信
号17aを出力する。
から送出されるデータ先頭ビットを示す信号12(!:
前記フレーム同期信号発生手段16からの基準フレーム
同期信号φ正との位相を比較し、その位相差に応じた信
号17aを出力する。
前記同期信号選択手段18は、前記位相比較手段17か
ら出力される信号17aに基づいて前記位相差に応じた
フレーム同期信号13を選択出力する。選択されたフレ
ーム同期信号I3は送信部10の先頭ビット発生手段1
1に入力される。
ら出力される信号17aに基づいて前記位相差に応じた
フレーム同期信号13を選択出力する。選択されたフレ
ーム同期信号I3は送信部10の先頭ビット発生手段1
1に入力される。
先頭ビット発生手段11にフレーム同期信号13が入力
されると、伝送データの先頭ビットを示す信号12がデ
ータ受信部15へ送出され、該信号12は位相比較手段
17で基準のフレーム同期信号φiと比較され、両信号
の位相差に応じた選択信号17aが同期信号選択手段1
8に出力される。選択信号17aを受けた同期信号選択
手段18は、フレーム同期信号発生手段16から出力さ
れる各種位相のフレーム同期信号φ1〜φ7のうち、前
記位相差に対応したフレーム同期信号を選択して送信側
の先頭ビット発生手段11へ送出し、データ受信部15
から送信部10へ送出されるフレーム同期信号I3の出
力位相を変化させることで、データ送信部10からデー
タ受信部15へ送出される伝送データをフレーム同期信
号13に同期させる。
されると、伝送データの先頭ビットを示す信号12がデ
ータ受信部15へ送出され、該信号12は位相比較手段
17で基準のフレーム同期信号φiと比較され、両信号
の位相差に応じた選択信号17aが同期信号選択手段1
8に出力される。選択信号17aを受けた同期信号選択
手段18は、フレーム同期信号発生手段16から出力さ
れる各種位相のフレーム同期信号φ1〜φ7のうち、前
記位相差に対応したフレーム同期信号を選択して送信側
の先頭ビット発生手段11へ送出し、データ受信部15
から送信部10へ送出されるフレーム同期信号I3の出
力位相を変化させることで、データ送信部10からデー
タ受信部15へ送出される伝送データをフレーム同期信
号13に同期させる。
従って、本発明にあっては、データ送信部10とデータ
受信部15間の伝送距離が変化しても伝送データをフレ
ーム同期信号に自動的に同期させることができる。
受信部15間の伝送距離が変化しても伝送データをフレ
ーム同期信号に自動的に同期させることができる。
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第2図は、本発明のフレーム同期方式を適用した実施例
の全体構成図である。
の全体構成図である。
図において、第1図と同−又は相当部分には同一符号を
付して説明する。同期端局系のデータ送信部10は、並
列に入力される複数のデータをフレーム同期信号に同期
して伝送に適した直列データに処理するデータ処理回路
10Aと、このデータ処理回路10Aに対し直列変換の
ためのデータ処理パルスを送出すると共に伝送データの
先頭ビットを示す信号12を発生する先頭ビット発生回
路11を備えている。
付して説明する。同期端局系のデータ送信部10は、並
列に入力される複数のデータをフレーム同期信号に同期
して伝送に適した直列データに処理するデータ処理回路
10Aと、このデータ処理回路10Aに対し直列変換の
ためのデータ処理パルスを送出すると共に伝送データの
先頭ビットを示す信号12を発生する先頭ビット発生回
路11を備えている。
データ送信部10に対応するデータ受信部15は、フレ
ーム同期信号発生回路16と、位相比較回路17と、ア
ドレス変換回路18Aを有する同期信号選択回路18B
を備え、前記アドレス変換回路18A及び同期信号選択
回路18Bは、第1図に示す同期信号選択手段18に相
当する。
ーム同期信号発生回路16と、位相比較回路17と、ア
ドレス変換回路18Aを有する同期信号選択回路18B
を備え、前記アドレス変換回路18A及び同期信号選択
回路18Bは、第1図に示す同期信号選択手段18に相
当する。
フレーム同期信号発生回路16は、クロック発生源19
からのクロックにより位相の異なる複数のフレーム同期
信号φ電〜φ7を発生する。
からのクロックにより位相の異なる複数のフレーム同期
信号φ電〜φ7を発生する。
位相比較回路17は、前記先頭ビット発生回11から伝
送線20を通して送出されるデータ先頭ビット指示用の
信号12と前記フレーム同期信号発生回路16からの基
準フレーム同期信号φiとの位相を比較し、その位相差
に応じた信号17aを出力する。
送線20を通して送出されるデータ先頭ビット指示用の
信号12と前記フレーム同期信号発生回路16からの基
準フレーム同期信号φiとの位相を比較し、その位相差
に応じた信号17aを出力する。
アドレス変換回路18Aは、位相比較回路17の位相比
較結果に応じた信号17aを同期信号選択に必要なアド
レスに変更して選択信号18Aaを出力する。また、前
記同期信号選択回路18Bは、アドレス変換回路18A
からの選択信号18Aaに基づいてフレーム同期信号発
生回路16から発生するフレーム同期信号φ1〜φ7の
1つを選択し、この]W j7されたフレーム同期信号
13を伝送線21を通してデータ送信部10の先頭ビッ
ト発生回路11に伝送する。
較結果に応じた信号17aを同期信号選択に必要なアド
レスに変更して選択信号18Aaを出力する。また、前
記同期信号選択回路18Bは、アドレス変換回路18A
からの選択信号18Aaに基づいてフレーム同期信号発
生回路16から発生するフレーム同期信号φ1〜φ7の
1つを選択し、この]W j7されたフレーム同期信号
13を伝送線21を通してデータ送信部10の先頭ビッ
ト発生回路11に伝送する。
データ受信部15のクロック発生源19のクロックaは
データ送信部10の先頭ビット発生回路11にも供給さ
れる。
データ送信部10の先頭ビット発生回路11にも供給さ
れる。
また、データ送信部10のデータ処理回路10Aで直列
変換された伝送データは伝送路22を通してデータ受信
部15に伝送され、フレーム同期信号発生回路16から
のデータ処理パルス及びクロック発生源19からのクロ
ックaと共に後段のデータ処理回路(図示せず)へ送出
されるようになっている。
変換された伝送データは伝送路22を通してデータ受信
部15に伝送され、フレーム同期信号発生回路16から
のデータ処理パルス及びクロック発生源19からのクロ
ックaと共に後段のデータ処理回路(図示せず)へ送出
されるようになっている。
次に、上述のように構成された本実施例の動作を第3図
のタイミングチャートを参照しながら説明する。
のタイミングチャートを参照しながら説明する。
データ受信部15のクロック発生源19から発生するク
ロックa(第3図(A)参照)及び同期信号選択回路1
8Bから選択出力されるフレーム同期信号13(第3図
(G)のL 3 a参照)が先頭ビット発生回路11に
入力されると、先頭ビット発生回路11からは、第3図
(C)に示すタイミングで伝送データの先頭ビットを示
す信号12が伝送線20に送出される。また、データ送
信部10のデータ処理回路10Aに並列に入力されるデ
ータは、先頭ビット発生回路11からのデータ処理パル
スにより直列データに変換され、かつその先頭ビットが
フレーム同期信号13に一致した第3図(B)に示す伝
送データbが伝送路22に送出される。
ロックa(第3図(A)参照)及び同期信号選択回路1
8Bから選択出力されるフレーム同期信号13(第3図
(G)のL 3 a参照)が先頭ビット発生回路11に
入力されると、先頭ビット発生回路11からは、第3図
(C)に示すタイミングで伝送データの先頭ビットを示
す信号12が伝送線20に送出される。また、データ送
信部10のデータ処理回路10Aに並列に入力されるデ
ータは、先頭ビット発生回路11からのデータ処理パル
スにより直列データに変換され、かつその先頭ビットが
フレーム同期信号13に一致した第3図(B)に示す伝
送データbが伝送路22に送出される。
一方、データ受信部15においては、伝送路20を通し
て伝送されてくる先頭ビット指示信号12の位相とフレ
ーム同期信号発生回路16から発生した基準のフレーム
同期信号φi (第3図の(D)参照)の位相とが位相
比較回路17で比較され、両信号の位相差を検出して、
その位相差に応じた信号17aをアドレス変換回路18
Aに出力する。この時、両信号間の位相差が、例えば伝
送データの3ビツト分に相当する遅れがあるとすると、
第3図(E)に示すようになり、この3ビツトに相当す
る信号17aがアドレス変換回路18Aに送出される。
て伝送されてくる先頭ビット指示信号12の位相とフレ
ーム同期信号発生回路16から発生した基準のフレーム
同期信号φi (第3図の(D)参照)の位相とが位相
比較回路17で比較され、両信号の位相差を検出して、
その位相差に応じた信号17aをアドレス変換回路18
Aに出力する。この時、両信号間の位相差が、例えば伝
送データの3ビツト分に相当する遅れがあるとすると、
第3図(E)に示すようになり、この3ビツトに相当す
る信号17aがアドレス変換回路18Aに送出される。
アドレス変換回路18Aでは、3ビットに相当する信号
17aを同期信号選択に必要なアドレスに変換し、この
選択信号18Aaを同期信号選択回路18Bに入力する
ことで、第3図(F)に示すように基準のフレーム同期
信号φiより3ビット分早めのフレーム同期信号φ7を
選択出力し、これを位相調整後のフレーム同期信号13
b (第3図(G)参照)として送信側の先頭ビット発
生回路11に供給される。
17aを同期信号選択に必要なアドレスに変換し、この
選択信号18Aaを同期信号選択回路18Bに入力する
ことで、第3図(F)に示すように基準のフレーム同期
信号φiより3ビット分早めのフレーム同期信号φ7を
選択出力し、これを位相調整後のフレーム同期信号13
b (第3図(G)参照)として送信側の先頭ビット発
生回路11に供給される。
従って、上述のような本実施例にあっては、位相比較回
路17により伝送データの先頭ビット指示信号12と基
準フレーム同期信号φiとの位相差を検出し、この位相
差に応じた遅れビット数分早めのフレーム同期信号13
bをフレーム同期信号発生回路16から選択して先頭ビ
ット発生回路11に供給するので、先頭ビット発生回路
11から位相比較回路17に達する信号12は、第3図
(C)、 (D)に示す如く基準のフレーム同期信号φ
1に一致したものとなると共に、データ送信部10のデ
ータ処理回路10Aからは、上記フレーム同期信号13
bに同期した伝送データbが伝送路22に送出され、そ
して、該伝送路22を伝送される間に、その伝送路長に
より、例えば3ビット分遅れてデータ受信部15で受信
されたとしても伝送データbは、第3図(B)、(D)
に示すように基準のフレーム同期信号φ五に同期するこ
とになる。即ち、同一クロックで動作するデータ送信部
10とデータ受信部15間の距離が変換しても送、受信
部間の相互の同期を自動的に取ることができる。
路17により伝送データの先頭ビット指示信号12と基
準フレーム同期信号φiとの位相差を検出し、この位相
差に応じた遅れビット数分早めのフレーム同期信号13
bをフレーム同期信号発生回路16から選択して先頭ビ
ット発生回路11に供給するので、先頭ビット発生回路
11から位相比較回路17に達する信号12は、第3図
(C)、 (D)に示す如く基準のフレーム同期信号φ
1に一致したものとなると共に、データ送信部10のデ
ータ処理回路10Aからは、上記フレーム同期信号13
bに同期した伝送データbが伝送路22に送出され、そ
して、該伝送路22を伝送される間に、その伝送路長に
より、例えば3ビット分遅れてデータ受信部15で受信
されたとしても伝送データbは、第3図(B)、(D)
に示すように基準のフレーム同期信号φ五に同期するこ
とになる。即ち、同一クロックで動作するデータ送信部
10とデータ受信部15間の距離が変換しても送、受信
部間の相互の同期を自動的に取ることができる。
なお、上記の実施例では、送、受信部間の伝送距離が増
大することによる遅れ位相ずれが生じた場合について述
べたが、伝送距離が短縮された場合の進み位相ずれにお
いても、上記実施例の場合と同様にその位相ずれを自動
的に補正することができる。
大することによる遅れ位相ずれが生じた場合について述
べたが、伝送距離が短縮された場合の進み位相ずれにお
いても、上記実施例の場合と同様にその位相ずれを自動
的に補正することができる。
上述のように本発明によれば、フレーム同期信号と伝送
データの先頭ビットを示す信号との位相差を利用して受
信側から送信側へ送出されるフレーム同期信号の出力位
相を変えることにより、送。
データの先頭ビットを示す信号との位相差を利用して受
信側から送信側へ送出されるフレーム同期信号の出力位
相を変えることにより、送。
受信部間の距離が変化しても両者間を自動的に同期させ
ることができる。
ることができる。
第1図は本発明のフレーム同期方式の原理プロ・ツク図
、 第2′図は本発明のフレーム同期方式を適用した実施例
の全体構成図、 第3図は実施例におけるタイムチャート、第4図は従来
のフレーム同期方式のブロック図、第5図はそのタイム
チャートである。 図において、 10はデータ送信部、 10Aはデータ処理回路、 11は先頭ビット発生手段、 12は先頭ビット指示用信号、 13はフレーム同期信号、 14はデータ処理パルス、 15はデータ受信部、 16はフレーム同期信号発生手段、 17は位相比較手段、 18は同期信号選択手段、 20.21は伝送線、 22はデータ伝送路である。 不発日月の76贋、逓1゛口lり国 第1図 に;1 1ト
、 第2′図は本発明のフレーム同期方式を適用した実施例
の全体構成図、 第3図は実施例におけるタイムチャート、第4図は従来
のフレーム同期方式のブロック図、第5図はそのタイム
チャートである。 図において、 10はデータ送信部、 10Aはデータ処理回路、 11は先頭ビット発生手段、 12は先頭ビット指示用信号、 13はフレーム同期信号、 14はデータ処理パルス、 15はデータ受信部、 16はフレーム同期信号発生手段、 17は位相比較手段、 18は同期信号選択手段、 20.21は伝送線、 22はデータ伝送路である。 不発日月の76贋、逓1゛口lり国 第1図 に;1 1ト
Claims (1)
- 【特許請求の範囲】 複数の並列入力データを直列データに変換して伝送する
データ送信部(10)にあって、フレーム同期信号(1
3)に同期して伝送データの先頭ビットを示す信号(1
2)を発生する先頭ビット発生手段(11)と、 前記送信部(10)と同一クロックで動作する受信部(
15)にあって、位相の異なる複数のフレーム同期信号
φ_1〜φ_nを発生するフレーム同期信号発生手段(
16)と、 前記フレーム同期信号発生手段(16)からの基準フレ
ーム同期信号φ_iと前記先頭ビット発生手段(11)
からの先頭ビット指示信号(12)との位相差を比較検
出する位相比較手段(17)と、 前記位相比較手段(17)からの位相比較結果による信
号(17a)に基づいて前記フレーム同期信号発生手段
(16)から位相差に応じたフレーム同期信号を選択し
前記先頭ビット発生手段(11)に送出する同期信号選
択手段(18)とを備えて成るフレーム同期方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62320864A JPH01160125A (ja) | 1987-12-16 | 1987-12-16 | フレーム同期方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62320864A JPH01160125A (ja) | 1987-12-16 | 1987-12-16 | フレーム同期方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01160125A true JPH01160125A (ja) | 1989-06-23 |
Family
ID=18126106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62320864A Pending JPH01160125A (ja) | 1987-12-16 | 1987-12-16 | フレーム同期方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01160125A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016072842A (ja) * | 2014-09-30 | 2016-05-09 | 沖電気工業株式会社 | 時分割多重用信号送信装置、時分割多重信号受信装置及び時分割多重信号伝送システム |
-
1987
- 1987-12-16 JP JP62320864A patent/JPH01160125A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016072842A (ja) * | 2014-09-30 | 2016-05-09 | 沖電気工業株式会社 | 時分割多重用信号送信装置、時分割多重信号受信装置及び時分割多重信号伝送システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9923653B2 (en) | Audio system | |
JPH025654A (ja) | 信号同期方式 | |
JPH01160125A (ja) | フレーム同期方式 | |
JP2003179584A (ja) | ネットワークシステムの同期方法 | |
JPH04352535A (ja) | ループ式伝送路制御方式 | |
JPH05276147A (ja) | サンプリング同期装置 | |
JP2839832B2 (ja) | ディジタルデータ通信システム | |
JPS61225941A (ja) | ワ−ド同期方式 | |
SU581588A1 (ru) | Устройство дл синхронизации дискретных многопозиционных сигналов | |
JPH0532930B2 (ja) | ||
JPH08307404A (ja) | フレーム同期方法及びフレーム同期装置 | |
JPH09270783A (ja) | フレーム同期装置 | |
JPH0393333A (ja) | ディジタルインタフェース回路 | |
JP2887963B2 (ja) | ディジタル無線伝送システム | |
JPS62220034A (ja) | 時分割多重通信同期化方式 | |
JPH0440126A (ja) | データ伝送装置 | |
JP2000315985A (ja) | Sdh伝送システムおよび遅延時間差測定装置 | |
JPS6146656A (ja) | 非同期式通信方式 | |
JPS6355264B2 (ja) | ||
JPS61107838A (ja) | 入力障害処理方式 | |
JPS6213142A (ja) | 受信制御方式 | |
JPH04170120A (ja) | 同期クロックの位相タイミング自動探査装置 | |
JPH05304522A (ja) | 同期検出制御装置 | |
JPS60260250A (ja) | ル−プネツトワ−クのクロツク遅延補償回路 | |
JPH03253129A (ja) | 同期クロックの障害情報の伝達方式 |