JPH01149378A - セラミック基体のリード取り付け構造 - Google Patents

セラミック基体のリード取り付け構造

Info

Publication number
JPH01149378A
JPH01149378A JP62308089A JP30808987A JPH01149378A JP H01149378 A JPH01149378 A JP H01149378A JP 62308089 A JP62308089 A JP 62308089A JP 30808987 A JP30808987 A JP 30808987A JP H01149378 A JPH01149378 A JP H01149378A
Authority
JP
Japan
Prior art keywords
ceramic substrate
thermal expansion
terminal
coefficient
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62308089A
Other languages
English (en)
Inventor
Yukiharu Takeuchi
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP62308089A priority Critical patent/JPH01149378A/ja
Publication of JPH01149378A publication Critical patent/JPH01149378A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、セラミックパッケージ、セラミック基板等の
セラミック基体表面の回路パターンのターミナルにリー
ド端部を銀ろう等のろう材を用いてろう付け接続する際
のリード取り付け構造に関する。
[従来の技術] 第2図に示したように、半導体素子等の電子部品を収容
、搭載するセラミックパッケージ、セラミック基板等の
セラミック基体1表面のメタライズ層等からなる回路パ
ターンのターミナル2には、該回路パターンのターミナ
ル2と外部装置の電気回路とを電気的に接続する427
0イ(鉄−ニッケル合金)、コバール(鉄−ニッケルー
コバルト合金)等の金属製のり−ド3を銀ろう等のろう
材4を用いて接続する。
ところで、近時、上記セラミック基体!に収容、搭載す
るシリコンチップからなる半導体素子の高集積化が一段
と進んで、該素子が大きくなるにつれて、セラミック基
体lと該基体に収容、搭載する半導体素子との熱膨張率
の差により半導体素子が破壊する等、セラミック基体l
と半導体素子との熱膨張率の差に基七く半導体素子への
悪影響が問題となってきた。
そこで、上記セラミック基体Iと半導体素子との熱膨張
率の差に基づく半導体素子への悪影響を除去するために
、近時は、通常の高温焼成により形成される熱膨張率の
大きいアルミナセラミック基体に代わって、熱膨張率が
3xl(I’/℃のシリコンチップからなる半導体素子
の熱膨張率に近い、熱膨張率の小さい低温焼成により形
成されるセラミック基体、ムライトセラミック基体等の
セラミック基体(以下、単に熱膨張率の小さいセラミッ
ク基体という。)が開発され、該基体を用いた半導体装
置が実用化されつつある。
[発明が解決しようとする問題点] しかしながら、上記低温焼成により形成されるセラミッ
ク基体、ムライトセラミック基体等の熱膨張率の小さい
セラミック基体は、通常の高温焼成により形成されるア
ルミナセラミック基体に比べて、脆弱である。
即ち、通常の高温焼成により形成されるアルミナセラミ
ック基体は、その抗折力が30〜40kg / c m
″あるのに対して、上記熱膨張率の小さいセラミック基
体は、その抗折力が20 k g / cm’Lかない
また、上記熱膨張率の小さいセラミック基体の熱膨張率
が4〜7X1(I”/’Cであるのに対して、銀ろう材
の熱膨張率は18〜20XIO−”7℃とその熱膨張率
が上記熱膨張率の小さいセラミック基体の熱膨張率の4
〜5倍程度大きい。
そのため、上記熱膨張率の小さいセラミック基体1表面
のメタライズ層等からなる回路パターンのターミナル2
に、第2図に示したように、り一ド3端部を銀ろう等の
ろう材4を用いてろう付け接続した際には、熱膨張率の
小さいセラミック基体lに対して、熱膨張率の大きい銀
ろう等のろう材4が上記脆弱な熱膨張率の小さいセラミ
ック基体1表面で大きく収縮しながら冷却固化すること
となって、該熱膨張率の小さいセラミック基体lに上記
冷却固化しつつある銀ろう等のろう材4の大きい収縮応
力が掛かり、該応力で上記熱膨張率の小さいセラミック
基体lにクラックが生じて、該基体lの気密性が損なわ
れるとともに、該基体1表面のメタライズ層等からなる
回路パターンのターミナル2にろう付け接続したリード
3端部の接続強度が不安定となる等した。
本発明は、かかる問題点を解決するためになされたもの
で、その目的は、上記熱膨張率の小さいセラミック基体
1表面の回路パターンのターミナル2に、銀ろう等のろ
う材4を用いてリード3端部を、上記セラミック基体l
にクラックを生゛じさせずにろう付け接続できる、セラ
ミック基体のリード取り付け構造を提供することにある
[問題点を解決するための手段] 上記目的を達成するために、本発明のセラミック基体の
リード取り付け構造は、第1図にその構成例を示したよ
うに、セラミックパッケージ、セラミック基板等のセラ
ミック基体1表面の回路パターンのターミナル2に、リ
ード3端部をろう材4を用いてろう付け接続したセラミ
ック基体において、」二足ろう材4に、該ろう材4より
熱膨張率の小さい粉末5を混入させたことを特徴とする
[作用] 本発明のセラミック基体のリード取り付け構造において
は、リード3端部をセラミック基体1表面の回路パター
ンのターミナル2にろう付け接続したろう材4の一部が
、該ろう材4に混入させた該ろう材4の熱膨張率より小
さい熱膨張率を持った粉末5に置き換えられて、セラミ
ック基体1表面の回路パターンのターミナル2にリード
3端部が接続されることとなる。
そのため、リード3端部をセラミック基体1表面の回路
パターンのターミナル2にろう付け接続した際には、セ
ラミック基体1表面で冷却固化するろう材4の収縮応力
が、該ろう材4に混入した上記ろう材4の熱膨張率より
小さい熱膨張率を持った粉末5により弱められることと
なって、その分、セラミック基体lに対しての上記セラ
ミック基体1表面で冷却固化するろう材4の収縮応力を
弱めることができる。
[実施例] 次に、本発明の実施例を図面に従い説明する。
第1図は本発明のセラミック基体のリード取り付け構造
の好適な実施例を示し、詳しくは該リード取り付け構造
を用いたムライトセラミック基板の一部破断正面図を示
す。以下、上記図中の実施例を説明する。
図において、lは、熱膨張率の小さいセラミック基体で
ある、熱膨張率が約4.5xl(I”7℃のムライトセ
ラミック基板である。
このムライトセラミック基板1表面に、該基板l内部や
その表面に備えたタングステンメタライズ層からなる回
路パターン(図示せず。)に一連に連続する、リード3
端部をろう付け接続するタングステンメタライズ層から
なる円形状をした回路パターンのターミナル2を一体に
備えた。
そして、上記タングステンメタライズ層からなるターミ
ナル2表面に、無電解めっき法によりニッケルめっき6
を施した。
そして、このニッケルめっき6を施した上記タングステ
ンメタライズ層からなるターミナル2上面に、第1図に
示したように、4270イからなる細い円柱状をしたリ
ード3下端を当接させて、該リード3を上記ターミナル
2上方に起立させた。
そして、上記リード3をターミナル2上方に起立させた
状態で、リード3下部、リード3下端を当接させたター
ミナル2、該ターミナル周辺のムライトセラミック基板
1を800℃前後に予備加熱するとともに、銀72%、
銅28%の共晶ろうの80体積部中に該共晶ろうの熱膨
張率より小さいムライトセラミック基板!に近い熱膨張
率を持った粒径1μm以下のタングステン粉末5aを2
0体積部分散させて混入したろう材4を設けて、該ろう
材4を加熱して溶融させた状態にして上記リード3下部
周囲とムライトセラミック基板1表面のターミナル2a
に亙って付着させた後、該ろう材4を上記リード3下部
、ムライトセラミック基板1表面のターミナル2、該タ
ーミナル周辺のムライトセラミック基板lとともに冷却
し、上記ろう材4をリード3下部周囲とムライトセラミ
ック基板1表面のターミナル2に亙って隙間なく付着さ
せた状態で固化させた。
第1図に示したムライトセラミック基板のリード取り付
け構造は、以上のように構成した。
すると、上記ムライトセラミック基板1表面のターミナ
ル2に、ムライトセラミック基板lにクラックを生じさ
せずに、リード3をろう付け接続できた。
また、上記ムライトセラミック基板1表面のターミナル
2にろう付け接続したり一ド3の引張り強度を測定した
ところ、該リード3が6kg以上の引張り強度を持つこ
とが確認され、上述実施例の本発明のリード取り付け構
造を用いたムライトセラミック基板が実用上その使用に
十分耐え得る基板であることが判明した。
また、上述実施例に類似する実施例として、第1図と同
様なその表面にタングステンメタライズ層からなる回路
パターンのターミナル2を一体に備え、該ターミナル2
表面にニッケルめっき6を施したムライトセラミック基
板Iを設けて、該ムライトセラミック基板1表面のター
ミナル2上面に、4270イからなるリード3端部を、
銀72%、銅28%の共晶ろうの80体積部中に該共晶
ろうより熱膨張率の小さいムライトセラミック基板lに
近い熱膨張率を持った粒径1μm以下のモリブデン粉末
を20体積部分散させて混入したろう材4を用いて、第
1図に示したようにろう付け接続したところ、上記ムラ
イトセラミック基板1にクラックが生じないことが確認
された。また、上記ムライトセラミック基板1表面のタ
ーミナル2にろう付け接続したリード3の引張り強度を
測定したところ、6kg以上あり、上記本発明のリード
取り付け構造を用いたムライトセラミック基板が実用上
その使用に十分耐え得る基板であることが判明した。
さらに、上述各実施例に類似する実施例として、第1図
と同様なその表面にタングステンメタライズ層からなる
回路パターンのターミナル2を一体に備え、該ターミナ
ル2表面にニッケルめっき6を施したムライトセラミッ
ク基板lを設けて、該ムライトセラミック基板1表面の
ターミナル2上面に、4270イからなるリード3端部
を、銀72%、銅28%の共晶ろうの80体積部中に該
共晶ろうより熱膨張率の小さいムライトセラミック基板
1に近い熱膨張率を持った粒径1μm以下の酸化チタン
粉末を20体積部分散させて混入したろう材4を用いて
、第1図に示したようにろう付け接続したところ、上記
ムライトセラミック基板lにクラックが生じないことが
確認された。また、上記ムライトセラミック基板1表面
のターミナル2にろう付け接続したリード3の引張り強
度を測定したところ、6kg以上あり、上記本発明のリ
ード取り付け構造を用いたムライトセラミック基板が実
用上その使用に十分耐え得る基板であることが確認され
た。
また、上述各実施例に類似する実施例として、アルミナ
セラミックにホウケイ酸ガラスを混入させたセラミック
組成物を焼成して形成した、熱膨張率が約5xlO−@
/”Cの低温焼成セラミック基板1表面に銀メタライズ
層からなる回路パターンのターミナル2を一体に備えた
、第1図と同様な低温焼成セラミック基板lを設けて、
該セラミック基板1表面のターミナル2上面に、427
0イからなるリード3端部を、金とゲルマニウムからな
る共晶ろうの80体積部中に該共晶ろうより熱膨張率の
小さい低温焼成セラミック基板lに近い熱膨張率を持っ
た粒径1μm以下のタングステン粉末を20体積部分散
させて混入したろう材4を用いて、第1図に示したよう
にろう付け接続したところ、上記低温焼成セラミック基
板lにクラックが生じないことが確認された。また、上
記低温焼成セラミック基板1表面のターミナル2にろう
付け接続したリード3の引張り強度を測定したところ、
6kg以上あり、上記本発明のリード取り付け構造を用
いた低温焼成セラミック基板が実用上その使用に十分耐
え得る基板であることが確認された。
なお、上述各実施例において、ろう材4に混入させるタ
ングステン粉末、モリブデン粉末等の粉末5表面にニッ
ケルめっき、金めつき等の金属めっきを施せば、該金属
めっきを施した粉末5表面にろう材4が的確に密着して
粉末5とろう材4が一体化することとなって、該粉末5
を混入させたろう材4を用いてリード3端部をセラミッ
ク基板1表面の回路パターンのターミナル2に強固にろ
う付け接続できて都合が良い。
また、ろう材4に混入させる粉末5は、タングステン粉
末、モリブデン粉末等の金属粉末の外に、その表面が金
属化された、ろう材4が的確に密着する無機粉末でも良
い。
さらに、ろう材4に混入させる粉末5は、該ろう材4を
用いてリード3端部をろう付け接続するムライトセラミ
ック基板!や低温焼成セラミック基板lの熱膨張率に近
い熱膨張率を持った粉末が最適であるが、場合によって
は、上記セラミック基板1の熱膨張率より小さい零に近
い熱膨張率を持った粉末でも良く、該粉末5をろう材4
に混入すれば、ろう材4が冷却固化する際の収縮応力の
一部を上記粉末5で減殺して、リード3端部をセラミッ
ク基板1表面の回路パターンのターミナル2にろう付け
接続する際のセラミック基板lに掛かるろう材4の収縮
応力を弱めることができる。
また、セラミック基板1に、アルミナセラミック基板よ
りも強靭なものの、ろう材4との熱膨張率の差がアルミ
ナセラミック基板より大きな、窒化アルミニウム基板を
用いたセラミック基板1表面の回路パターンのターミナ
ル2にリード3をろう付け接続した際にも、該窒化アル
ミニウム基板にろう材4との熱膨張率の差によるクラッ
クが発生する場合があり、このような窒化アルミニウム
基板表面の回路パターンのターミナル2にも本発明のリ
ード取り付け構造を用いてリード3をろう付け接続すれ
ば、該窒化アルミニウム基板のクラック発生防止の有効
な解決手段となって都合が良い。
さらに、上述各実施例においては、いずれもセラミック
基体lであるセラミック基板lのリード取り付け構造に
ついて述べたが、脆弱なセラミック基体lであるセラミ
ックパッケージ表面の入出力用の回路パターンのターミ
ナル2にリード3端部をろう材4を用いてろう付け接続
する際のリード取り付け構造に上述各実施例と同様なリ
ード取り付け構造を用いても良く、そうすれば上述各実
施例と同様な作用、効果が得られることは言うまでもな
い。
[発明の効果] 以上説明したように、本発明のセラミック基体のリード
取り付け構造においては、セラミック基体表面の回鯖パ
ターンのターミナルにリード端部をろう付け接続するろ
う材に、該ろう材の熱膨張率より小さい熱膨張率を持っ
た粉末を混入させた。
従って、リード端部をセラミック基体表面の回路パター
ンのターミナルにろう付け接続した際に、セラミック基
体表面で冷却固化するろう材の収縮応力が、該ろう材に
混入した上記ろう材の熱膨張率より小さい熱膨張率を持
った粉末により弱められることとなる。
そのため、リード端部をセラミック基体表面の回路パタ
ーンのターミナルにろう付け接続した際に、セラミック
基体にクラックが生じて、セラミック基体の気密性が損
なわれたり、セラミック基体表面の回路パターンのター
ミナルとリード端部との接続強度が不安定となることが
ない。
【図面の簡単な説明】
第1図は本発明のり−ド゛取り付け構造を用いたムライ
トセラミック基板の一部破断正面図、第2図は従来のリ
ード取り付け構造を用いたムライトセラミック基板の一
部破断正面図である。 1・・セラミック基体、 2・・ターミナル、3・・リ
ード、 4・・ろう材、  5・・粉末、5a・・タン
グステン粉末。 特許出願人 新光電気工業株式会社

Claims (1)

    【特許請求の範囲】
  1. 1、セラミックパッケージ、セラミック基板等のセラミ
    ック基体表面の回路パターンのターミナルに、リード端
    部をろう材を用いてろう付け接続したセラミック基体に
    おいて、上記ろう材に、該ろう材より熱膨張率の小さい
    粉末を混入させたことを特徴とするセラミック基体のリ
    ード取り付け構造。
JP62308089A 1987-12-04 1987-12-04 セラミック基体のリード取り付け構造 Pending JPH01149378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62308089A JPH01149378A (ja) 1987-12-04 1987-12-04 セラミック基体のリード取り付け構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62308089A JPH01149378A (ja) 1987-12-04 1987-12-04 セラミック基体のリード取り付け構造

Publications (1)

Publication Number Publication Date
JPH01149378A true JPH01149378A (ja) 1989-06-12

Family

ID=17976733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62308089A Pending JPH01149378A (ja) 1987-12-04 1987-12-04 セラミック基体のリード取り付け構造

Country Status (1)

Country Link
JP (1) JPH01149378A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353378A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 半導体装置
US7663242B2 (en) 2001-05-24 2010-02-16 Lewis Brian G Thermal interface material and solder preforms

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61193473A (ja) * 1985-02-21 1986-08-27 Fujitsu Ltd 積層回路基板のピンリ−ド
JPS62197292A (ja) * 1986-02-24 1987-08-31 Mitsubishi Metal Corp Si半導体素子をCu基合金製リードフレームに少ない残留熱歪ではんだ付けする方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61193473A (ja) * 1985-02-21 1986-08-27 Fujitsu Ltd 積層回路基板のピンリ−ド
JPS62197292A (ja) * 1986-02-24 1987-08-31 Mitsubishi Metal Corp Si半導体素子をCu基合金製リードフレームに少ない残留熱歪ではんだ付けする方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353378A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 半導体装置
US7663242B2 (en) 2001-05-24 2010-02-16 Lewis Brian G Thermal interface material and solder preforms

Similar Documents

Publication Publication Date Title
US5121298A (en) Controlled adhesion conductor
JPH0294532A (ja) 半導体パッケージ及びそれを用いたコンピュータ
US5176853A (en) Controlled adhesion conductor
JPH04152642A (ja) 接着用ペースト
US4959751A (en) Ceramic hybrid integrated circuit having surface mount device solder stress reduction
JPH01149378A (ja) セラミック基体のリード取り付け構造
JPH022151A (ja) パッケージ構造体
JP2001102475A (ja) 半導体素子用パッケージおよびその実装構造
JPS5933851A (ja) 気密封止半導体容器
JP3432552B2 (ja) 窒化アルミニウム多層基板
JPH01149379A (ja) セラミック基体のリード取り付け構造
JPH05198708A (ja) 半導体集積回路装置
JP3692215B2 (ja) 配線基板の実装構造
JP2001244390A (ja) 半導体素子用パッケージおよびその実装構造
JPH0132364Y2 (ja)
JPH0572751B2 (ja)
JP2001102492A (ja) 配線基板およびその実装構造
JPH01151252A (ja) セラミックパッケージとその製造方法
JP2748776B2 (ja) Lsi実装体
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JPS6334962A (ja) パツケ−ジ構造体
JPH06232201A (ja) 半導体装置
JP2001244392A (ja) 半導体素子収納用パッケージおよびその実装構造
JPH10209213A (ja) 半導体装置およびその製造方法