JPH01146422A - Noise eliminating circuit - Google Patents

Abstract

PURPOSE:To prevent malfunction of the device due to noise invaded in a reception signal by using an output of a frequency-division means frequency-dividing a reference clock to be inputted to generate clocks with different periods so as to sample the input signal invaded with noise and applying logic processing to reproduce the signal into a signal from which the noise is rejected. CONSTITUTION:With an input signal mixed with noise B at level 0 as shown in figure a-1 fed to a shift register(SR) 2, the signal is sampled by a clock CK-1 having a sufficiently smaller period than the period of the input signal in the shift register and fetched sequentially and shifted and outputted in parallel. Since the outputs are ORed by an OR gate 22, the noise of 0 level is rejected. On the other hand, with an input signal mixed with noise B' at level 1 as shown in figure b-1 given, an output shown in figures b-3, 5 is obtained from the SR 21 and a D-FF 23. The signal is sampled by a CK-3 shown in figure a-6 and fetched in an SR 24, shifted and fed to an AND gate 25. Since not all 3-inputs go to 1, the output goes to 0 and the noise of level 1 is eliminated.

Description

【発明の詳細な説明】 〔概要〕 外部回路から送出された信号を線路を介して受信し、こ
の受信信号によって動作する装置で使用する雑音除去回
路に関し、 受信信号に混入した雑音による該装置の誤動作の可能性
をできるだけ少なくすることを目的とし、入力する基準
クロックを分周して周期の異なるクロックを生成する分
周手段と、該分周手段の出力を用いて雑音の混入した入
力信号をサンプリンクし、論理処理を行って雑音が除去
された信号に再生する再生手段とを有する様に構成する
。[Detailed Description of the Invention] [Summary] This invention relates to a noise removal circuit used in a device that receives a signal sent from an external circuit via a line and operates based on the received signal, and is capable of suppressing noise in the device due to noise mixed in the received signal. The purpose of this system is to reduce the possibility of malfunction as much as possible by dividing the input reference clock to generate clocks with different periods, and by using the output of the frequency dividing means to reduce the noise-containing input signal. and reproducing means for sampling and linking the signal and performing logical processing to reproduce the signal from which noise has been removed.

〔産業上の利用分野〕[Industrial application field]

本発明は外部回路から送出された信号を線路を介して受
信し、この受信信号によって動作する装置で使用する雑
音除去回路に関するものである。The present invention relates to a noise removal circuit that receives a signal sent from an external circuit via a line and is used in a device that operates based on the received signal.

例えば、外部のパーソナルコンピュータから送出された
信号を線路を介して受信し、この信号によってアラーム
を送出するアラーム盤では、線路より混入した雑音によ
って誤ったアラームが送出される可能性があるが、これ
をできるだけ少なくすることが必要である。For example, with an alarm board that receives a signal sent from an external personal computer via a line and sends out an alarm based on this signal, there is a possibility that false alarms may be sent out due to noise mixed in from the line. It is necessary to minimize it as much as possible.

〔従来の技術〕[Conventional technology]

第４図は従来例のブロック図、第５図は第４図の動作説
明図を示す。尚、第５図中の左側の符号は第４図中の同
じ符号の部分の波形を示す。以下、第５図を参照して第
４図の動作を説明する。FIG. 4 is a block diagram of a conventional example, and FIG. 5 is an explanatory diagram of the operation of FIG. 4. Note that the symbols on the left side of FIG. 5 indicate the waveforms of the portions with the same symbols in FIG. The operation shown in FIG. 4 will be explained below with reference to FIG.

先ず、第５図−■に示す様にＡの部分に雑音が混入して
Ｏになったｌのパルスが入力すると、抵抗Ｒとコンデン
サＣとで構成された積分器で積分されて第５図−■の実
線の様な波形が比較器ｌに加えられる。First, as shown in Figure 5-■, when a pulse of 1 is input which is O due to noise mixed into part A, it is integrated by an integrator consisting of a resistor R and a capacitor C. A waveform like the solid line -■ is applied to the comparator l.

そこで、この波形の振幅が基準電圧Ｖ。と比較され、第
５図−■の実線に示す様に雑音が除去されたパルスが取
り出されてアラーム盤（図示せず）に送出されるので、
ここから正しくアラームが送出される。Therefore, the amplitude of this waveform is the reference voltage V. The noise is removed from the pulse as shown by the solid line in Figure 5-■ and sent to the alarm board (not shown).
The alarm will be sent correctly from here.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、第５図−■のＡの部分が点線の様に幅が広い場
合には、第５図−■に示す様に積分波形の振幅が基準電
圧ｖ０よりも低くなるので、雑音を除去することができ
ない。However, if the width of the part A in Figure 5-■ is wide as shown by the dotted line, the amplitude of the integral waveform will be lower than the reference voltage v0, as shown in Figure 5-■, so noise should be removed. I can't.

このため、第５図−〇の点線の様に００部分を含む比較
器出力が送出されるのでアラーム盤は誤ったアラームを
送出する。For this reason, the comparator output including the 00 portion as shown by the dotted line in FIG. 5-0 is sent out, and the alarm board sends out a false alarm.

即ち、幅の広い雑音を除去することが困難であると云う
問題点がある。That is, there is a problem in that it is difficult to remove wide noise.

〔問題点を解決する為の手段〕[Means for solving problems]

第１図は本発明の原理ブロック図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.

図中、３は入力する基準クロックを分周して周期の異な
るクロックを生成する分周手段で、２は該分周手段の出
力を用いて雑音の混入した入力信号をサンプリンクし、
論理処理を行って雑音が除去された信号に再生する再生
手段である。In the figure, 3 is a frequency dividing means for dividing the input reference clock to generate clocks with different periods, 2 is a frequency dividing means for sampling and linking the input signal mixed with noise using the output of the frequency dividing means,
This is a reproduction means that performs logical processing to reproduce a signal from which noise has been removed.

〔作用〕[Effect]

本発明は内蔵の基準クロックを分周手段３で分周して周
期の異なるクロックを生成し、このクロックを用いて再
生手段２で雑音が混入した入力信号をサンプリングし、
論理和を取ることによりＬＨレベルの雑音を除去して雑
音が除去された信号に再生する。In the present invention, a built-in reference clock is frequency-divided by a frequency dividing means 3 to generate clocks with different periods, and using this clock, an input signal mixed with noise is sampled by a reproducing means 2,
By calculating the logical sum, LH level noise is removed and a noise-free signal is reproduced.

この様にサンプリングし、ディジタル処理で雑音を除去
するので幅の広い雑音も除去することが可能となる。尚
、除去する雑音の幅を理論的に規定できる。　　　− 〔実施例〕 第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図を示し、第３図（ａ）はＯレベルの雑音混
入、第３図（ｂｌはルベルの雑音混入の場合である。尚
、第３図の左側の符号は第２図中の同じ符号の部分の波
形を示す。By sampling in this way and removing noise through digital processing, it is possible to remove even a wide range of noise. Note that the width of noise to be removed can be theoretically defined. - [Embodiment] Fig. 2 is a block diagram of an embodiment of the present invention, Fig. 3 is an explanatory diagram of the operation of Fig. 2, Fig. 3(a) shows O-level noise contamination, is the case of Lebel's noise mixing.The symbols on the left side of FIG. 3 indicate the waveforms of the portions with the same symbols in FIG.

又、基準クロック発生器３１，２分周器３２．インバー
タ３３．ｎ分周器３４．へＮＯゲート３５は分周手段３
の構成部分、シフトレジスタ２Ｌ　２４．　ＯＲゲート
２２、Ｄタイプフリップフロップ２３．　ＡＮＤゲート
２５は再生手段２の構成部分を示す。Also, a reference clock generator 31, a frequency divider 32 . Inverter 33. n frequency divider 34. The NO gate 35 is the frequency dividing means 3
Components of shift register 2L 24. OR gate 22, D type flip-flop 23. AND gate 25 represents a component of reproducing means 2.

以下、シフトレジスタ２１は６段、シフトレジスタ２４
は３段として第３図を参照して第２図の動作を説明する
。ここで、第３図（ａｌ−■１■、■はクロックの立上
り点を示す。Below, the shift register 21 has six stages, and the shift register 24 has six stages.
The operation of FIG. 2 will be explained as three stages with reference to FIG. Here, in FIG. 3 (al-■1■, ■ indicates the rising point of the clock.

先ず、内蔵の基準クロック発生器３１からの基準クロッ
クをＤタイプフリラフフロップ（以下、　Ｄ−ＦＦと省
略する）３２で２分周して第３図（ａ）−■に示す様な
りロックＣＫ−１（以下、ＣＫ−１と省略する）を生成
した後、このＣＫ−１をインバータ３３を通して２クロ
ツクだけ位相シフトしたＣＫ−２を生成し、更にこのＣ
に−２をｎ分周器３４でｎ分周してＡＮＤゲート３５で
ＣＫ−１とＡＮＤを取ることにより、ＣＫ−１に同期し
たＣＫ−３が得られる（第３図（ａ）−■、■参照）。First, the reference clock from the built-in reference clock generator 31 is divided into two by a D-type frill-luff flop (hereinafter abbreviated as D-FF) 32, and the lock CK is generated as shown in FIG. 3(a)-■. -1 (hereinafter abbreviated as CK-1), this CK-1 is passed through an inverter 33 to generate CK-2, which is phase-shifted by two clocks, and then this C
-2 is divided by n by the n frequency divider 34 and ANDed with CK-1 by the AND gate 35 to obtain CK-3 synchronized with CK-1 (Fig. 3(a)-■ , see ■).

次に、第３図（ａ）−■に示す様なＯレベルの雑音Ｂが
混入した人力信号がシフトレジスタ（以下。Next, a human input signal mixed with O-level noise B as shown in FIG.

ＳＲと省略する）２１に加えられると、ここで入力信号
の周期に比して充分小さな周期を持つＣＫ−１でサンプ
リングされ、逐次取り込まれると共にシフトして並列で
出力されるが、この出力がＯＲゲート２２でＯＲが取ら
れるのでＯレベルの雑音は除去されるが、　ＯＲを取る
ことによりスパイク状のパルスが発生することがあるの
で、ＣＫ−２を用いてＤ−ＦＦ　２３で波形整形を行う
（第３図（ａ）−■、■参照）。21 (abbreviated as SR), it is sampled by CK-1, which has a sufficiently small period compared to the period of the input signal, and is taken in sequentially and shifted and output in parallel, but this output is Since the OR gate 22 performs an OR operation, O level noise is removed, but the OR operation may generate spike-like pulses, so the D-FF 23 uses the CK-2 to shape the waveform. (See Figure 3(a)-■, ■).

その後、再びＣＫ−３でサンプリングして上記と同様に
ＳＲ２４に逐次取り込まれると共にシフトして並列で出
力されるが、この出力がＡＮＤゲート２５でＡＮＤがと
られるので、第３図（ａｌ−■に示す様に０レヘルの雑
音が除去されると共に、　ＯＲゲートで伸張した幅が圧
縮され、再生された入力信号が得られる。After that, it is sampled again by CK-3 and is sequentially taken into the SR 24 in the same way as above, and shifted and outputted in parallel, but this output is ANDed by the AND gate 25, so as shown in FIG. As shown in the figure, the 0-level noise is removed, the width expanded by the OR gate is compressed, and a reproduced input signal is obtained.

一方、第３図（ｂ）−〇に示す様なルベルの雑音Ｂ′が
混入すると、ＳＲ２１及びＤ−ＦＦ　２３から第３図（
ｂｌ−■、■に示す出力が得られ、これが第３図ｆａ）
−■に示すＣＫ−３でサンプリングされてＳＲ２４に取
り込まれ、シフトしてＡＮＤゲート２５に加えられるが
、３人力が全て１になることはないので、出力がＯにな
りルベルの雑音は除去される。On the other hand, when Lebel's noise B' as shown in FIG.
The output shown in bl-■,■ is obtained, which is shown in Figure 3 fa)
-It is sampled by CK-3 shown in ■, taken into SR24, shifted and added to AND gate 25, but since all three inputs do not become 1, the output becomes O and Lebel's noise is removed. Ru.

即ち、ルベル、又は０レベルの雑音が混入してもディジ
タル的に処理しているので幅の広い雑音も除去すること
が可能である。これにより装置の誤動作が防止できる。That is, even if level or zero level noise is mixed in, it is digitally processed, so it is possible to remove even a wide range of noise. This can prevent malfunctions of the device.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明した様に本発明によれば幅の広い雑音
に対しても除去することが可能であると云う効果が得ら
れる。As described above in detail, according to the present invention, it is possible to remove even a wide range of noise.

これにより装置の誤動作が防止できる。This can prevent malfunctions of the device.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、 第４図は従来例のブロック図、 第５図は第４図の動作説明図を示す。 図において、 ２は再生手段、 ３は分周手段を示す。 本も朗の原理ブロック図 第　１　ｇ 本もＵ月の笑内致Ａり・ｊの７］・ツク呵箒　２　目 ■　！　（↑　１１１１１．１　　↑　１１１１■ （ｔ２．〕■　　　ｔｉｔ　　　↑　　１１１１　　　
↑　　↑　　↑　　ｔＢ■ ■　　↑　　　　１　　　１　　　１　　　　↑勇５２
　しＪＬｆ）圭ηイｔ４后ビバ匹丁に追炭イ列Ｑ７°口
・、７り図 ギ＋回Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram of an embodiment of the invention, Fig. 3 is an explanatory diagram of the operation of Fig. 2, Fig. 4 is a block diagram of a conventional example, and Fig. 5 is a block diagram of an embodiment of the present invention. The operation explanatory diagram of FIG. 4 is shown. In the figure, 2 represents a reproducing means, and 3 represents a frequency dividing means. Honmoro's Principle Block Diagram No. 1 g Honmoro U Month's Laughter Inclusion Ari・J's 7]・Tsuku 呵 Hoki 2nd ■! (↑ 11111.1 ↑ 1111■ (t2.)■ tit ↑ 1111
↑ ↑ ↑ tB ■ ■ ↑ 1 1 1 ↑Yuu 52
し JLf) Kei η it t4 after the viva animal, the additional coal I row Q7 ° mouth・, 7 Rizugi + times

Claims (1)

【特許請求の範囲】 入力する基準クロックを分周して周期の異なるクロック
を生成する分周手段（３）と、 該分周手段の出力を用いて雑音の混入した入力信号をサ
ンプリンクし、論理処理を行って雑音が除去された信号
に再生する再生手段（２）とを有することを特徴とする
雑音除去回路。[Scope of Claims] Frequency dividing means (3) for dividing an input reference clock to generate clocks with different periods; sampling and linking an input signal mixed with noise using the output of the frequency dividing means; 1. A noise removal circuit comprising: reproduction means (2) for performing logical processing and reproducing a signal from which noise has been removed.