JPH01145580A - 異常信号検出回路 - Google Patents
異常信号検出回路Info
- Publication number
- JPH01145580A JPH01145580A JP30360587A JP30360587A JPH01145580A JP H01145580 A JPH01145580 A JP H01145580A JP 30360587 A JP30360587 A JP 30360587A JP 30360587 A JP30360587 A JP 30360587A JP H01145580 A JPH01145580 A JP H01145580A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- counter
- input signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 title claims abstract description 12
- 230000000630 rising effect Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 11
- 238000003708 edge detection Methods 0.000 claims description 6
- 230000005856 abnormality Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、外部から供給される入力信号の周期が正常か否
かを検出する際に使用される異常信号検出回路に関し、 該入力信号の周期が長くなった時に誤りなく異常を検出
できる様にすることを目的とし、基本信号を分周して得
られた分周信号の立上りを検出する分周・立上り検出器
と、該分周・立上り検出手段からの立上り検出信号で初
期化された後。
かを検出する際に使用される異常信号検出回路に関し、 該入力信号の周期が長くなった時に誤りなく異常を検出
できる様にすることを目的とし、基本信号を分周して得
られた分周信号の立上りを検出する分周・立上り検出器
と、該分周・立上り検出手段からの立上り検出信号で初
期化された後。
入力信号をカウントするカウンタと、該入力信号の1ク
ロック前のカウンタ出力と現在のカウンタ出力とを比較
して同一状態であれば異常出力を送出する検出器とを有
する様に構成する。
ロック前のカウンタ出力と現在のカウンタ出力とを比較
して同一状態であれば異常出力を送出する検出器とを有
する様に構成する。
本発明は2例えば外部から供給される入力信号の周期が
正常か否かを検出する際に使用される異常信号検出回路
に関するものである。
正常か否かを検出する際に使用される異常信号検出回路
に関するものである。
例えば、装置が外部のクロック発生器から供給される基
準クロックを用いて動作している場合、この基準クロッ
クに2例えば高周波雑音が重畳して周期が短くなったり
、又はクロックが欠けて周期が長(なった時には装置が
誤動作する。
準クロックを用いて動作している場合、この基準クロッ
クに2例えば高周波雑音が重畳して周期が短くなったり
、又はクロックが欠けて周期が長(なった時には装置が
誤動作する。
そこで、内部で発生した基本クロックと比較してこの基
準クロックが正常か異常かを検出し、異常の時にはアラ
ームを送出する必要があるが、基準クロックの周期が基
本タロツクの周期より長くなっても誤りなく検出できる
ことが必要である。
準クロックが正常か異常かを検出し、異常の時にはアラ
ームを送出する必要があるが、基準クロックの周期が基
本タロツクの周期より長くなっても誤りなく検出できる
ことが必要である。
第4図は従来例のブロック図、第5図は第4図の動作説
明図で、第5図(a)は入力信号の周期が基本信号の周
期と等しい場合の動作説明図、第5図(b)は入力信号
の周期が基本信号の周期より短い場合の動作説明図を示
す。以下、第5図を参照して第4図の動作を説明する。
明図で、第5図(a)は入力信号の周期が基本信号の周
期と等しい場合の動作説明図、第5図(b)は入力信号
の周期が基本信号の周期より短い場合の動作説明図を示
す。以下、第5図を参照して第4図の動作を説明する。
先ず、第5図(al−■に示す様な基本信号(上記の基
本クロックに対応)が入力して立上り検出器1でそのま
まの信号成分と、複数個のインバータが直列接続された
部分を通過して位相シフトした信号成分とがNANDゲ
ートを通ることにより、第5図(a)−■に示す様な立
上り点が検出され、立上り検出信号がカウンタ2のクリ
ア(CLR)端子に加えられて、このカウンタをクリア
する。
本クロックに対応)が入力して立上り検出器1でそのま
まの信号成分と、複数個のインバータが直列接続された
部分を通過して位相シフトした信号成分とがNANDゲ
ートを通ることにより、第5図(a)−■に示す様な立
上り点が検出され、立上り検出信号がカウンタ2のクリ
ア(CLR)端子に加えられて、このカウンタをクリア
する。
一方、このカウンタ2には第5図(al−〇に示す様な
入力信号(上記の基準クロックに対応)が加えられるの
で0から1にカウントアツプするが。
入力信号(上記の基準クロックに対応)が加えられるの
で0から1にカウントアツプするが。
次の立上り検出信号がCLR端子に入力するのでクリア
されて0になる。しかし、次の入力信号で再びカウント
値が1になるが、立上り信号で再びクリアされると云う
動作を繰り返す(第5図(a)−■参照)。
されて0になる。しかし、次の入力信号で再びカウント
値が1になるが、立上り信号で再びクリアされると云う
動作を繰り返す(第5図(a)−■参照)。
この時、カウンタ2のQ、 、Q、 、Q、出力、イン
バータ31. NANDゲート32の出力はOの為にD
−FF33の出力はOとなり異常信号のアラームは送出
されない(第5図(al−■参照)。
バータ31. NANDゲート32の出力はOの為にD
−FF33の出力はOとなり異常信号のアラームは送出
されない(第5図(al−■参照)。
次に、第5図(b)−■に示す様に入力信号の*印の部
分に雑音が重畳して基本信号の周期よりも短くなった時
、カウンタ2のカウント値はクリアされないので1から
2にカウントアンプする(第5図(b)−■参照)。こ
の時、カウンタ口、の出力は1、Q、、Q、の出力はO
となるのでNANDゲート32からlがD−FF 33
に入力し、ここからの出力1がアラームとして送出され
、入力信号の異常が通知される。
分に雑音が重畳して基本信号の周期よりも短くなった時
、カウンタ2のカウント値はクリアされないので1から
2にカウントアンプする(第5図(b)−■参照)。こ
の時、カウンタ口、の出力は1、Q、、Q、の出力はO
となるのでNANDゲート32からlがD−FF 33
に入力し、ここからの出力1がアラームとして送出され
、入力信号の異常が通知される。
ここで、入力信号の周期が基本信号の周期よりも長い時
は、第5図(alの様に立上り検出信号でカウンタ2が
クリアされた後、入力信号でカウント値が1になっても
2次の入力信号がカウンタに入るまでに、n個の立上り
検出信号が入力してn回りリアされるのでOがn個連続
する。
は、第5図(alの様に立上り検出信号でカウンタ2が
クリアされた後、入力信号でカウント値が1になっても
2次の入力信号がカウンタに入るまでに、n個の立上り
検出信号が入力してn回りリアされるのでOがn個連続
する。
そして、この状態が繰り返されるので01 +QC+Q
D出力は常にOとなり、上記の正常時と同じ状態となっ
て異常信号のアラームは送出されないと云う問題点があ
る。
D出力は常にOとなり、上記の正常時と同じ状態となっ
て異常信号のアラームは送出されないと云う問題点があ
る。
第1図は本発明の原理ブロック図を示す。
図中、4は基本信号を分周して得られた分周信号の立上
りを検出する分周・立上り検出器で、5は該分周・立上
り検出手段からの立上り検出信号で初期化された後、入
力信号をカウントするカウンタである。又、6は該入力
信号の1クロック前のカウンタ出力と現在のカウンタ出
力とを比較して同一状態であれば異常出力を送出する検
出器である。
りを検出する分周・立上り検出器で、5は該分周・立上
り検出手段からの立上り検出信号で初期化された後、入
力信号をカウントするカウンタである。又、6は該入力
信号の1クロック前のカウンタ出力と現在のカウンタ出
力とを比較して同一状態であれば異常出力を送出する検
出器である。
本発明は基本信号の一周期の間に入力信号が何回くるか
により異常を検出するものであり、基本信号と入力信号
との周期が一致しているとカウンタ5のQA比出力10
10を繰り返し、入力信号が基本信号の周期よりも長い
場合には100・・100・・となり、入力信号が基本
信号の周期よりも短い場合にはカウンタはカウント値3
(10進数)を出力する。
により異常を検出するものであり、基本信号と入力信号
との周期が一致しているとカウンタ5のQA比出力10
10を繰り返し、入力信号が基本信号の周期よりも長い
場合には100・・100・・となり、入力信号が基本
信号の周期よりも短い場合にはカウンタはカウント値3
(10進数)を出力する。
そこで、現在のカウンタ出力と入力信号の1クロック前
のカウンタ出力とを検出器6で比較して全て異符号であ
れば正常、同符号があれば異常としてアラームを送出す
る様な構成にした。
のカウンタ出力とを検出器6で比較して全て異符号であ
れば正常、同符号があれば異常としてアラームを送出す
る様な構成にした。
これにより、入力信号の周期が基本信号の周期より長い
場合でも異常を検出することができる。
場合でも異常を検出することができる。
第2図は本発明の実施例のブロック図、第3図は第2図
の動作説明図で、第3図(a)は入力信号が基本信号の
周期よりも長い場合の動作説明図、第3図fb)は入力
信号が基本信号の周期よりも短い場合の動作説明図を示
す。ここで、第3図左側の符号は第2図中の同じ符号の
部分の波形を示す。以下、分周数は2として第3図を参
照して第2図の動作を説明する。
の動作説明図で、第3図(a)は入力信号が基本信号の
周期よりも長い場合の動作説明図、第3図fb)は入力
信号が基本信号の周期よりも短い場合の動作説明図を示
す。ここで、第3図左側の符号は第2図中の同じ符号の
部分の波形を示す。以下、分周数は2として第3図を参
照して第2図の動作を説明する。
(1)入力信号が基本信号の周期よりも長い場合先ず、
入力した基本信号をo−pp 41で2分周した後、立
上り検出器42で立上り点を検出して得られた立上り検
出信号Cでカウンタ5をクリアする(第3図(a)−■
〜■参照)。
入力した基本信号をo−pp 41で2分周した後、立
上り検出器42で立上り点を検出して得られた立上り検
出信号Cでカウンタ5をクリアする(第3図(a)−■
〜■参照)。
一方、第3図fa)−■に示す様な入力信号がカウンタ
5に加えられるので、カウント値が1(Qa=1.(1
m・0)になるが、立上り検出信号dでカウンタ5はク
リアされるのでカウント値が0 (QA =O。
5に加えられるので、カウント値が1(Qa=1.(1
m・0)になるが、立上り検出信号dでカウンタ5はク
リアされるのでカウント値が0 (QA =O。
Q* =0 )となり、この状態で更に立上り検出信号
eでクリアされ、結局、カウンタ5のQA、Q、出力は
第3図(a)−〇、■に示す様になるので、NANDゲ
ート61から出力1がD−FF62のプリセット(pr
e)端子に加えられる。
eでクリアされ、結局、カウンタ5のQA、Q、出力は
第3図(a)−〇、■に示す様になるので、NANDゲ
ート61から出力1がD−FF62のプリセット(pr
e)端子に加えられる。
ここで、D−FF 62のプリセット端子に1が加えら
れると10端子の出力はD端子に入力するQAの1クロ
ック遅延したものとなり、0が加えられるとQAの状態
に無関係に1が出力される。
れると10端子の出力はD端子に入力するQAの1クロ
ック遅延したものとなり、0が加えられるとQAの状態
に無関係に1が出力される。
そして、EX−NORゲート63で現在のQA比出力入
力信号の1クロック前のQA比出力を比較して同符号の
部分で異常が検出でき、これを保持することによりアラ
ームが送出される(第3図ta+−■参照)。
力信号の1クロック前のQA比出力を比較して同符号の
部分で異常が検出でき、これを保持することによりアラ
ームが送出される(第3図ta+−■参照)。
(2)入力信号が基本信号の周期よりも短い場合(11
項と同様に立上り検出信号Cでカウンタ5をクリアした
後、第3図(b)−■に示す入力信号でカウンタ5はカ
ウントアツプし、QA +ロ、出力はOO,10,01
,11と変化するが+QA+QB出力が共に1の時に立
上り検出信号dでカウンタ5はクリアされ9口、、Q、
出力はOOからカウント動作を繰り返す(第3図(b)
−〇、■参照)。
項と同様に立上り検出信号Cでカウンタ5をクリアした
後、第3図(b)−■に示す入力信号でカウンタ5はカ
ウントアツプし、QA +ロ、出力はOO,10,01
,11と変化するが+QA+QB出力が共に1の時に立
上り検出信号dでカウンタ5はクリアされ9口、、Q、
出力はOOからカウント動作を繰り返す(第3図(b)
−〇、■参照)。
さて、D−FF 62のD端子にはOA比出力加えられ
るので、(1)項と同様に1クロツタ遅延したQ端子出
力が得られEX−NORゲート63に加えられる。−方
、ここにはカウンタのQA比出力直接加えられているの
で比較されて第3図(bl−〇に示す様な出力が得られ
、■の点で信号の異常を示すアラームが送出される。
るので、(1)項と同様に1クロツタ遅延したQ端子出
力が得られEX−NORゲート63に加えられる。−方
、ここにはカウンタのQA比出力直接加えられているの
で比較されて第3図(bl−〇に示す様な出力が得られ
、■の点で信号の異常を示すアラームが送出される。
尚、上記の様にpre端子がOの時、(第3図fb)−
〇の*印の部分でカウンタ5のQ7.QIl出力のNA
NO出力)Q端子の出力はlになっている。
〇の*印の部分でカウンタ5のQ7.QIl出力のNA
NO出力)Q端子の出力はlになっている。
即ち、入力信号の周期が基本信号の周期より長くても、
短くても異常信号を送出することが出来る。
短くても異常信号を送出することが出来る。
以上詳細に説明した様に本発明によれば、入力信号の周
期が基本信号の周期より長くても異常信号を送出するこ
とが出来ると云う効果がある。
期が基本信号の周期より長くても異常信号を送出するこ
とが出来ると云う効果がある。
第1図は本発明の原理ブロック図、
第2図は本発明の実施例のブロック図、第3図は第2図
の動作説明図、 第4図は従来例のブロック図、 第5図は第4図の動作説明図を示す。 図において、 4は分周・立上り検出器、 5はカウンタ、 6は検出器台を示す。 木発軒し原理ブσ・77回 阜 1 図 軍 2 図 (α) ^、力′イ乞1号正給「9 第4 図のすカイ¥厳4 Er珂 しJ算 5 薗 e ■ O■ O■′O・ ■ ■ ■ ■ ■ O■ ■
の動作説明図、 第4図は従来例のブロック図、 第5図は第4図の動作説明図を示す。 図において、 4は分周・立上り検出器、 5はカウンタ、 6は検出器台を示す。 木発軒し原理ブσ・77回 阜 1 図 軍 2 図 (α) ^、力′イ乞1号正給「9 第4 図のすカイ¥厳4 Er珂 しJ算 5 薗 e ■ O■ O■′O・ ■ ■ ■ ■ ■ O■ ■
Claims (1)
- 基本信号を分周して得られた分周信号の立上りを検出
する分周・立上り検出器(4)と、該分周・立上り検出
手段からの立上り検出信号で初期化された後、入力信号
をカウントするカウンタ(5)と、該入力信号の1クロ
ック前のカウンタ出力と現在のカウンタ出力とを比較し
て同一状態であれば異常出力を送出する検出器(6)と
を有することを特徴とする異常信号検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30360587A JPH01145580A (ja) | 1987-12-01 | 1987-12-01 | 異常信号検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30360587A JPH01145580A (ja) | 1987-12-01 | 1987-12-01 | 異常信号検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01145580A true JPH01145580A (ja) | 1989-06-07 |
Family
ID=17923006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30360587A Pending JPH01145580A (ja) | 1987-12-01 | 1987-12-01 | 異常信号検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01145580A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4741595B2 (ja) * | 2005-08-18 | 2011-08-03 | 赤塩 有佳里 | トレーラ類の操舵装置 |
JP2014077784A (ja) * | 2012-10-05 | 2014-05-01 | Lsis Co Ltd | パルス信号に対する遮断周波数検出装置及びその方法 |
-
1987
- 1987-12-01 JP JP30360587A patent/JPH01145580A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4741595B2 (ja) * | 2005-08-18 | 2011-08-03 | 赤塩 有佳里 | トレーラ類の操舵装置 |
JP2014077784A (ja) * | 2012-10-05 | 2014-05-01 | Lsis Co Ltd | パルス信号に対する遮断周波数検出装置及びその方法 |
US9088286B2 (en) | 2012-10-05 | 2015-07-21 | Lsis Co., Ltd. | Method and apparatus for detecting cut-off frequency of pulse signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5157699A (en) | Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input | |
EP1318604B1 (en) | Digitally programmable converter for reducing the duty cycle range of a pulse-width modulation code | |
JPH01145580A (ja) | 異常信号検出回路 | |
JPS62251674A (ja) | 周波数異常検出回路 | |
JPH0483425A (ja) | パルス発生回路 | |
JPH08316946A (ja) | クロック断検出回路 | |
JPH04306930A (ja) | クロック異常検出器 | |
US5057963A (en) | Opposite phase detecting device for alternating current electrical equipment | |
JP3586578B2 (ja) | エッジ検出回路 | |
JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 | |
JPH03250226A (ja) | ウォッチドッグタイマー | |
JP3110028B2 (ja) | クロツク発振異常検出回路 | |
KR900005307Y1 (ko) | 주파수 변화 감지회로 | |
JP2602404Y2 (ja) | カウンタ回路 | |
JP2606569B2 (ja) | フレームパルス出力監視回路 | |
JP3842880B2 (ja) | クロックの周波数異常検出回路および方法 | |
SU1182668A1 (ru) | Делитель частоты следовани импульсов | |
JPS62232016A (ja) | クロツク断検出回路 | |
KR0120029Y1 (ko) | 오신호 감지회로 | |
JPH0934751A (ja) | マイクロコンピュータのウォッチドッグタイマ回路 | |
JP2658126B2 (ja) | 入力周波数の発生装置 | |
JPH05111166A (ja) | 交流電源装置の位相差検出回路 | |
JPH05219097A (ja) | タイミング信号監視回路 | |
JPS61131654A (ja) | 3状態信号復号方式 | |
JPS61105147A (ja) | クロツク断検出回路 |