JPH01145580A - 異常信号検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えば、外部から供給される入力信号の周期が正常か否
かを検出する際に使用される異常信号検出回路に関し、 該入力信号の周期が長くなった時に誤りなく異常を検出
できる様にすることを目的とし、基本信号を分周して得
られた分周信号の立上りを検出する分周・立上り検出器
と、該分周・立上り検出手段からの立上り検出信号で初
期化された後。

入力信号をカウントするカウンタと、該入力信号の１ク
ロック前のカウンタ出力と現在のカウンタ出力とを比較
して同一状態であれば異常出力を送出する検出器とを有
する様に構成する。

〔産業上の利用分野〕

本発明は２例えば外部から供給される入力信号の周期が
正常か否かを検出する際に使用される異常信号検出回路
に関するものである。

例えば、装置が外部のクロック発生器から供給される基
準クロックを用いて動作している場合、この基準クロッ
クに２例えば高周波雑音が重畳して周期が短くなったり
、又はクロックが欠けて周期が長（なった時には装置が
誤動作する。

そこで、内部で発生した基本クロックと比較してこの基
準クロックが正常か異常かを検出し、異常の時にはアラ
ームを送出する必要があるが、基準クロックの周期が基
本タロツクの周期より長くなっても誤りなく検出できる
ことが必要である。

〔従来の技術〕

第４図は従来例のブロック図、第５図は第４図の動作説
明図で、第５図（ａ）は入力信号の周期が基本信号の周
期と等しい場合の動作説明図、第５図（ｂ）は入力信号
の周期が基本信号の周期より短い場合の動作説明図を示
す。以下、第５図を参照して第４図の動作を説明する。

先ず、第５図（ａｌ−■に示す様な基本信号（上記の基
本クロックに対応）が入力して立上り検出器１でそのま
まの信号成分と、複数個のインバータが直列接続された
部分を通過して位相シフトした信号成分とがＮＡＮＤゲ
ートを通ることにより、第５図（ａ）−■に示す様な立
上り点が検出され、立上り検出信号がカウンタ２のクリ
ア（ＣＬＲ）端子に加えられて、このカウンタをクリア
する。

一方、このカウンタ２には第５図（ａｌ−〇に示す様な
入力信号（上記の基準クロックに対応）が加えられるの
で０から１にカウントアツプするが。

次の立上り検出信号がＣＬＲ端子に入力するのでクリア
されて０になる。しかし、次の入力信号で再びカウント
値が１になるが、立上り信号で再びクリアされると云う
動作を繰り返す（第５図（ａ）−■参照）。

この時、カウンタ２のＱ、　、Ｑ、　、Ｑ、出力、イン
バータ３１．　ＮＡＮＤゲート３２の出力はＯの為にＤ
−ＦＦ３３の出力はＯとなり異常信号のアラームは送出
されない（第５図（ａｌ−■参照）。

次に、第５図（ｂ）−■に示す様に入力信号の＊印の部
分に雑音が重畳して基本信号の周期よりも短くなった時
、カウンタ２のカウント値はクリアされないので１から
２にカウントアンプする（第５図（ｂ）−■参照）。こ
の時、カウンタ口、の出力は１、Ｑ、、Ｑ、の出力はＯ
となるのでＮＡＮＤゲート３２からｌがＤ−ＦＦ　３３
に入力し、ここからの出力１がアラームとして送出され
、入力信号の異常が通知される。

〔発明が解決しようとする問題点〕

ここで、入力信号の周期が基本信号の周期よりも長い時
は、第５図（ａｌの様に立上り検出信号でカウンタ２が
クリアされた後、入力信号でカウント値が１になっても
２次の入力信号がカウンタに入るまでに、ｎ個の立上り
検出信号が入力してｎ回りリアされるのでＯがｎ個連続
する。

そして、この状態が繰り返されるので０１　＋ＱＣ＋Ｑ
Ｄ出力は常にＯとなり、上記の正常時と同じ状態となっ
て異常信号のアラームは送出されないと云う問題点があ
る。

〔問題点を解決する為の手段〕

第１図は本発明の原理ブロック図を示す。

図中、４は基本信号を分周して得られた分周信号の立上
りを検出する分周・立上り検出器で、５は該分周・立上
り検出手段からの立上り検出信号で初期化された後、入
力信号をカウントするカウンタである。又、６は該入力
信号の１クロック前のカウンタ出力と現在のカウンタ出
力とを比較して同一状態であれば異常出力を送出する検
出器である。

〔作用〕

本発明は基本信号の一周期の間に入力信号が何回くるか
により異常を検出するものであり、基本信号と入力信号
との周期が一致しているとカウンタ５のＱＡ比出力１０
１０を繰り返し、入力信号が基本信号の周期よりも長い
場合には１００・・１００・・となり、入力信号が基本
信号の周期よりも短い場合にはカウンタはカウント値３
（１０進数）を出力する。

そこで、現在のカウンタ出力と入力信号の１クロック前
のカウンタ出力とを検出器６で比較して全て異符号であ
れば正常、同符号があれば異常としてアラームを送出す
る様な構成にした。

これにより、入力信号の周期が基本信号の周期より長い
場合でも異常を検出することができる。

〔実施例〕

第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図で、第３図（ａ）は入力信号が基本信号の
周期よりも長い場合の動作説明図、第３図ｆｂ）は入力
信号が基本信号の周期よりも短い場合の動作説明図を示
す。ここで、第３図左側の符号は第２図中の同じ符号の
部分の波形を示す。以下、分周数は２として第３図を参
照して第２図の動作を説明する。

（１）入力信号が基本信号の周期よりも長い場合先ず、
入力した基本信号をｏ−ｐｐ　４１で２分周した後、立
上り検出器４２で立上り点を検出して得られた立上り検
出信号Ｃでカウンタ５をクリアする（第３図（ａ）−■
〜■参照）。

一方、第３図ｆａ）−■に示す様な入力信号がカウンタ
５に加えられるので、カウント値が１（Ｑａ＝１．（１
ｍ・０）になるが、立上り検出信号ｄでカウンタ５はク
リアされるのでカウント値が０　（ＱＡ　＝Ｏ。

Ｑ＊　＝０　）となり、この状態で更に立上り検出信号
ｅでクリアされ、結局、カウンタ５のＱＡ、Ｑ、出力は
第３図（ａ）−〇、■に示す様になるので、ＮＡＮＤゲ
ート６１から出力１がＤ−ＦＦ６２のプリセット（ｐｒ
ｅ）端子に加えられる。

ここで、Ｄ−ＦＦ　６２のプリセット端子に１が加えら
れると１０端子の出力はＤ端子に入力するＱＡの１クロ
ック遅延したものとなり、０が加えられるとＱＡの状態
に無関係に１が出力される。

そして、ＥＸ−ＮＯＲゲート６３で現在のＱＡ比出力入
力信号の１クロック前のＱＡ比出力を比較して同符号の
部分で異常が検出でき、これを保持することによりアラ
ームが送出される（第３図ｔａ＋−■参照）。

（２）入力信号が基本信号の周期よりも短い場合（１１
項と同様に立上り検出信号Ｃでカウンタ５をクリアした
後、第３図（ｂ）−■に示す入力信号でカウンタ５はカ
ウントアツプし、ＱＡ　＋ロ、出力はＯＯ，１０，０１
，１１と変化するが＋ＱＡ＋ＱＢ出力が共に１の時に立
上り検出信号ｄでカウンタ５はクリアされ９口、、Ｑ、
出力はＯＯからカウント動作を繰り返す（第３図（ｂ）
−〇、■参照）。

さて、Ｄ−ＦＦ　６２のＤ端子にはＯＡ比出力加えられ
るので、（１）項と同様に１クロツタ遅延したＱ端子出
力が得られＥＸ−ＮＯＲゲート６３に加えられる。−方
、ここにはカウンタのＱＡ比出力直接加えられているの
で比較されて第３図（ｂｌ−〇に示す様な出力が得られ
、■の点で信号の異常を示すアラームが送出される。

尚、上記の様にｐｒｅ端子がＯの時、（第３図ｆｂ）−
〇の＊印の部分でカウンタ５のＱ７．ＱＩｌ出力のＮＡ
ＮＯ出力）Ｑ端子の出力はｌになっている。

即ち、入力信号の周期が基本信号の周期より長くても、
短くても異常信号を送出することが出来る。

〔発明の効果〕

以上詳細に説明した様に本発明によれば、入力信号の周
期が基本信号の周期より長くても異常信号を送出するこ
とが出来ると云う効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、 第４図は従来例のブロック図、 第５図は第４図の動作説明図を示す。 図において、 ４は分周・立上り検出器、 ５はカウンタ、 ６は検出器台を示す。 木発軒し原理ブσ・７７回 阜　１　　図 軍　２　図 （α）　＾、力′イ乞１号正給「９ 第４　図のすカイ￥厳４　Ｅｒ珂　しＪ算　５　薗 ｅ　■　Ｏ■　Ｏ■′Ｏ・　■ ■　■　■　■　Ｏ■　■

Claims (1)

【特許請求の範囲】
1. 　基本信号を分周して得られた分周信号の立上りを検出
   する分周・立上り検出器（４）と、該分周・立上り検出
   手段からの立上り検出信号で初期化された後、入力信号
   をカウントするカウンタ（５）と、該入力信号の１クロ
   ック前のカウンタ出力と現在のカウンタ出力とを比較し
   て同一状態であれば異常出力を送出する検出器（６）と
   を有することを特徴とする異常信号検出回路。