JP2658126B2 - 入力周波数の発生装置 - Google Patents
入力周波数の発生装置Info
- Publication number
- JP2658126B2 JP2658126B2 JP3313388A JP3313388A JP2658126B2 JP 2658126 B2 JP2658126 B2 JP 2658126B2 JP 3313388 A JP3313388 A JP 3313388A JP 3313388 A JP3313388 A JP 3313388A JP 2658126 B2 JP2658126 B2 JP 2658126B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input
- clock
- dividing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は遠隔制御信号を受信しその信号を再構成して
送信する遠隔制御装置や、遠隔制御信号中継局等に使用
する遠隔制御信号の搬送波を受信し同じ周波数の搬送波
を発生する入力周波数の発生装置に関する。
送信する遠隔制御装置や、遠隔制御信号中継局等に使用
する遠隔制御信号の搬送波を受信し同じ周波数の搬送波
を発生する入力周波数の発生装置に関する。
従来の技術 従来この種の入力周波数の発生装置は特開昭60−2548
98号公報に記載されているように入力搬送波のパルスの
数を数え、入力搬送波の持続時間のタイミングをとり、
パルスの数を持続時間で除すことにより入力搬送波の周
波数を計算する周波数決定手段と、その周波数を再発生
するために回路内で使用されるクロックを分周する搬送
波発生手段とを備えていた。第6図a,bはその構成を示
すブロック図と入力5の波形図である。パルス数カウン
ター部1は入力5のパルス11からパルス12までNカウン
トする。Nカウントに対する持続時間の期待値はT1であ
る。ここでパルス11′とパルス12′はそれぞれパルス11
とパルス12が正しいパルス巾の場合を示す。またパルス
13はパルス12′の次に続くパルスが存在した場合を示
す。しかしながら図示しない入力5の波形を発生する発
生手段の回路構成によっては入力5の開始と終了時にパ
ルス11,12のようにパルス巾が短かくなることがある。
そして持続時間はその検出方法によりT2又はT3を得る。
98号公報に記載されているように入力搬送波のパルスの
数を数え、入力搬送波の持続時間のタイミングをとり、
パルスの数を持続時間で除すことにより入力搬送波の周
波数を計算する周波数決定手段と、その周波数を再発生
するために回路内で使用されるクロックを分周する搬送
波発生手段とを備えていた。第6図a,bはその構成を示
すブロック図と入力5の波形図である。パルス数カウン
ター部1は入力5のパルス11からパルス12までNカウン
トする。Nカウントに対する持続時間の期待値はT1であ
る。ここでパルス11′とパルス12′はそれぞれパルス11
とパルス12が正しいパルス巾の場合を示す。またパルス
13はパルス12′の次に続くパルスが存在した場合を示
す。しかしながら図示しない入力5の波形を発生する発
生手段の回路構成によっては入力5の開始と終了時にパ
ルス11,12のようにパルス巾が短かくなることがある。
そして持続時間はその検出方法によりT2又はT3を得る。
演算部3では入力5の周波数を演算し次の結果とな
る。
る。
この結果に応じて分周部4の分周比を切換えることに
より入力5に相当する周波数の出力10を得る。
より入力5に相当する周波数の出力10を得る。
発明が解決しようとする課題 しかしながら、入力5の開始と終了時点のパルス巾が
短かくなることがあるため上記従来の入力周波数の発生
装置ではパルスの持続時間に誤差を生じるため演算結果
である認識周波数にも誤差を生じる。また演算結果をよ
り正確にするためにはパルスの持続時間が長い方がよく
従ってパルス数カウンター部1,持続時間カウンター部2,
演算部3の扱うデータ長が長くなり回路的に大きくなる
という欠点があった。さらにパルス数カウンター部1と
持続時間カウンター部2と演算部3から成る入力周波数
認識手段における量子化誤差と演算部3と分周部4から
成る周波数発生手段における量子化誤差との発生過程が
それぞれ異なるため誤差が累積し、入力周波数と発生周
波数との差が大きくなるという欠点もあった。
短かくなることがあるため上記従来の入力周波数の発生
装置ではパルスの持続時間に誤差を生じるため演算結果
である認識周波数にも誤差を生じる。また演算結果をよ
り正確にするためにはパルスの持続時間が長い方がよく
従ってパルス数カウンター部1,持続時間カウンター部2,
演算部3の扱うデータ長が長くなり回路的に大きくなる
という欠点があった。さらにパルス数カウンター部1と
持続時間カウンター部2と演算部3から成る入力周波数
認識手段における量子化誤差と演算部3と分周部4から
成る周波数発生手段における量子化誤差との発生過程が
それぞれ異なるため誤差が累積し、入力周波数と発生周
波数との差が大きくなるという欠点もあった。
課題を解決するための手段 本発明は上記目的を達成するために、第1のクロック
と、前記第1のクロックをl分周して第2のクロックを
得るための第1の分周手段と、入力周波数のm周期を検
出する周期検出手段と、前記第2のクロックを前記m周
期間カウントしカウント値nを得るカウンターと、前記
第1のクロックをn分周する第2の分周手段と、前記第
2の分周手段の出力をk分周する第3の分周手段を設
け、 l=m・k の関係があるように構成したものである(但し、k,l,m,
nは1以上の正の整数とする)。
と、前記第1のクロックをl分周して第2のクロックを
得るための第1の分周手段と、入力周波数のm周期を検
出する周期検出手段と、前記第2のクロックを前記m周
期間カウントしカウント値nを得るカウンターと、前記
第1のクロックをn分周する第2の分周手段と、前記第
2の分周手段の出力をk分周する第3の分周手段を設
け、 l=m・k の関係があるように構成したものである(但し、k,l,m,
nは1以上の正の整数とする)。
作 用 本発明は上記のような構成により次のような作用を有
する。すなわち第1のクロックの周波数をcとすると
それをl分周した第2のクロックの周期Tは次式であ
る。
する。すなわち第1のクロックの周波数をcとすると
それをl分周した第2のクロックの周期Tは次式であ
る。
周期検出手段で検出した入力周波数のm周期間第2の
クロックをカウントしその値がnであるから入力周波数
Iは次式である。
クロックをカウントしその値がnであるから入力周波数
Iは次式である。
発生周波数Oは第1のクロックを第2の分周手段で
n分周し、さらに第3の分周手段でk分周したものであ
り、次式である。
n分周し、さらに第3の分周手段でk分周したものであ
り、次式である。
(2)式と(3)式より入力周波数Iと発生周波数
Oが等しくなる条件は l=m・k ……(4)式 となる。以上のように本発明による構成で(4)式の条
件を満たせば入力周波数に等しい周波数を発生すること
ができる。
Oが等しくなる条件は l=m・k ……(4)式 となる。以上のように本発明による構成で(4)式の条
件を満たせば入力周波数に等しい周波数を発生すること
ができる。
実施例 第1図は本発明の一実施例を示すものである。第1図
において、周期検出回路21は入力周波数20の2番目のエ
ッジから1周期間を検出しそのパルスを発生する。カウ
ンター23はクロック29を分周回路30で2分周したクロッ
ク37を上記1周期間カウントする。このようにして入力
周波数の周期に応じたカウント値nを得る。このカウン
ト値nによってn分周回路25ではクロック29をn分周す
る。その出力26はさらに分周回路27で2分周され発生周
波数28となる。ここでk=2,l=2,m=1であり、(4)
式を満足しているため、入力周波数と発生周波数は等し
い。
において、周期検出回路21は入力周波数20の2番目のエ
ッジから1周期間を検出しそのパルスを発生する。カウ
ンター23はクロック29を分周回路30で2分周したクロッ
ク37を上記1周期間カウントする。このようにして入力
周波数の周期に応じたカウント値nを得る。このカウン
ト値nによってn分周回路25ではクロック29をn分周す
る。その出力26はさらに分周回路27で2分周され発生周
波数28となる。ここでk=2,l=2,m=1であり、(4)
式を満足しているため、入力周波数と発生周波数は等し
い。
次に上記実施例の第1図の各ブロックを第2図から第
4図にて詳細な回路図と動作について説明する。
4図にて詳細な回路図と動作について説明する。
第2図は周期検出回路21の詳細図と動作のタイミング
図である。Dフリップフロップ32,33のクロック入力CL
は立上りエッジが有効である。従って入力周波数20の第
2番目のエッジは立下りエッジであるがインバータ31に
よってDフリップフロップ32,33のクロック入力CLに対
しては立上りエッジとして入力され回路が動作する。ア
ンドゲート36の出力22はDフリップフロップ32のQ出力
34とDフリップフロップ33のQ出力35の積であり入力周
波数20の1周期TIなるパルス巾の出力を得ることができ
る。
図である。Dフリップフロップ32,33のクロック入力CL
は立上りエッジが有効である。従って入力周波数20の第
2番目のエッジは立下りエッジであるがインバータ31に
よってDフリップフロップ32,33のクロック入力CLに対
しては立上りエッジとして入力され回路が動作する。ア
ンドゲート36の出力22はDフリップフロップ32のQ出力
34とDフリップフロップ33のQ出力35の積であり入力周
波数20の1周期TIなるパルス巾の出力を得ることができ
る。
第3図a,bはカウンター23と分周回路30の詳細図とタ
イミング図である。カウンター23を構成する回路は8ビ
ットイネーブル入力付のカウンター38である。カウンタ
ー38は8ビットカウント値の並列出力20−0〜24−7を
有し、イネーブル入力ENが“H"の期間内の分周クロック
37の立上りエッジによりカウントアップするものであ
る。また分周回路30は1段のTフリップフロップであり
クロック29を2分周した分周クロック37を発生してい
る。
イミング図である。カウンター23を構成する回路は8ビ
ットイネーブル入力付のカウンター38である。カウンタ
ー38は8ビットカウント値の並列出力20−0〜24−7を
有し、イネーブル入力ENが“H"の期間内の分周クロック
37の立上りエッジによりカウントアップするものであ
る。また分周回路30は1段のTフリップフロップであり
クロック29を2分周した分周クロック37を発生してい
る。
イネーブル入力ENは周期検出回路21の出力22であり入
力周波数の1周期間のみカウンタ38はイネーブル状態と
なりカウントアップする。今、クロック29と分周クロッ
ク37とイネーブル入力22が第3図のタイミングであると
するとイネーブル入力22が“H"の期間内の分周クロック
37の立上りエッジは3回ありカウンター38は3カウント
し、出力24−0〜24−7を得る。
力周波数の1周期間のみカウンタ38はイネーブル状態と
なりカウントアップする。今、クロック29と分周クロッ
ク37とイネーブル入力22が第3図のタイミングであると
するとイネーブル入力22が“H"の期間内の分周クロック
37の立上りエッジは3回ありカウンター38は3カウント
し、出力24−0〜24−7を得る。
第4図はn分周回路25と分周回路27の詳細回路図とタ
イミング図である。カウンタ39はクロック29の立上りで
カウントアップするリセット入力付の8ビットカウンタ
ーである。比較回路38はカウンター23の8ビット出力24
−0〜24−7とカウンタ39の8ビット出力40−0〜40−
7を比較し一致すると出力26が“H"になる。比較回路の
出力26とクロック29によってアンドゲート43からリセッ
ト信号42を出力する。このリセット信号42によってカウ
ンター39は“0"になり再度カウントアップする。この繰
返しにより比較回路38の出力26は周期的に繰返し出力す
ることになる。この出力26はTフリップフロップ41のク
ロック入力となりその出力は出力26を2分周したもので
発生周波数28である。
イミング図である。カウンタ39はクロック29の立上りで
カウントアップするリセット入力付の8ビットカウンタ
ーである。比較回路38はカウンター23の8ビット出力24
−0〜24−7とカウンタ39の8ビット出力40−0〜40−
7を比較し一致すると出力26が“H"になる。比較回路の
出力26とクロック29によってアンドゲート43からリセッ
ト信号42を出力する。このリセット信号42によってカウ
ンター39は“0"になり再度カウントアップする。この繰
返しにより比較回路38の出力26は周期的に繰返し出力す
ることになる。この出力26はTフリップフロップ41のク
ロック入力となりその出力は出力26を2分周したもので
発生周波数28である。
第5図はクロック入力54を3分周する分周回路であり
分周出力58のデューティーサイクルは3分の1である。
この回路を第1図における分周回路27,30に用いること
により、第2図の周期検出回路、第3図のカウンター、
第4図のn分周回路と組合せて入力周波数と等しくデュ
ーティーサイクルが3分の1の発生周波数となる。この
場合k=3,l=3,m=1である。このように発生周波数は
同じでデューティーサイクルのみ認意に設定できる。
分周出力58のデューティーサイクルは3分の1である。
この回路を第1図における分周回路27,30に用いること
により、第2図の周期検出回路、第3図のカウンター、
第4図のn分周回路と組合せて入力周波数と等しくデュ
ーティーサイクルが3分の1の発生周波数となる。この
場合k=3,l=3,m=1である。このように発生周波数は
同じでデューティーサイクルのみ認意に設定できる。
発明の効果 本発明は上記実施例より明らかなように入力周波数の
周期によって入力周波数を認識し、その認識結果によっ
て周波数を発生するもので、厳密には認識時に量子化誤
差は生じるものの、認識及び発生の過程に共通のクロッ
クを使用しているためその他の誤差を生じることがな
い。そして、さらに入力周波数の周期を検出し周波数を
認識しているため、入力周波数の終了時の不正規パルス
の影響を受けず、また入力周波数の持続時間の影響を受
けず短時間に入力周波数を認識することができる。加え
て入力周波数の入力開始から第2番目のエッジ以降の周
期検出手段を用いれば入力周波数の開始時の不正規パル
スの影響も受けなくなる。以上のように本発明によれば
精度の高い入力周波数の発生装置を提供することができ
る。
周期によって入力周波数を認識し、その認識結果によっ
て周波数を発生するもので、厳密には認識時に量子化誤
差は生じるものの、認識及び発生の過程に共通のクロッ
クを使用しているためその他の誤差を生じることがな
い。そして、さらに入力周波数の周期を検出し周波数を
認識しているため、入力周波数の終了時の不正規パルス
の影響を受けず、また入力周波数の持続時間の影響を受
けず短時間に入力周波数を認識することができる。加え
て入力周波数の入力開始から第2番目のエッジ以降の周
期検出手段を用いれば入力周波数の開始時の不正規パル
スの影響も受けなくなる。以上のように本発明によれば
精度の高い入力周波数の発生装置を提供することができ
る。
また発生周波数のデューティーサイクルを認意に設定
することが可能であり、電源に電池を用いる機器等に用
いて負荷の消費電力を少なくする必要がある場合等にデ
ューティーサイクルを調整することができる。
することが可能であり、電源に電池を用いる機器等に用
いて負荷の消費電力を少なくする必要がある場合等にデ
ューティーサイクルを調整することができる。
さらに一般に搬送波等に用いる信号は正弦波等に代表
されるデューティーサイクルが2分の1の場合が多いた
め、本発明の発生装置を不特定多数のシステムの信号を
入力周波数とする場合には発生周波数のデューティーサ
イクルを2分の1にしておくことがより多くのシステム
との整合性が良くなる。
されるデューティーサイクルが2分の1の場合が多いた
め、本発明の発生装置を不特定多数のシステムの信号を
入力周波数とする場合には発生周波数のデューティーサ
イクルを2分の1にしておくことがより多くのシステム
との整合性が良くなる。
第1図は本発明の一実施例における入力周波数の発生装
置のブロック図、第2図a,bは同装置の周期検出回路21
の詳細図とタイミング図、第3図a,bは同装置の分周回
路30とカウンター23の詳細図とタイミング図、第4図a,
bは同装置のn分周回路25と分周回路27の詳細図とタイ
ミング図、第5図a,bは3分周回路のブロック図とタイ
ミング図、第6図a,bは従来の入力周波数の発生装置の
ブロック図とタイミング図である。 21……周期検出回路、23……カウンター、25……n分周
回路、27,30……分周回路。
置のブロック図、第2図a,bは同装置の周期検出回路21
の詳細図とタイミング図、第3図a,bは同装置の分周回
路30とカウンター23の詳細図とタイミング図、第4図a,
bは同装置のn分周回路25と分周回路27の詳細図とタイ
ミング図、第5図a,bは3分周回路のブロック図とタイ
ミング図、第6図a,bは従来の入力周波数の発生装置の
ブロック図とタイミング図である。 21……周期検出回路、23……カウンター、25……n分周
回路、27,30……分周回路。
Claims (4)
- 【請求項1】第1のクロックと、前記第1のクロックを
l分周して第2のクロックを得るための第1の分周手段
と、入力周波数のm周期を検出する周期検出手段と、前
記第2のクロックを前記m周期間カウントしカウント値
nを得るカウンターと、前記第1のクロックをn分周す
る第2の分周手段と、前記第2の分周手段の出力をk分
周する第3の分周手段を設け、 l=m・k の関係とした入力周波数の発生装置(但し、k,l,m,nは
1以上の正の整数とする)。 - 【請求項2】周期検出手段は入力周波数の入力開始から
第2番目のエッジ以降のm周期を検出する特許請求の範
囲第1項記載の入力周波数の発生装置。 - 【請求項3】第3の分周手段の出力のデューティーサイ
クルはk分の1である特許請求の範囲第1項記載の入力
周波数の発生装置。 - 【請求項4】kが偶数であるとき第3の分周手段の出力
のデューティーサイクルは2分の1である特許請求の範
囲第1項記載の入力周波数の発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3313388A JP2658126B2 (ja) | 1988-02-16 | 1988-02-16 | 入力周波数の発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3313388A JP2658126B2 (ja) | 1988-02-16 | 1988-02-16 | 入力周波数の発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01208999A JPH01208999A (ja) | 1989-08-22 |
JP2658126B2 true JP2658126B2 (ja) | 1997-09-30 |
Family
ID=12378100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3313388A Expired - Fee Related JP2658126B2 (ja) | 1988-02-16 | 1988-02-16 | 入力周波数の発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2658126B2 (ja) |
-
1988
- 1988-02-16 JP JP3313388A patent/JP2658126B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01208999A (ja) | 1989-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4242639A (en) | Digital phase lock circuit | |
US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
JP2658126B2 (ja) | 入力周波数の発生装置 | |
US4224574A (en) | Digital frequency quadrupler | |
KR0137494B1 (ko) | 위상차 검출회로 | |
JP2885494B2 (ja) | クロックパルス発生回路 | |
SU1265983A1 (ru) | Селектор импульсов по частоте следовани | |
SU896779A1 (ru) | Устройство тактовой синхронизации | |
SU1622926A2 (ru) | Формирователь временных интервалов | |
SU1529450A1 (ru) | Управл емый делитель частоты | |
SU1322221A1 (ru) | Устройство дл измерени среднего периода | |
KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
SU1538239A1 (ru) | Умножитель частоты следовани импульсов | |
SU1377816A2 (ru) | Устройство цифрового времени | |
SU622070A1 (ru) | Цифровой генератор функций | |
JPS6233394Y2 (ja) | ||
SU1531154A1 (ru) | Устройство дл преобразовани двоичной последовательности в фазомодулированный сигнал | |
SU1408384A1 (ru) | Двухполупериодный преобразователь фаза-код | |
JP2970241B2 (ja) | サンプリングクロック情報生成回路 | |
SU1045402A1 (ru) | Устройство дл счета частоты следовани импульсов | |
SU1272483A1 (ru) | Генератор импульсов | |
SU928665A1 (ru) | Устройство поэлементного фазировани | |
JPS6324665Y2 (ja) | ||
SU1734199A1 (ru) | Устройство синхронизации импульсов | |
SU1525883A2 (ru) | Устройство дл синхронизации импульсов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |