JP2658126B2

JP2658126B2 - 入力周波数の発生装置

Info

Publication number: JP2658126B2
Application number: JP3313388A
Authority: JP
Inventors: 裕司出口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-02-16
Filing date: 1988-02-16
Publication date: 1997-09-30
Anticipated expiration: 2012-09-30
Also published as: JPH01208999A

Description

【発明の詳細な説明】産業上の利用分野本発明は遠隔制御信号を受信しその信号を再構成して
送信する遠隔制御装置や、遠隔制御信号中継局等に使用
する遠隔制御信号の搬送波を受信し同じ周波数の搬送波
を発生する入力周波数の発生装置に関する。

従来の技術従来この種の入力周波数の発生装置は特開昭60−2548
98号公報に記載されているように入力搬送波のパルスの
数を数え、入力搬送波の持続時間のタイミングをとり、
パルスの数を持続時間で除すことにより入力搬送波の周
波数を計算する周波数決定手段と、その周波数を再発生
するために回路内で使用されるクロックを分周する搬送
波発生手段とを備えていた。第６図a,bはその構成を示
すブロック図と入力５の波形図である。パルス数カウン
ター部１は入力５のパルス11からパルス12までＮカウン
トする。Ｎカウントに対する持続時間の期待値はT₁であ
る。ここでパルス11′とパルス12′はそれぞれパルス11
とパルス12が正しいパルス巾の場合を示す。またパルス
13はパルス12′の次に続くパルスが存在した場合を示
す。しかしながら図示しない入力５の波形を発生する発
生手段の回路構成によっては入力５の開始と終了時にパ
ルス11,12のようにパルス巾が短かくなることがある。
そして持続時間はその検出方法によりT₂又はT₃を得る。

演算部３では入力５の周波数を演算し次の結果とな
る。

この結果に応じて分周部４の分周比を切換えることに
より入力５に相当する周波数の出力10を得る。

発明が解決しようとする課題しかしながら、入力５の開始と終了時点のパルス巾が
短かくなることがあるため上記従来の入力周波数の発生
装置ではパルスの持続時間に誤差を生じるため演算結果
である認識周波数にも誤差を生じる。また演算結果をよ
り正確にするためにはパルスの持続時間が長い方がよく
従ってパルス数カウンター部1,持続時間カウンター部2,
演算部３の扱うデータ長が長くなり回路的に大きくなる
という欠点があった。さらにパルス数カウンター部１と
持続時間カウンター部２と演算部３から成る入力周波数
認識手段における量子化誤差と演算部３と分周部４から
成る周波数発生手段における量子化誤差との発生過程が
それぞれ異なるため誤差が累積し、入力周波数と発生周
波数との差が大きくなるという欠点もあった。

課題を解決するための手段本発明は上記目的を達成するために、第１のクロック
と、前記第１のクロックをｌ分周して第２のクロックを
得るための第１の分周手段と、入力周波数のｍ周期を検
出する周期検出手段と、前記第２のクロックを前記ｍ周
期間カウントしカウント値ｎを得るカウンターと、前記
第１のクロックをｎ分周する第２の分周手段と、前記第
２の分周手段の出力をｋ分周する第３の分周手段を設
け、ｌ＝ｍ・ｋの関係があるように構成したものである（但し、k,l,m,
nは１以上の正の整数とする）。

作用本発明は上記のような構成により次のような作用を有
する。すなわち第１のクロックの周波数を_ｃとすると
それをｌ分周した第２のクロックの周期Ｔは次式であ
る。

周期検出手段で検出した入力周波数のｍ周期間第２の
クロックをカウントしその値がｎであるから入力周波数
_Ｉは次式である。

発生周波数_Ｏは第１のクロックを第２の分周手段で
ｎ分周し、さらに第３の分周手段でｋ分周したものであ
り、次式である。

（２）式と（３）式より入力周波数_Ｉと発生周波数
_Ｏが等しくなる条件はｌ＝ｍ・ｋ ……（４）式となる。以上のように本発明による構成で（４）式の条
件を満たせば入力周波数に等しい周波数を発生すること
ができる。

実施例第１図は本発明の一実施例を示すものである。第１図
において、周期検出回路21は入力周波数20の２番目のエ
ッジから１周期間を検出しそのパルスを発生する。カウ
ンター23はクロック29を分周回路30で２分周したクロッ
ク37を上記１周期間カウントする。このようにして入力
周波数の周期に応じたカウント値ｎを得る。このカウン
ト値ｎによってｎ分周回路25ではクロック29をｎ分周す
る。その出力26はさらに分周回路27で２分周され発生周
波数28となる。ここでｋ＝2,l＝2,m＝１であり、（４）
式を満足しているため、入力周波数と発生周波数は等し
い。

次に上記実施例の第１図の各ブロックを第２図から第
４図にて詳細な回路図と動作について説明する。

第２図は周期検出回路21の詳細図と動作のタイミング
図である。Ｄフリップフロップ32,33のクロック入力CL
は立上りエッジが有効である。従って入力周波数20の第
２番目のエッジは立下りエッジであるがインバータ31に
よってＤフリップフロップ32,33のクロック入力CLに対
しては立上りエッジとして入力され回路が動作する。ア
ンドゲート36の出力22はＤフリップフロップ32のＱ出力
34とＤフリップフロップ33のＱ出力35の積であり入力周
波数20の１周期T_Iなるパルス巾の出力を得ることができ
る。

第３図a,bはカウンター23と分周回路30の詳細図とタ
イミング図である。カウンター23を構成する回路は８ビ
ットイネーブル入力付のカウンター38である。カウンタ
ー38は８ビットカウント値の並列出力20−０〜24−７を
有し、イネーブル入力ENが“H"の期間内の分周クロック
37の立上りエッジによりカウントアップするものであ
る。また分周回路30は１段のＴフリップフロップであり
クロック29を２分周した分周クロック37を発生してい
る。

イネーブル入力ENは周期検出回路21の出力22であり入
力周波数の１周期間のみカウンタ38はイネーブル状態と
なりカウントアップする。今、クロック29と分周クロッ
ク37とイネーブル入力22が第３図のタイミングであると
するとイネーブル入力22が“H"の期間内の分周クロック
37の立上りエッジは３回ありカウンター38は３カウント
し、出力24−０〜24−７を得る。

第４図はｎ分周回路25と分周回路27の詳細回路図とタ
イミング図である。カウンタ39はクロック29の立上りで
カウントアップするリセット入力付の８ビットカウンタ
ーである。比較回路38はカウンター23の８ビット出力24
−０〜24−７とカウンタ39の８ビット出力40−０〜40−
７を比較し一致すると出力26が“H"になる。比較回路の
出力26とクロック29によってアンドゲート43からリセッ
ト信号42を出力する。このリセット信号42によってカウ
ンター39は“0"になり再度カウントアップする。この繰
返しにより比較回路38の出力26は周期的に繰返し出力す
ることになる。この出力26はＴフリップフロップ41のク
ロック入力となりその出力は出力26を２分周したもので
発生周波数28である。

第５図はクロック入力54を３分周する分周回路であり
分周出力58のデューティーサイクルは３分の１である。
この回路を第１図における分周回路27,30に用いること
により、第２図の周期検出回路、第３図のカウンター、
第４図のｎ分周回路と組合せて入力周波数と等しくデュ
ーティーサイクルが３分の１の発生周波数となる。この
場合ｋ＝3,l＝3,m＝１である。このように発生周波数は
同じでデューティーサイクルのみ認意に設定できる。

発明の効果本発明は上記実施例より明らかなように入力周波数の
周期によって入力周波数を認識し、その認識結果によっ
て周波数を発生するもので、厳密には認識時に量子化誤
差は生じるものの、認識及び発生の過程に共通のクロッ
クを使用しているためその他の誤差を生じることがな
い。そして、さらに入力周波数の周期を検出し周波数を
認識しているため、入力周波数の終了時の不正規パルス
の影響を受けず、また入力周波数の持続時間の影響を受
けず短時間に入力周波数を認識することができる。加え
て入力周波数の入力開始から第２番目のエッジ以降の周
期検出手段を用いれば入力周波数の開始時の不正規パル
スの影響も受けなくなる。以上のように本発明によれば
精度の高い入力周波数の発生装置を提供することができ
る。

また発生周波数のデューティーサイクルを認意に設定
することが可能であり、電源に電池を用いる機器等に用
いて負荷の消費電力を少なくする必要がある場合等にデ
ューティーサイクルを調整することができる。

さらに一般に搬送波等に用いる信号は正弦波等に代表
されるデューティーサイクルが２分の１の場合が多いた
め、本発明の発生装置を不特定多数のシステムの信号を
入力周波数とする場合には発生周波数のデューティーサ
イクルを２分の１にしておくことがより多くのシステム
との整合性が良くなる。

【図面の簡単な説明】

第１図は本発明の一実施例における入力周波数の発生装
置のブロック図、第２図a,bは同装置の周期検出回路21
の詳細図とタイミング図、第３図a,bは同装置の分周回
路30とカウンター23の詳細図とタイミング図、第４図a,
bは同装置のｎ分周回路25と分周回路27の詳細図とタイ
ミング図、第５図a,bは３分周回路のブロック図とタイ
ミング図、第６図a,bは従来の入力周波数の発生装置の
ブロック図とタイミング図である。 21……周期検出回路、23……カウンター、25……ｎ分周
回路、27,30……分周回路。

Claims

(57)【特許請求の範囲】

【請求項１】第１のクロックと、前記第１のクロックを
ｌ分周して第２のクロックを得るための第１の分周手段
と、入力周波数のｍ周期を検出する周期検出手段と、前
記第２のクロックを前記ｍ周期間カウントしカウント値
ｎを得るカウンターと、前記第１のクロックをｎ分周す
る第２の分周手段と、前記第２の分周手段の出力をｋ分
周する第３の分周手段を設け、ｌ＝ｍ・ｋの関係とした入力周波数の発生装置（但し、k,l,m,nは
１以上の正の整数とする）。
【請求項２】周期検出手段は入力周波数の入力開始から
第２番目のエッジ以降のｍ周期を検出する特許請求の範
囲第１項記載の入力周波数の発生装置。
【請求項３】第３の分周手段の出力のデューティーサイ
クルはｋ分の１である特許請求の範囲第１項記載の入力
周波数の発生装置。
【請求項４】ｋが偶数であるとき第３の分周手段の出力
のデューティーサイクルは２分の１である特許請求の範
囲第１項記載の入力周波数の発生装置。