JPH01136567A - 導通角制御自励インバータ回路 - Google Patents
導通角制御自励インバータ回路Info
- Publication number
- JPH01136567A JPH01136567A JP62292916A JP29291687A JPH01136567A JP H01136567 A JPH01136567 A JP H01136567A JP 62292916 A JP62292916 A JP 62292916A JP 29291687 A JP29291687 A JP 29291687A JP H01136567 A JPH01136567 A JP H01136567A
- Authority
- JP
- Japan
- Prior art keywords
- saturation
- winding
- transformer
- voltage
- main transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 6
- 229920006395 saturated elastomer Polymers 0.000 abstract description 5
- 238000009499 grossing Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000001939 inductive effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は主に高信頼性の要求される高周波スイッチング
電源に用いられる導通角制御自励インバータに関するも
のである。
電源に用いられる導通角制御自励インバータに関するも
のである。
「従来の技術」
自励インバータ回路と出力側とを磁気増幅器にて制御す
るスイッチング電源は従来より第１０図に示すようなも
のが知られている。この回路は、主変圧器（１）の１次
巻線（２）に直流電源（３）と自励インバータ回路（４
）を構成する交互開閉スイッチング素子（５） （６）
、飽和リアクトル（７）等を結合し、また２次巻線（８
）に、磁気増幅器（９）（１０）、転流整流器（１１）
、平滑ろ波回路（１２）、誤差検出増幅回路（１３）を
結合してなるものであった。
るスイッチング電源は従来より第１０図に示すようなも
のが知られている。この回路は、主変圧器（１）の１次
巻線（２）に直流電源（３）と自励インバータ回路（４
）を構成する交互開閉スイッチング素子（５） （６）
、飽和リアクトル（７）等を結合し、また２次巻線（８
）に、磁気増幅器（９）（１０）、転流整流器（１１）
、平滑ろ波回路（１２）、誤差検出増幅回路（１３）を
結合してなるものであった。
この回路は、構造が簡単で、かつ高信頼性部品にて構成
されるので、高信頼の要求される電源と下 して多用されてきた。そして、Ｖ２Ｘ−（Ｖ２：２次巻
線（８）の電圧、Ｔ：周期）が一定期間積になると飽和
リアクトル（７）は飽和し、第１のＦ Ｅ Ｔ （５）
から第２のＦ Ｅ Ｔ （６）に転流する。主変圧器（
１）の２次巻線（８）の電圧（ｖ２）は磁気増幅器（９
）（１０）で制御され、一定の出力（Ｖ Ｏ）を得るも
のであった。
されるので、高信頼の要求される電源と下 して多用されてきた。そして、Ｖ２Ｘ−（Ｖ２：２次巻
線（８）の電圧、Ｔ：周期）が一定期間積になると飽和
リアクトル（７）は飽和し、第１のＦ Ｅ Ｔ （５）
から第２のＦ Ｅ Ｔ （６）に転流する。主変圧器（
１）の２次巻線（８）の電圧（ｖ２）は磁気増幅器（９
）（１０）で制御され、一定の出力（Ｖ Ｏ）を得るも
のであった。
「発明が解決しようとする問題点」
入力電圧Ｖｉと出力電圧■。の関係は第１１図に示すよ
うに、無制御の場合の主変圧器（１）の２吹出力電圧ｖ
２は点線特性で示され、入力電圧Ｖｉに比例する。出力
電圧Ｖ。が磁気増幅器（９）（１０）で制御されたもの
とすると、この出力電圧Ｖ。は第１１図の実線特性で示
され、ある値から略一定となる。
うに、無制御の場合の主変圧器（１）の２吹出力電圧ｖ
２は点線特性で示され、入力電圧Ｖｉに比例する。出力
電圧Ｖ。が磁気増幅器（９）（１０）で制御されたもの
とすると、この出力電圧Ｖ。は第１１図の実線特性で示
され、ある値から略一定となる。
これらの特性（Ｖ２）（Ｖ、）の差の電圧時間積（斜線
部分）が磁気増幅器（９） （１０）の動作上の負担と
なる。
部分）が磁気増幅器（９） （１０）の動作上の負担と
なる。
第１２図と第１３図はそれぞれ第１１図の場合における
入力電圧の低い場合Ｖｉ（Ｌ）と、高い場合Ｖｉ（Ｈ）
に対応する。これら第１２図と第１３図のうち第１３図
からも明らかなように、入力電圧が高い場合Ｖｉ（Ｈ）
のとき、斜線部分の電圧時間積が増大し、これが損失と
発熱をもたらし、能率も低下し、広範囲の入力電圧Ｖｉ
の変化に追従できない原因となっていた。
入力電圧の低い場合Ｖｉ（Ｌ）と、高い場合Ｖｉ（Ｈ）
に対応する。これら第１２図と第１３図のうち第１３図
からも明らかなように、入力電圧が高い場合Ｖｉ（Ｈ）
のとき、斜線部分の電圧時間積が増大し、これが損失と
発熱をもたらし、能率も低下し、広範囲の入力電圧Ｖｉ
の変化に追従できない原因となっていた。
本発明の目的は以上のような問題点を解決することを目
的とするものである。
的とするものである。
「問題点を解決するための手段」
本発明は主変圧器、第１、第２の２個の開閉素子および
飽和変成器を主要素子として構成され、前記主変圧器の
巻線よりインピーダンス素子を介して前記飽和変成器に
電圧を供給して前記２個の開閉素子の開閉に必要な電圧
または電流を供給し、前記飽和変成器の飽和により２個
の開閉素子の転流動作を行わせるようにした自励インバ
ータ回路において、前記第１の開閉素子の両端に整流器
とコンデンサの直列回路を結合し、この整流器とコンデ
ンサの結合点を前記主変圧器の主線巻と同一巻数を有す
る補助巻線の一端を結合し、さらに他端を前記第２の開
閉素子を介して電源に結合し、前記飽和変成器に２個の
出力巻線を設けてそれぞれ前記第１、第２の開閉素子に
、開閉動作が互いに逆になるように結合し、前記飽和変
成器の入力巻線を、整流器、インピーダンス素子および
堰層電圧素子を介して前記主変圧器の補助巻線に結合し
てなるものである。
飽和変成器を主要素子として構成され、前記主変圧器の
巻線よりインピーダンス素子を介して前記飽和変成器に
電圧を供給して前記２個の開閉素子の開閉に必要な電圧
または電流を供給し、前記飽和変成器の飽和により２個
の開閉素子の転流動作を行わせるようにした自励インバ
ータ回路において、前記第１の開閉素子の両端に整流器
とコンデンサの直列回路を結合し、この整流器とコンデ
ンサの結合点を前記主変圧器の主線巻と同一巻数を有す
る補助巻線の一端を結合し、さらに他端を前記第２の開
閉素子を介して電源に結合し、前記飽和変成器に２個の
出力巻線を設けてそれぞれ前記第１、第２の開閉素子に
、開閉動作が互いに逆になるように結合し、前記飽和変
成器の入力巻線を、整流器、インピーダンス素子および
堰層電圧素子を介して前記主変圧器の補助巻線に結合し
てなるものである。
「実施例」
以下、本発明の実施例を図面に基づき説明する。
第１０図と同一部分は同一符号とする。
第１図において、（１）は主変圧器で、この主変圧器（
１）の１次巻線（２）には、直流電源（３）と第１、第
２の開閉素子としてのＭＯＳＦＥＴ（５）（６）が結合
され、また２次巻線（８）には、整流器（１４）、転流
器（１１）、インダクタ（１５）、コンデンサ（１６）
からなる整流平滑回路（１２）を介して出方端子（１７
） （１８）に結合されている。前記主変圧器（１）の
４次巻線（１９）よりインピーダンス素子（２ｏ）、整
流器（２１）と堰層電圧素子（２２）の直列回路を介し
て飽和変成器（７）の１次巻線（２３）に結合され、ま
た２つの２次巻線（２４） （２５）はそれぞれ前記Ｆ
Ｅ Ｔ （５） （６）が互いに開閉動作が逆になる
ようにそれぞれのゲート・ソース間に結合されている。
１）の１次巻線（２）には、直流電源（３）と第１、第
２の開閉素子としてのＭＯＳＦＥＴ（５）（６）が結合
され、また２次巻線（８）には、整流器（１４）、転流
器（１１）、インダクタ（１５）、コンデンサ（１６）
からなる整流平滑回路（１２）を介して出方端子（１７
） （１８）に結合されている。前記主変圧器（１）の
４次巻線（１９）よりインピーダンス素子（２ｏ）、整
流器（２１）と堰層電圧素子（２２）の直列回路を介し
て飽和変成器（７）の１次巻線（２３）に結合され、ま
た２つの２次巻線（２４） （２５）はそれぞれ前記Ｆ
Ｅ Ｔ （５） （６）が互いに開閉動作が逆になる
ようにそれぞれのゲート・ソース間に結合されている。
前記第１のＦＥＴ、（５）のドレン・ソース間には整流
器（２６）とコンデンサ（２７）の直列回路を結合し、
この整流器（２６）とコンデンサ（２７）の結合点を前
記主変圧器（１）の１次巻線（２）と同一巻数の３次巻
線（２８）の一端に結合し、この３次巻線（２８）の他
端を第２のＦ Ｅ Ｔ （６）のトレン・ソースを介し
て直流電源（３）に結合する。前記出力端子（１７）
（１８）には誤差検出増幅回路（１３）が結合され、こ
の誤差検出増幅回路（１３）の出方側が前記堰層電圧素
子（２２）に結合されている。
器（２６）とコンデンサ（２７）の直列回路を結合し、
この整流器（２６）とコンデンサ（２７）の結合点を前
記主変圧器（１）の１次巻線（２）と同一巻数の３次巻
線（２８）の一端に結合し、この３次巻線（２８）の他
端を第２のＦ Ｅ Ｔ （６）のトレン・ソースを介し
て直流電源（３）に結合する。前記出力端子（１７）
（１８）には誤差検出増幅回路（１３）が結合され、こ
の誤差検出増幅回路（１３）の出方側が前記堰層電圧素
子（２２）に結合されている。
前記整流器（２１）と堰層電圧素子（２２）は第１図の
ように結合する場合に限られず、第２図に示すように、
飽和変成器（７）の１次巻線（２３）と並列に接続して
もよい。
ように結合する場合に限られず、第２図に示すように、
飽和変成器（７）の１次巻線（２３）と並列に接続して
もよい。
また、第３図は、飽和変成器の代りに飽和リアクトル（
７）を用いた例を示してい、７゜すなわち、第１のＦ
Ｅ Ｔ （５）のドレン・ソース間に、主変圧器（１）
の４次巻線（１９）、インピーダンス素子（２ｏ）、飽
和リアクトル（７）を結合し、また、第２のＦＥＴ（６
）のゲート・ソース間に、アイソレータ（２９）、トラ
ンジスタ（３０）、ダイオード（３１） （３２） （
３３）、コンデンサ（３４） （３５） （３６）から
なる制御回路（３７）を介して、主変圧器（１）の５次
巻線（３８）に結合し、さちに前記トランジスタ（３０
）のベースに誤差検出増幅回路（１３）を結合してなる
ものである。
７）を用いた例を示してい、７゜すなわち、第１のＦ
Ｅ Ｔ （５）のドレン・ソース間に、主変圧器（１）
の４次巻線（１９）、インピーダンス素子（２ｏ）、飽
和リアクトル（７）を結合し、また、第２のＦＥＴ（６
）のゲート・ソース間に、アイソレータ（２９）、トラ
ンジスタ（３０）、ダイオード（３１） （３２） （
３３）、コンデンサ（３４） （３５） （３６）から
なる制御回路（３７）を介して、主変圧器（１）の５次
巻線（３８）に結合し、さちに前記トランジスタ（３０
）のベースに誤差検出増幅回路（１３）を結合してなる
ものである。
以上のような構成における作用を説明する。
基本的動作原理として入力電圧の低いときＶｉ（Ｌ）が
第５図に示され入力電圧の高いときＶ ｉ （Ｈ）が第
６図に示される。これら第５図および第６図において斜
線を施したＶｉＸ（Ｔ１−Ｔ２）の電圧時間積によって
飽和リアクトル（７）または飽和変成器（７）が飽和し
第１のＦ Ｅ Ｔ （５）が遮断され、第２０Ｆ Ｅ
Ｔ （６）が導通して転流が行われる。
第５図に示され入力電圧の高いときＶ ｉ （Ｈ）が第
６図に示される。これら第５図および第６図において斜
線を施したＶｉＸ（Ｔ１−Ｔ２）の電圧時間積によって
飽和リアクトル（７）または飽和変成器（７）が飽和し
第１のＦ Ｅ Ｔ （５）が遮断され、第２０Ｆ Ｅ
Ｔ （６）が導通して転流が行われる。
以下、説明の便のため、第４図の回路に基づいて説明す
る。
る。
第１のＦ Ｅ Ｔ （５）のターンオフ時に主変圧器（
１）に蓄えられていたインダクティブエネルギーによっ
てコンデンサ（２７）は整流器（２６）を通じて充電さ
れて、この充電電圧がｖｃｌとなり第１のＦ Ｅ Ｔ
（５）の両端電圧ＶｑＩは充電電圧Ｖｃ工によってクラ
ンプされる。
１）に蓄えられていたインダクティブエネルギーによっ
てコンデンサ（２７）は整流器（２６）を通じて充電さ
れて、この充電電圧がｖｃｌとなり第１のＦ Ｅ Ｔ
（５）の両端電圧ＶｑＩは充電電圧Ｖｃ工によってクラ
ンプされる。
つぎに第２のＦ Ｅ Ｔ （６）側のコンデンサ（３６
）は５次巻線（３８）によってダイオード（３３）を介
して図示のように（＋） （−）に充電され第１のＦ
Ｅ Ｔ （５）のターンオフ後においては、ダイオード
（３３）の両端の電圧Ｖｑ２は５次巻線（３８）のフラ
イバック電圧が加わり、結果的にはＶＱｉと比例したも
のとなる。
）は５次巻線（３８）によってダイオード（３３）を介
して図示のように（＋） （−）に充電され第１のＦ
Ｅ Ｔ （５）のターンオフ後においては、ダイオード
（３３）の両端の電圧Ｖｑ２は５次巻線（３８）のフラ
イバック電圧が加わり、結果的にはＶＱｉと比例したも
のとなる。
トランジスタ（３０）とツェナーダイオード（３９）は
図のように結線され、Ｖｑ２≧Ｖｚとなると第２のＦＥ
Ｔ（６）に導通可能な電圧■ｇｓを供給し第２のＦＥ
Ｔ （６）が導通する。すなわち最終的にはｖｑ□また
はＶｃｍが一定値になるように第２のＦ Ｅ Ｔ （６
）の導通によってクランプされ、これが１２時より１３
時まで継続される。
図のように結線され、Ｖｑ２≧Ｖｚとなると第２のＦＥ
Ｔ（６）に導通可能な電圧■ｇｓを供給し第２のＦＥ
Ｔ （６）が導通する。すなわち最終的にはｖｑ□また
はＶｃｍが一定値になるように第２のＦ Ｅ Ｔ （６
）の導通によってクランプされ、これが１２時より１３
時まで継続される。
また、Ｔ２−Ｔ３間には４次巻線（１９）を通じて飽和
リアクトル（７）は電圧時間積を受ける。この状態は第
５図および第６図に示す通りである。１３時になって、 １−ＶｓｃＸ（Ｔ２”Ｔ３）ｌ＝ｌ＋ＶｓｃＸ（Ｔ１Ｔ
２）ｌ ・・（１）になると、当然飽和リアクトル（
７）は飽和し、第１のＦ Ｅ Ｔ （５）のＶｇｓが負
であったものが０に向い、また、４次巻線（１９）、飽
和リアクトル（７）が持つ残留インダクタンスによって
正の方向、すなわち第１のＦ Ｅ Ｔ （５）のオン方
向に向う。
リアクトル（７）は電圧時間積を受ける。この状態は第
５図および第６図に示す通りである。１３時になって、 １−ＶｓｃＸ（Ｔ２”Ｔ３）ｌ＝ｌ＋ＶｓｃＸ（Ｔ１Ｔ
２）ｌ ・・（１）になると、当然飽和リアクトル（
７）は飽和し、第１のＦ Ｅ Ｔ （５）のＶｇｓが負
であったものが０に向い、また、４次巻線（１９）、飽
和リアクトル（７）が持つ残留インダクタンスによって
正の方向、すなわち第１のＦ Ｅ Ｔ （５）のオン方
向に向う。
第５図および第６図において、電圧Ｖｉとｖｑは主変圧
器（１）への印加電圧であるが、同時に、（Ｖｑ−Ｖｉ
）Ｘ（Ｔｚ−Ｔ３）＝ＶｉＸ（Ｔｔ Ｔ２）
”’（２）になると、１３時点において、ＶｑはＶｉの
方向に下降し、さらに主変圧器（１）の１次巻線（２）
とＩｑユとによる残留インダクティブエネルギーにより
Ｖｉを越してＶｑは零点に向う。
器（１）への印加電圧であるが、同時に、（Ｖｑ−Ｖｉ
）Ｘ（Ｔｚ−Ｔ３）＝ＶｉＸ（Ｔｔ Ｔ２）
”’（２）になると、１３時点において、ＶｑはＶｉの
方向に下降し、さらに主変圧器（１）の１次巻線（２）
とＩｑユとによる残留インダクティブエネルギーにより
Ｖｉを越してＶｑは零点に向う。
このようにして、前記ダイオード（３３）の両＠電圧Ｖ
Ｑ２は零の方向に向い、第２のＦ Ｅ Ｔ （６）のゲ
ート・ソース間電圧Ｖｇｓは零となり、第２のＦＥＴ（
６）は遮断される。
Ｑ２は零の方向に向い、第２のＦ Ｅ Ｔ （６）のゲ
ート・ソース間電圧Ｖｇｓは零となり、第２のＦＥＴ（
６）は遮断される。
以上（１，）（２）大間の変化は同時に行われ、第２の
Ｆ Ｅ Ｔ （６）の遮断と第１のＦ Ｅ Ｔ （５）
の導通、すなわち転流が行われる。
Ｆ Ｅ Ｔ （６）の遮断と第１のＦ Ｅ Ｔ （５）
の導通、すなわち転流が行われる。
以上のように、前記電圧Ｖｑ２を一定値にクランプする
ことにより、Ｖｉ（Ｌ）の場合は高い−Ｖｓｃ（Ｌ）を
、Ｖ ｉ （Ｈ）の場合は低い−Ｖｓｃ（Ｈ）を得、（
Ｔしい方向に制御される。これを第７図、第８図および
第９図によって説明すると、第７図の特性（Ｖ、）は本
発明によるもので、従来の特性（ｖ２）よりも好ましい
方向に抑制されることがわかる。第８図と第９図の斜線
部分は磁気増幅器（９）（１０）の負担する制御電圧時
間積であるが、従来例の第１３図に比してその負担は著
しく減少している。ちなみに、第１のＦ Ｅ Ｔ （５
）のターンオフ時にコンデンサ（２７）に蓄えられた主
変圧器（１）の１次巻線（２）その他のインダクティブ
エネルギーは第２のＦＥＴ（６）のターンオン時に３次
巻線（２８）を介して電源に返還されるのでこれによる
電力損失は理論上は存在しない。
ことにより、Ｖｉ（Ｌ）の場合は高い−Ｖｓｃ（Ｌ）を
、Ｖ ｉ （Ｈ）の場合は低い−Ｖｓｃ（Ｈ）を得、（
Ｔしい方向に制御される。これを第７図、第８図および
第９図によって説明すると、第７図の特性（Ｖ、）は本
発明によるもので、従来の特性（ｖ２）よりも好ましい
方向に抑制されることがわかる。第８図と第９図の斜線
部分は磁気増幅器（９）（１０）の負担する制御電圧時
間積であるが、従来例の第１３図に比してその負担は著
しく減少している。ちなみに、第１のＦ Ｅ Ｔ （５
）のターンオフ時にコンデンサ（２７）に蓄えられた主
変圧器（１）の１次巻線（２）その他のインダクティブ
エネルギーは第２のＦＥＴ（６）のターンオン時に３次
巻線（２８）を介して電源に返還されるのでこれによる
電力損失は理論上は存在しない。
以上は第４図のツェナー電圧Ｖｚを一定値にすることに
よって好結果を得たが、第３図のように前記電圧（Ｖｑ
２）を電源出力Ｖ。よりフィードバックして制御するこ
とにより、磁気増幅器を利用することなく直接ｖ３を一
定に制御することが可能である。
よって好結果を得たが、第３図のように前記電圧（Ｖｑ
２）を電源出力Ｖ。よりフィードバックして制御するこ
とにより、磁気増幅器を利用することなく直接ｖ３を一
定に制御することが可能である。
第１図のように直接飽和変成器（７）の（Ｔ、 −Ｔ３
）間の印加電圧を制御することによってＶ。、■３を制
御することが可能である。
）間の印加電圧を制御することによってＶ。、■３を制
御することが可能である。
「発明の効果」
以上のように本発明は構成したので、広範囲の入力電圧
の変化に対応して予備的出力、または最終出力を効果的
に制御を可能ならしめる。また第１の開閉素子のターン
オフ時のフライバック電圧は効果的に抑制され、広範囲
入力に使用可能で、高能率、簡単かつ高信頼性を有し、
実用に供して効果甚大である。
の変化に対応して予備的出力、または最終出力を効果的
に制御を可能ならしめる。また第１の開閉素子のターン
オフ時のフライバック電圧は効果的に抑制され、広範囲
入力に使用可能で、高能率、簡単かつ高信頼性を有し、
実用に供して効果甚大である。
第１図ないし第４図は本発明による導通角制御自励イン
バータ回路の実施例を示すもので、第１図は第１実施例
の電気回路図、第２図は第２実施例の電気回路図、第３
図は第３実施例の電気回路図、第４図は第３図の動作説
明のための電気回路図、第５図、第６図、第７図、第８
図および第９図はそれぞれ本発明回路の波形図、第１０
図は従来の回路図、第１１図、第１２図および第１３図
はそれぞれ従来回路の波形図である。 （１）・主変圧器、（２）・・・１次巻線、（３）・・
電源、（４）・・自励インバータ、（５）（６）・・・
開閉素子（ＭＯＳＦＥＴ）、（７）・・・飽和リアクト
ルまたは飽和変成器、（８）・・・２次巻線、（９）
（１０）・・・磁気増幅器、（１２）・・・整流平滑回
路、（１３）・・・誤差検出増幅回路、（１７） （１
８）・・・出力端子、（１９）・・・４次巻線、（２ｏ
）・・・インピーダンス素子、（２１）・・整流器、（
２２）・・・堰層電圧素子。 （２６）・・・整流器、（２７）・・・コンデンサ、（
２８）・・・３次巻線、（３０）・・・トランジスタ、
（３７）・・・制御回路、（３８）・・５次巻線。
バータ回路の実施例を示すもので、第１図は第１実施例
の電気回路図、第２図は第２実施例の電気回路図、第３
図は第３実施例の電気回路図、第４図は第３図の動作説
明のための電気回路図、第５図、第６図、第７図、第８
図および第９図はそれぞれ本発明回路の波形図、第１０
図は従来の回路図、第１１図、第１２図および第１３図
はそれぞれ従来回路の波形図である。 （１）・主変圧器、（２）・・・１次巻線、（３）・・
電源、（４）・・自励インバータ、（５）（６）・・・
開閉素子（ＭＯＳＦＥＴ）、（７）・・・飽和リアクト
ルまたは飽和変成器、（８）・・・２次巻線、（９）
（１０）・・・磁気増幅器、（１２）・・・整流平滑回
路、（１３）・・・誤差検出増幅回路、（１７） （１
８）・・・出力端子、（１９）・・・４次巻線、（２ｏ
）・・・インピーダンス素子、（２１）・・整流器、（
２２）・・・堰層電圧素子。 （２６）・・・整流器、（２７）・・・コンデンサ、（
２８）・・・３次巻線、（３０）・・・トランジスタ、
（３７）・・・制御回路、（３８）・・５次巻線。
Claims (6)
- （１）主変圧器、第１、第２の２個の開閉素子および飽
和変成器を主要素子として構成され、前記主変圧器の巻
線よりインピーダンス素子を介して前記飽和変成器に電
圧を供給して前記２個の開閉素子の開閉に必要な電圧ま
たは電流を供給し、前記飽和変成器の飽和により２個の
開閉素子の転流動作を行わせるようにした自励インバー
タ回路において、前記第１の開閉素子の両端に整流器と
コンデンサの直列回路を結合し、この整流器とコンデン
サの結合点を前記主変圧器の主線巻と同一巻数を有する
補助巻線の一端を結合し、さらに他端を前記第２の開閉
素子を介して電源に結合し、前記飽和変成器に２個の出
力巻線を設けてそれぞれ前記第１、第２の開閉素子に、
開閉動作が互いに逆になるように結合し、前記飽和変成
器の入力巻線を、整流器、インピーダンス素子および堰
層電圧素子を介して前記主変圧器の補助巻線に結合して
なることを特徴とする導通角制御自励インバータ回路。 - （２）飽和変成器の入力巻線と主変圧器の補助巻線との
間に、整流器と堰層電圧素子の並列回路にインピーダン
ス素子を直列に結合した回路を挿入してなる特許請求の
範囲第１項記載の導通角制御自励インバータ回路。 - （３）飽和変成器の入力巻線と主変圧器の補助巻線との
間に、インピーダンス素子を挿入するとともに、前記入
力巻線と並列に、整流器と堰層電圧素子の直列回路を結
合してなる特許請求の範囲第１項記載の導通角制御自励
インバータ回路。 - （４）堰層電圧素子は、その電圧またはインピーダンス
を、電源出力電圧の検出増幅回路の出力により制御する
ように結合してなる特許請求の範囲第１項記載の導通角
制御自励インバータ回路。 - （５）主変圧器、第１、第２の２個の開閉素子および飽
和リアクトルを主要素子として構成され、前記主変圧器
の巻線よりインピーダンス素子を介して前記飽和リアク
トルに電圧を供給して前記２個の開閉素子の開閉に必要
な電圧または電流を供給し、前記飽和リアクトルの飽和
により２個の開閉素子の転流動作を行わせるようにした
自励インバータ回路において、前記第１の開閉素子の両
端に整流器とコンデンサの直列回路を結合し、この整流
器とコンデンサの結合点を前記主変圧器の主線巻と同一
巻数を有する補助巻線の一端を結合し、さらに他端を前
記第２の開閉素子を介して電源に結合し、前記第１の開
閉素子としてのＭＯＳＦＥＴのゲート・ソース間にイン
ピーダンス素子を介して主変圧器の補助巻線と結合する
とともに、前記飽和リアクトルを並列に結合し、前記第
２の開閉素子としてのＭＯＳＦＥＴのゲート・ソース間
に前記主変圧器の他の補助巻線の両端を、制御回路を介
して接続してなることを特徴とする導通角制御自励イン
バータ回路。 - （６）第２の開閉素子は電源の出力電圧を検出増幅した
出力により絶縁手段を介して制御するように結合してな
る特許請求の範囲第５項記載の導通角制御自励インバー
タ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292916A JPH01136567A (ja) | 1987-11-19 | 1987-11-19 | 導通角制御自励インバータ回路 |
| US07/288,792 US4901214A (en) | 1987-11-19 | 1988-11-18 | Continuity angle controlled self-excited inverter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292916A JPH01136567A (ja) | 1987-11-19 | 1987-11-19 | 導通角制御自励インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01136567A true JPH01136567A (ja) | 1989-05-29 |
| JPH0365116B2 JPH0365116B2 (ja) | 1991-10-09 |
Family
ID=17788057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62292916A Granted JPH01136567A (ja) | 1987-11-19 | 1987-11-19 | 導通角制御自励インバータ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4901214A (ja) |
| JP (1) | JPH01136567A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994021029A1 (de) * | 1993-03-05 | 1994-09-15 | Fleck, Carl, Maria | Wandlerschaltung |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5333104A (en) * | 1992-05-22 | 1994-07-26 | Matsushita Electric Works, Ltd. | Inverter power source |
| JP3366058B2 (ja) * | 1992-10-07 | 2003-01-14 | 浩 坂本 | 電源装置 |
| US5694310A (en) * | 1995-08-14 | 1997-12-02 | International Business Machines Corporation | Three phase input boost converter |
| JP3512540B2 (ja) * | 1995-11-22 | 2004-03-29 | オリジン電気株式会社 | スイッチング電源及びその制御方法 |
| JP3492882B2 (ja) * | 1997-04-07 | 2004-02-03 | パイオニア株式会社 | スイッチング電源装置 |
| JP4434204B2 (ja) * | 2004-04-21 | 2010-03-17 | 三菱電機株式会社 | 電源装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4021717A (en) * | 1973-05-16 | 1977-05-03 | Matsushita Electric Industrial Co., Ltd. | Charging system |
| US4164014A (en) * | 1978-06-12 | 1979-08-07 | Gould Advance Limited | Converter power supply apparatus |
| DE3007597C2 (de) * | 1980-02-28 | 1982-04-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schutzbeschaltungsanordnung für Halbleiterschalter |
| JPS6047834B2 (ja) * | 1980-12-01 | 1985-10-23 | オムロン株式会社 | スイツチングレギユレ−タ |
| JPS62166776A (ja) * | 1986-01-16 | 1987-07-23 | Sanken Electric Co Ltd | 直流−直流変換器 |
| JP3042607B2 (ja) * | 1997-06-13 | 2000-05-15 | 日本電気株式会社 | 同期検出回路 |
-
1987
- 1987-11-19 JP JP62292916A patent/JPH01136567A/ja active Granted
-
1988
- 1988-11-18 US US07/288,792 patent/US4901214A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994021029A1 (de) * | 1993-03-05 | 1994-09-15 | Fleck, Carl, Maria | Wandlerschaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365116B2 (ja) | 1991-10-09 |
| US4901214A (en) | 1990-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274543A (en) | Zero-voltage switching power converter with lossless synchronous rectifier gate drive | |
| US5144547A (en) | Rectifying circuit with FETs | |
| US6061254A (en) | Forward converter with active clamp circuit | |
| US6842069B2 (en) | Active common mode EMI filters | |
| US20070047267A1 (en) | Electric power converter | |
| JPH01136567A (ja) | 導通角制御自励インバータ回路 | |
| US3988662A (en) | Variable flux-reset ferroresonant voltage regulator | |
| EP4009506A1 (en) | Synchronous converter and lighting system comprising the same | |
| US6005779A (en) | Rectification and inversion circuits | |
| JPS5849112B2 (ja) | 転流回路 | |
| US4464710A (en) | Simplified d.c. to d.c. converter | |
| US5257170A (en) | Electric converter with several induction coils | |
| JP2003189622A (ja) | スイッチング電源装置 | |
| JP2020174465A (ja) | 三相交流用の絶縁型力率改善装置 | |
| JP3213919B2 (ja) | 同期整流コンバータ | |
| JPS646628B2 (ja) | ||
| JPH073835Y2 (ja) | スイッチングレギュレータ | |
| JPH11341802A (ja) | 共振型ａｃ―ｄｃコンバ―タ装置 | |
| JPS6241593Y2 (ja) | ||
| JPH0540714Y2 (ja) | ||
| JPS6198392U (ja) | ||
| JP2881452B2 (ja) | 導通角制御自励インバータ | |
| JPS6352671A (ja) | 共振コンバ−タ | |
| JPS60148376A (ja) | スイツチングレギユレ−タ | |
| JPH01270770A (ja) | 自励型ｄｃ／ｄｃ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 17 |