JPH01135102A - セラミックパッケージ - Google Patents

セラミックパッケージ

Info

Publication number
JPH01135102A
JPH01135102A JP63241217A JP24121788A JPH01135102A JP H01135102 A JPH01135102 A JP H01135102A JP 63241217 A JP63241217 A JP 63241217A JP 24121788 A JP24121788 A JP 24121788A JP H01135102 A JPH01135102 A JP H01135102A
Authority
JP
Japan
Prior art keywords
holes
ceramic
package
conductor
signal conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63241217A
Other languages
English (en)
Inventor
Palmer D Smeltz
パルマー　ダニエル　スメルッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH01135102A publication Critical patent/JPH01135102A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の背景） ［発明の属する技術分野］ 本発明は多層セラミック（ＭＬＣ）パッケージ、特に従
来の同軸コネクタを模擬した高周波コネクタを有する多
層セラミックパッケージに関する。
［従来技術の説明］ 多層セラミックパッケージは、集積回路、マイクロ波回
路、及び光電素子を含む種々の素子において、一般的な
設計案となっている。多層セラミツクパッケージは、通
常アルミナの様にパッケージ作成過程の最後において、
密封されたパッケージを作るために焼結できる材料から
形成される。
正規の同軸コネクタは、絶縁性誘電体によって完全に被
包された信号導体と、接地導体によって完全に被包され
た誘電体とから構成されている。
この構成によって、信号導体から発する全ての電界が誘
電体内に閉じ込められるため、信号損失は最小となる。
更に、同軸コネクタは中央の信号路を、近接の他の信号
から電気的に絶縁する。
従来技術における、同軸導体を、高周波光受像器を有す
るコネクタとして利用した一つの装置が１９８２年１月
５日イ寸きのアール・イー・カーデイナル（Ｒ，Ｅ、　
Ｃａｒｄｉｎａｌ）による合衆国特許（Ｕ。
Ｓ、　Ｐａｔｅｎｔ）第４，３０９，７１７号に開示さ
れている。
しかしこのパッケージは、金属パッケージを用いた同軸
コネクタを利用している。この様なコネクタを多層セラ
ミックパッケージに結合するためには、コネクタをパッ
ケージにはんだ付は出来るように、パッケージの外壁、
内壁共に、金属でなげればならない。この作業は困難で
あり、結果として、この型のコネクタは普通、ＭＬＣパ
ッケージには利用されない。
従って、従来技術では、多層セラミックパッケージに同
軸高周波コネクタを導入する方法は達成されていない。
（発明の概要） 本発明は、従来技術で残された課題に取組むべく高周波
コネクタを用いた多層セラミック（ＭＬＣ）パッケージ
に関して成されたものである。
特に疑似同軸コネクタは多層セラミックの一部に接地板
間にわたる二組の離れて平行に配列する複数の貫通孔を
設けることによって形成される。
平行な一組の接地板間にわたる一組の導体の壁の形成を
模擬するために十分な数の貫通孔が形成される。信号導
体は接地板構造の中心部のセラミック層の一つの上に形
成される。
本発明の一実施例によると、更に、従来型の同軸型コネ
クタに似せるために、隣接するセラミック層の貫通孔は
、上下の接地板間でより環状に近い接続を行うように、
ずれて形成されている。
本発明の他の実施例によると、貫通孔は誘電体の表面を
貫いて、接続がどんな形状（例えば直角にもアーチ形）
にも構成できるように形成される。
この実施例は、高周波コネクタが信号源と伝送デバイス
間で角を曲がらなければならない場合に利用できる。
更に本発明の他の実施例はセラミックシュアルインライ
ンパッケージ（Ｄ　Ｉ　Ｐ）の底面を貫く高周波コネク
タの作成に関する。セラミックＤＩＰでは端子のひとつ
が高周波信号源に接続し、貫通孔はその端子を囲んで形
成されて接地板遮へいを行う。
（実施例の説明） 第１図は本発明による高周波コネクタ１０を含む典型的
な多層セラミックパッケージの分解図である。コネクタ
ＩＯの外部接地用導体１２は、第１図に示す様に、一対
のセラミック層１８と２０よって分離される下部接地板
１４と上部接地板１６を含み、セラミック層１ｇ、２０
は多層セラミックパッケージの一部である。接地板１４
．１６を分離するセラミック層の数とそれらの相対厚さ
ｔは、設計的事項である。
セラミック層１８．２０を貫通する二組の複数の貫通孔
２２．２４によって、接地板１４と１６は電気的に接続
して、外部の接地用導体１２を形成する。貫通孔２２．
２４の使用は接地用導体構造を完成するための一組の壁
を形成する。簡単な例えとして、接地用導体１２を鳥か
ごの様な箱と見たてると貫通孔２２゜２４は箱の対向す
る面に掛けた棒と見なせる。信号導体３０は、接地用導
体１２の中心部に設けられた小さい金属片である。第１
図の典型的な実施例では、信号導体３０はセラミック層
１８と２０の間に配置される様に示されている。実際、
信号導体３０はセラミック層１８の上表面１９上に付着
している。コネクタ１０の高周波信号源（図示せず）へ
の連結はセラミック層２０と上部接地板１Ｂの一部を取
り除いて第１図に示すように、信号導体３０の上部に空
間３２を形成することによって行われる。
上述した様に、接地板１４と１６間に一組の導体材料の
壁の形成を模擬するために複数の貫通孔２２゜２４の形
成が必要である。この、様な壁の構造は、第１図のコネ
クタ１０の２−２線に沿った部分断面図である第２図に
明白に示される。この実施例では貫通孔列２２を形成す
るために下付き数字で示す５つの貫通孔が用いられる。
貫通孔の数を増すことによって模擬がより改善されるこ
とは明らかである。追加の貫通孔は第２図に点線で示さ
れる。
第３図は、第１図のコネクタ１０の平面図で、この第１
図はセラミック層２０の上部主表面２１を示した。各々
の貫通孔は直径ｄ１例えば、０．０２５ｃｍの直径を持
ち、隣接する貫通孔は適当な距離隔たっている。いくつ
かの種類のセラミック材料では貫通孔を形成する際に加
圧したり割ったりしないよう注意しなければならない。
このいくつかの材料における割れを防ぐために、貫通孔
をその直径の１．５倍の距離隔てるとよいことが見出さ
れている。
セラミック材料の進歩に伴い、貫通孔を重なり合う様に
（第３図に点線で示すように）形成し、導体物質の１つ
の連続部分を作ることが可能となる。
この様式は、最良の接地板を達成すると考えられる。第
３図を参照してわかる様に、この典型的な実施例の貫通
孔はＺ軸に沿って直線的に配列されている。従ってコネ
クタ１０は、同軸接続ケーブルの直線部分を用い、コネ
クタ１ｏの前面３１と後面３３に形成された高周波信号
源（図示せず）と伝送デバイス（図示せず）への相互接
続を行なうと例えられる。
これに対して丁度同軸ケーブルがどんな形状にも曲げら
れるように貫通孔もどんなパターンにも配列できる。第
４図は、この様な他の貫通孔配列を示した平面図であり
、貫通孔２２′と２４′は、右へ曲がり即ちアーチ状と
なり前面３０−と側面３４′との相互接続を成す。この
実施例から明らかであるが、隣接する貫通孔間の間隔は
希望する曲線を形成するように調節される。右左に向か
う接続、左へのアーチ等、のみに限らず他の様々な実施
例も可能である。
本発明の同軸構造の有利な点は、接地板と信号路双方へ
の接続がセラミック中の同一レベルで行なえることであ
る。この利点は、第５図に示され＝　１１− る。特に接地用導体１２への接続は、セラミック層１８
の上表面１９すなわち信号導体３０が形成される同一表
面に一致して形成される。これは、本発明に従い、セラ
ミック層の上表面１９上に、セラミック層１８内を通る
貫通孔２２と接触するように相互接続金属片３６を形成
することによってできる。
第５図に示される典型的な実施例では、相互接続金属片
３６は貫通孔２２２と２２３の双方と接触するように描
かれている。この様な相互接続金属片３６はコネクタｌ
Ｏの反対側に貫通孔２４と接触するようにも形成され得
る。最終的な電気的接続は、相互接続金属片３６に接触
し、信号導体３０に平行に置かれる接地接続片３８によ
って成される。しかし、相互接続片３６は又、接地板コ
ネクタとしても機能する。
第６図は、本発明の他の実施例として、貫通孔をずらし
て、より円形な同軸様構造を形成した場合を示す断面図
である。第６図のコネクタ５０は、第１図のコネクタ１
０と同様、第１及び第２の貫通孔５６．５８によって各
々接続された下部接地板５２と上部接地板５４を含む。
接地板５２と５４は第６図に５層のセラミック層［ｉｏ
、　８２，６４．６６．６８とで隔てられる。信号導体
７０は、接地用導体構造のおよそ中心に位置するように
セラミック層６４の上表面６５上に形成される。
第６図に示されるように、各セラミック層内の貫通孔列
は隣接するセラミック層内のそれらと、隣接するセラミ
ックの上（又は下）表面上に形成された金属接続によっ
てつながっている。特に、セラミック層６０中に形成さ
れた貫通孔５６１は、セラミック層６２中に形成された
５６２と、セラミック層６０の上表面（又はセラミック
層６２の底面６３）上に形成された水平方向接続５７□
によって結合されている。このずれた配置において、分
離した水平方向接続５７も、−枚の金属片５９も、隣接
する貫通孔をつなぐために用いられる。第７図は、第６
図の実施例の平面図である。
上述したように、本発明による高周波コネクタは多種の
多層セラミックパッケージに用いることができる。第１
の型のパッケージを第８図に示す。
図示されるように、この−例のセラミックパッケージは
、外部信号源１１０とパッケージ１３０内に含まれる伝
送デバイス１２０を結合するために“壁貫通”高周波コ
ネクタ１００を用いている。例えば、伝送デバイス１２
０として半導体レーザが考えられる。コネクタ１００は
複数のセラミック層１８０及び２００によって隔てられ
る第１及び第２の接地板１４０．１８０を含む。二組の
複数の貫通孔２２０と２４０は接地板１４０と１６０を
接続するため用いられる。
信号導体３００は図示される様に誘電材料の中央に配置
される。
本発明のコネクタを用いたパッケージの更に他の実施例
が第９図に示される。この実施例において、コネクタ１
００−はパッケージ１３〇−内に完全に包含される。こ
の方法ではコネクタ１００′はセラミックパッケージ１
３０′の壁を作る材料である接地板１４０−１１６０′
から成るか、又はコネクタ１００−がパッケージ１３〇
−内に位置する分割したセラミック片を含む。この実施
例が信号源１１０−を伝送デバイス１２０′と共にパッ
ケージ内部に設＝　１４− 置したい場合に利用される。第９図の配置に示される様
に貫通孔２２０′と２４０′はカーブした配置にあり、
信号源１１０′はコネクタ１００′と前面１５０−で結
合し、伝送デバイス１２０′はコネクタ１００′と側面
１７０で結合する。
本発明の高周波疑似同軸コネクタの用途は上述のように
設計した特定のパッケージに限られない。
例えば、本発明による高周波コネクタは、第１０図に示
す様なシュアルインラインパッケージ（ＤＩＰ）の一部
として形成できる。この実施例において、ＤＩＰ３００
は、パッケージ３００の底面３１８を貫く、複数の接続
端子３１０，３１２．３１４と３１６を含む。
端子３１０はこの例において、外部の高周波信号源と内
部の素子（高周波レーザ又はＬＥＤ　（図示せず））と
の間を接続している。本発明の趣旨により、複数の貫通
孔３５０がパッケージ３００の底面３１８を貫通して端
子３１０を囲んで形成され、そして外の接地板を形成す
る。金属片３６０は貫通孔をいくつかの内部接地又はパ
ッケージ接地（図示せず）へ接続するために用いられる
。この実施例において貫通孔３２０は、この−例が前述
の例によりさらに、従来の同軸型コネクタを模擬するよ
うに環状に配置される。しかし、端子３１０が貫通孔３
５０に完全に囲まれている限り、どんな適当な貫通孔配
置（例えば、正方形や長方形）も用いることができる。
パッケージ３００を形成する物質が非導電性である限り
、この型の高周波コネクタは形成され得る。本発明によ
る疑似同軸高周波コネクタを用いた、他の多くの型のパ
ッケージが可能である。貫通孔はその内部が空胴あるい
は充填されていることを問わず、その上下面を電気的に
導通するものであれば足りる。
【図面の簡単な説明】
第１図は、本発明による高周波コネクタを含む多層セラ
ミックパッケージの分解図、 第２図は隣接するセラミック層の貫通孔間の関係を示し
た第１図のパッケージの側面図第３図は上部接地板を除
いた第１図の実施例の平面図、 第４図は、貫通孔例をアーチ形に形成した本発明の他の
実施例の平面図、 第５図は本発明によって可能な相互接続例を示す第１図
のコネクタから上部接地板層を除いた斜視図、 第６図は円形の同軸コネクタを模擬して貫通孔をずらし
て配列した本発明の他の実施例を示す側面図、 第７図は隣接するセラミック層の貫通孔を接続する電気
的接続を示す第６図の実施例の平面図、第８図は外部の
信号源とセラミックパッケージ内部の伝送デバイスを結
合するために、壁貫通高周波コネクタを用いた、本発明
のセラミックパッケージの斜視図、 第９図は、内部の信号源と、伝送デバイスを接続するた
めに完全にパッケージに包含される高周波コネクタを用
いた本発明による他のセラミックパッケージの斜視図、 第１０図はシュアルインラインパッケージ（ＤＩＰ）に
応用する高周波コネクタを用いた本発明の更に他の実施
例を示す斜視図である。 １０・・・コネクタ

Claims (1)

  1. 【特許請求の範囲】 １）第１の素子と第２の素子を接続する信号導体から成
    るコネクタを含むセラミックパッケージにおいて；信号
    導体を囲むように配置されたセラミック層、セラミック
    層中に前記信号導体を囲むように形成された複数の貫通
    孔、複数の貫通孔に連結して、前記信号導体に対する接
    地板絶縁体を形成する接地手段と、を有することを特徴
    とするセラミックパッケージ。 ２）接地手段が導体性材料の第１の導体層、第１の導体
    層と平行に配置される導体性材料の第２の導体層、及び
    複数の貫通孔から成り、この複数の貫通孔は第１の貫通
    孔列と第２の貫通孔列とからなり、第１の貫通孔列はセ
    ラミック材料中に、第１の導体層と第２の導体層間の第
    １の電気的接続を行うように形成され、第２の貫通孔列
    は前記セラミック材料中に、第１の導体層と第２の導体
    層間の第２の電気的接続を行うように形成され、第１及
    び第２の貫通孔列は、信号導体が前記接地手段と前記貫
    通孔列とによって包囲される領域内に含まれるように隔
    てられており、前記信号導体上の信号路が前記第１の導
    体層及び第２の導体層に平行であることを特徴とする特
    許請求の範囲第１項記載のセラミックパッケージ。 ３）前記パッケージが複数のセラミック層から成り、信
    号導体が前記複数のセラミック層のうちの１つの層の主
    表面上に配置された導体材料片から成ることを特徴とす
    る特許請求の範囲第２項記載のセラミックパッケージ。 ４）各貫通孔が、信号路の方向から見た場合に、隣接す
    るセラミック層の貫通孔が円形の相互接続を形成するよ
    うに位置を変えて、ずれた配列を形成し、隣接する複数
    の貫通孔間に電気的接続を生ぜしめる電気的接続手段を
    有することを特徴とする特許請求の範囲第２項記載のセ
    ラミックパッケージ。 ５）電気的接続手段が、複数の貫通孔中の各貫通孔と１
    対１の関係で組合わせた複数の導体片より成ることを特
    徴とする特許請求の範囲第４項記載のセラミックパッケ
    ージ。 ６）電気的接続手段が、隣接するセラミック層間に配置
    される１つの導体材料片から成ることを特徴とする特許
    請求の範囲第４項記載のセラミックパッケージ。 ７）各貫通孔が所定の直径ｄを持ち、隣接する貫通孔は
    １．５ｄの間隔を持つことを特徴とする特許請求の範囲
    第１項記載の多層セラミックパッケージ。 ８）各貫通孔が所定の直径ｄを持ち、隣接する貫通孔が
    重なる様に配置されて、重なり合った貫通孔が本質的に
    各セラミック層の上下の主表面間の導体の一部を形成す
    ることを特徴とする特許請求の範囲第１項記載のセラミ
    ックパッケージ。 ９）各貫通孔列が線形に配置されることを特徴とする特
    許請求の範囲第２項記載のセラミックパッケージ。 １０）各貫通孔列が非線形に配置されることを特徴とす
    る特許請求の範囲第２項記載のセラミックパッケージ。 １１）前記パッケージの外部に位置する第１の素子と前
    記パッケージの内部に位置する第２の素子間を接続する
    ために、コネクタが前記パッケージの側壁を貫いて形成
    されることを特徴とする特許請求の範囲第１項記載のセ
    ラミックパッケージ。 １２）前記パッケージ内に位置する第１の素子と前記パ
    ッケージ内に位置する第２の素子を接続するために、コ
    ネクタが完全に前記パッケージ内に含まれることを特徴
    とする特許請求の範囲第１項記載のセラミックパッケー
    ジ。 １３）コネクタが前記パッケージの底面を貫いて形成さ
    れ、信号導体がパッケージの底面に垂直に配置され、複
    数の貫通孔が前記信号導体に平行にかつそれを囲む様に
    形成されることを特徴とする特許請求の範囲第１項記載
    のセラミックパッケージ。 １４）複数の貫通孔が信号導体の周囲に非環状に配置さ
    れることを特徴とする特許請求の範囲第１３項記載のセ
    ラミックパッケージ。 １５）複数の貫通孔が信号導体の周囲に環状に配置され
    ることを特徴とする特許請求の範囲第１３項記載のセラ
    ミックパッケージ。
JP63241217A 1987-10-02 1988-09-28 セラミックパッケージ Pending JPH01135102A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US104719 1987-10-02
US07/104,719 US4922325A (en) 1987-10-02 1987-10-02 Multilayer ceramic package with high frequency connections

Publications (1)

Publication Number Publication Date
JPH01135102A true JPH01135102A (ja) 1989-05-26

Family

ID=22302010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241217A Pending JPH01135102A (ja) 1987-10-02 1988-09-28 セラミックパッケージ

Country Status (3)

Country Link
US (1) US4922325A (ja)
EP (1) EP0309942A3 (ja)
JP (1) JPH01135102A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256203A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
JPH0595209A (ja) * 1991-03-27 1993-04-16 Hughes Aircraft Co 低温度共焼成セラミツク中のストリツプラインシールド構造
JPH0918205A (ja) * 1995-06-27 1997-01-17 Toshiba Corp マイクロ波回路
JPH09191205A (ja) * 1995-12-04 1997-07-22 Lucent Technol Inc 信号分離マイクロ波スプリッタ／コンバイナ
JPH118502A (ja) * 1997-06-16 1999-01-12 Kyocera Corp 誘電体導波路の信号減衰装置
JP2021500836A (ja) * 2017-10-27 2021-01-07 メタサム アーベーＭｅｔａｓｕｍ Ａｂ 多層導波路、多層導波路構成、及びそれらの生産方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2507476B2 (ja) * 1987-09-28 1996-06-12 株式会社東芝 半導体集積回路装置
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
US4995941A (en) * 1989-05-15 1991-02-26 Rogers Corporation Method of manufacture interconnect device
US5459634A (en) * 1989-05-15 1995-10-17 Rogers Corporation Area array interconnect device and method of manufacture thereof
US5053921A (en) * 1989-05-15 1991-10-01 Rogers Corporation Multilayer interconnect device and method of manufacture thereof
GB2233821A (en) * 1989-07-11 1991-01-16 Oxley Dev Co Ltd Ceramic package including a semiconductor chip
US5206986A (en) * 1989-08-11 1993-05-04 Fujitsu Limited Method of producing an electronic circuit package
US5256590A (en) * 1989-11-24 1993-10-26 Mitsubishi Denki Kabushiki Kaisha Method of making a shielded semiconductor device
FR2655195B1 (fr) * 1989-11-24 1997-07-18 Mitsubishi Electric Corp Dispositif a semiconducteurs comportant un blindage contre le rayonnement electromagnetique et procede de fabrication.
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
ATE120883T1 (de) * 1990-05-28 1995-04-15 Siemens Ag Ic-gehäuse, bestehend aus drei beschichteten dielektrischen platten.
US5406235A (en) * 1990-12-26 1995-04-11 Tdk Corporation High frequency device
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
US5221860A (en) * 1991-02-19 1993-06-22 At&T Bell Laboratories High speed laser package
US5334874A (en) * 1991-09-13 1994-08-02 Metzler Richard A Electronic device package
US5428327A (en) * 1993-08-23 1995-06-27 Itt Corporation Microwave feedthrough apparatus
JP3287673B2 (ja) * 1993-11-30 2002-06-04 富士通株式会社 半導体装置
US5631807A (en) * 1995-01-20 1997-05-20 Minnesota Mining And Manufacturing Company Electronic circuit structure with aperture suspended component
JPH10308565A (ja) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
US5923234A (en) * 1997-10-27 1999-07-13 Lockheed Martin Corp. Hermetic feedthrough using three-via transmission lines
US6081988A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corp. Fabrication of a circuit module with a coaxial transmission line
US6031188A (en) * 1998-04-30 2000-02-29 Lockheed Martin Corp. Multi-circuit RF connections using molded and compliant RF coaxial interconnects
US5945897A (en) * 1998-04-30 1999-08-31 Lockheed Martin Corporation Compliant RF coaxial interconnect
JP3582460B2 (ja) 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
WO2002027874A2 (en) * 2000-09-29 2002-04-04 Cielo Communications, Inc. High speed optical subassembly with ceramic carrier
JP2002151781A (ja) * 2000-11-10 2002-05-24 Mitsubishi Electric Corp 光素子モジュール
SE0200715D0 (sv) * 2001-12-14 2002-03-11 Optillion Ab Feedthrough Interconnection Assembly
US6686732B2 (en) * 2001-12-20 2004-02-03 Teradyne, Inc. Low-cost tester interface module
US7476040B2 (en) * 2004-02-02 2009-01-13 Jds Uniphase Corporation Compact optical sub-assembly with ceramic package
US20090014867A1 (en) * 2007-07-10 2009-01-15 Casey Krawiec Seal ring for glass wall microelectronics package
US8152800B2 (en) * 2007-07-30 2012-04-10 Vivant Medical, Inc. Electrosurgical systems and printed circuit boards for use therewith
US9529025B2 (en) 2012-06-29 2016-12-27 Covidien Lp Systems and methods for measuring the frequency of signals generated by high frequency medical devices
US9872719B2 (en) 2013-07-24 2018-01-23 Covidien Lp Systems and methods for generating electrosurgical energy using a multistage power converter
US9655670B2 (en) 2013-07-29 2017-05-23 Covidien Lp Systems and methods for measuring tissue impedance through an electrosurgical cable
CN104836619B (zh) 2015-03-30 2017-08-29 青岛海信宽带多媒体技术有限公司 一种光器件
CN108123362A (zh) * 2015-03-30 2018-06-05 青岛海信宽带多媒体技术有限公司 激光发射器
CN104767103B (zh) * 2015-03-30 2017-12-19 青岛海信宽带多媒体技术有限公司 一种激光器用连接结构及激光器组件
US11616302B2 (en) * 2018-01-15 2023-03-28 Rogers Corporation Dielectric resonator antenna having first and second dielectric portions
CN113640927B (zh) * 2021-07-26 2022-10-21 嘉兴佳利电子有限公司 一种5g光通信模块用多层结构封装陶瓷及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117862A (ja) * 1984-11-13 1986-06-05 Nippon Telegr & Teleph Corp <Ntt> 高周波回路基板
JPS61288446A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 高速ｉｃパツケ−ジ構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309717A (en) * 1979-07-16 1982-01-05 Rca Corporation Coaxially mounted high frequency light detector housing
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
US4577214A (en) * 1981-05-06 1986-03-18 At&T Bell Laboratories Low-inductance power/ground distribution in a package for a semiconductor chip
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
JPS60210853A (ja) * 1984-03-06 1985-10-23 Fujitsu Ltd 半導体装置
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
GB2168857A (en) * 1984-11-14 1986-06-25 Int Standard Electric Corp Method and structure for interconnecting high frequency components
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
EP0228212B1 (en) * 1985-12-16 1991-08-07 Hitachi, Ltd. Integrated circuit device
CA1320006C (en) * 1986-06-02 1993-07-06 Norio Hidaka Package for integrated circuit
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117862A (ja) * 1984-11-13 1986-06-05 Nippon Telegr & Teleph Corp <Ntt> 高周波回路基板
JPS61288446A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 高速ｉｃパツケ−ジ構造

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256203A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
US5235208A (en) * 1991-02-07 1993-08-10 Mitsubishi Denki Kabushiki Kaisha Package for microwave integrated circuit
JPH0595209A (ja) * 1991-03-27 1993-04-16 Hughes Aircraft Co 低温度共焼成セラミツク中のストリツプラインシールド構造
JPH0918205A (ja) * 1995-06-27 1997-01-17 Toshiba Corp マイクロ波回路
JPH09191205A (ja) * 1995-12-04 1997-07-22 Lucent Technol Inc 信号分離マイクロ波スプリッタ／コンバイナ
JPH118502A (ja) * 1997-06-16 1999-01-12 Kyocera Corp 誘電体導波路の信号減衰装置
JP2021500836A (ja) * 2017-10-27 2021-01-07 メタサム アーベーＭｅｔａｓｕｍ Ａｂ 多層導波路、多層導波路構成、及びそれらの生産方法

Also Published As

Publication number Publication date
EP0309942A3 (en) 1989-09-20
US4922325A (en) 1990-05-01
EP0309942A2 (en) 1989-04-05

Similar Documents

Publication Publication Date Title
JPH01135102A (ja) セラミックパッケージ
US5677515A (en) Shielded multilayer printed wiring board, high frequency, high isolation
TWI248330B (en) High frequency and wide band impedance matching via
JP4629125B2 (ja) 要素をグループ化した伝送チャネルリンク用終端組立体
EP0103430B1 (en) Shielded electrical cable
CA1215475A (en) Printed circuit board maximizing areas for component utilization
TWI596995B (zh) 印刷電路板
JPH0230200B2 (ja)
JPS6030074B2 (ja) 電気コネクタ
EP0068665B1 (en) Shielded electrical cable
JPH069151B2 (ja) コネクタ・アセンブリ
US3293353A (en) Shielded interconnecting wiring medium
JPH08236225A (ja) 電気コネクタ
EP0074205B1 (en) A connector for coaxially shielded cable
CA2093528C (en) Electrical connectors
US5834991A (en) Thick film lange coupler
US6383029B1 (en) Method of reducing signal coupling in a connector, a connector and a cable including such a connector
JPH0239601A (ja) マイクロ波ストリップ線コネクター
JP2836039B2 (ja) インピーダンス素子
JPS63261859A (ja) 高周波素子用パツケ−ジ
JP2666391B2 (ja) 遅延線路
JPH03214578A (ja) 回路基板相互接続構造
JPS5892101A (ja) マイクロ波回路
JPS641704Y2 (ja)
JPS6016453A (ja) 集積回路装置用パツケ−ジ