JPH01133299A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体記憶装置に関し、特にＥＣＣ回路を有
する半導体記憶装置に関するものである。

〔従来の技術〕

第２図は半導体記憶装置における読み出し部を示す。図
において、１，２はシンドローム生成回路、３は誤り訂
正回路である。

本装置は８ビツトｌワード構成であり、メモリセルから
読み出された情報は、図ではｙ、〜ｙ。

に相当する。Ｅ　ＣＣ（Ｅｒｒｏｒ　Ｃｈｅｃｋ　ａｎ
ｄ　Ｃｏｒｒｅｃｔｉ−−ｏｎ　）回路を有さない記゛
憶装置では、このｙＩ〜ｙｌｌが読み出し情報（出力）
になる。しかし、ＥＣＣ回路を有する場合は、情報書き
込みと同時に検査ビット生成回路により検査ビットを発
生させ、検査ビットの内容がメモリアレイに書き込まれ
る。

この検査ビットは１ワード（８ビツト）につき、１組（
４ビツト）必要である。そして、読み出し時に読み出し
情報とともに検査ビットが読み出され、これらからシン
ドローム生成回路１．２によりシンドローム３１〜Ｓ４
が発生され、シンドロームデコード回路及び訂正回路に
より読み出し情報の誤りが訂正され、Ｄ、−Ｄ、とじて
出力される。

このように検査ビットを設けることにより、読み出し時
の誤りを訂正することができ、チップの信頼性をあげる
ことができる。

〔発明が解決しようとする問題点〕

従来の半導体記憶装置は以上のように構成され、常時誤
りが訂正されてしまうので、読み出し情報を誤り訂正を
行わずに読み出したい場合、たとえばメモリセル自体の
テスト時等においても読み出し情報をそのまま読み出す
ことはできないという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、読み出し情報の誤りを訂正して読み出すこと
ができるとともに、必要に応じて誤りを訂正せずに読み
出し情報をそのまま出力できるＥＥＣ回路を有する半導
体記ｊｆＪ装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る半導体記憶装置は、ＥＣＣ回路を構成し
ているシンドローム生成回路に新たに制御信号を付加し
、この制御信号に応じてシンドロームコードを制御する
回路を付加したものである。

〔作用〕

この発明における半導体記憶装置では、制御信号により
、シンドローム生成回路によって生成されたシンドロー
ムのコードを制御する。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図はこの発明の一実施例による半導体肥土す装置を
示す回路図である。図において、ｙ１〜ｙ。

はメモリアレイからの読み出し情報、ｙ９〜ｙＩ□は書
き込み時に生成され読み出し時に読み出し情報と同時に
読み出される検査ビット、１は読み出し情弗の検査ビッ
トを生成するためのシンドローム生成回路、２は出力ｐ
１〜ｐ４のそれぞれと検査ビットｙｑ〜ｙ＋ｚのそれぞ
れを入力するシンドローム生成回路、３１〜Ｓ４はシン
ドローム生成回路１．２により生成された第１のシンド
ローム、４はＳ、〜Ｓ４のそれぞれと制御信号ＴＥとの
論理積を行うＡＮＤ回路９．１０，１１．１２を有する
制御回路、ｔ１〜ｔ４は制御回路４より出力される第２
のシンドローム、１５はｔ、〜ｔ４を入力し、どのビッ
トに誤りがあるかを検出するシンドロームデコード回路
、１６はシンドロームデコード回路１５の検出結果と読
み出し情報ｙ１〜ｙＩ＋とから読み出し情報の誤りを訂
正する誤り訂正回路である。

次に動作について説明する。

読み出し時の読み出し情報ｙ１〜ｙＩｌ及び検査ビット
ｙ９〜ｙ＋ｚより第１のシンドローム５１〜ｓ４を生成
する。このときＴＥ＝“Ｈ”　（通常動作）の場合、第
２のシンドロームも１〜ｔ４に第１のシンドローム３１
〜Ｓ４の内容がそのまま伝わる。その第２のシンドロー
ムｔ１〜ｔ４よりシンドロームデコード回路１５及び誤
り訂正回路１６を用い、読み出し情ｆ［ａＹ＋＝ｙｅの
誤りを訂正する。

次にＴＥ＝“Ｌ”の場合、第１のシンドローム３１〜Ｓ
４の内容にかかわらず第２のシンドロームＬ、〜ｔ４は
オール“Ｌ”になる（ＴＥ−“Ｌ″であるため）。シン
ドロームコードがオール″Ｌ”というのは読み出し情報
に誤りなしというコードに相当する。よってシンドロー
ムデコード回路１５及び誤り訂正回路１６で読み出し情
報を変化（訂正）させることなくＤ＋−Ｄｓ　として出
力することができる。

このように制御信号ＴＥによってシンドロームを制御す
ることにより通常動作を行わせたり、読み出し情報の訂
正機能を停止させたりすることができる。

なお、制御信号によりシンドロームコードを制御する制
御回路は、上記実施例のように制御信号ＴＥにより第２
のシンドロームがオール“Ｌ”となるものであれば、Ａ
ＮＤ回路９，１０，１１゜１２に限らず、どのような論
理演算回路を用いて構成してもよい。

〔発明の効果〕

以上のようにこの発明に係る半導体記憶装置によれば、
シンドローム生成回路とシンドロームデコード回路との
間に制御信号によりシンドロームを制御する回路を設け
たので、実使用時には誤り訂正を行い、テスト時は誤り
訂正を行わずにチップ自体の動作のテストを行うことが
でき、より高い信頼性を得ることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体記憶装置の読み
出し部の回路図、第２図は従来の半導体記憶装置の読み
出し部の回路図である。 図において、ｌ、２はシンドローム生成回路、３．１６
は誤り訂正回路、４は制御回路、１５はシンドロームデ
コード回路である。 なお図中同一符号は同−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）読み出し情報と書き込み時に生成された検査ビッ
   トとを入力とし、これからシンドロームを生成するシン
   ドローム生成回路と、 該シンドローム生成回路から出力されるシンドロームを
   入力とするシンドロームデコード回路を含み、どの情報
   に誤りがあるかを検出し、該誤りの情報をもとに上記読
   み出し情報の誤り訂正を行う誤り訂正回路とを有する半
   導体記憶装置において、 上記シンドローム生成回路と上記シンドロームデコード
   回路との間に設けられ、制御信号によりシンドロームコ
   ードを制御する制御回路を備えたことを特徴とする半導
   体記憶装置。
2. （２）上記制御回路は上記シンドロームコードと上記制
   御信号との論理積をとる回路であることを特徴とする特
   許請求の範囲第１項記載の半導体記憶装置。
3. （３）上記制御信号が“Ｈ”のとき通常モードの動作を
   行い、上記制御信号が“Ｌ”のとき上記読み出し情報を
   そのまま出力するテストモードの動作を行うことを特徴
   とする特許請求の範囲第２項記載の半導体記憶装置。