JPH0113230B2 - - Google Patents
Info
- Publication number
- JPH0113230B2 JPH0113230B2 JP55160230A JP16023080A JPH0113230B2 JP H0113230 B2 JPH0113230 B2 JP H0113230B2 JP 55160230 A JP55160230 A JP 55160230A JP 16023080 A JP16023080 A JP 16023080A JP H0113230 B2 JPH0113230 B2 JP H0113230B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- forming
- gate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 4
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に相
補型MOSトランジスタおよび２重ゲートMOSト
ランジスタを同一チツプ上に構成する集積回路の
製造に用いて好適な半導体装置の製造方法に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device, and in particular, a method of manufacturing a semiconductor device suitable for use in manufacturing an integrated circuit in which complementary MOS transistors and double-gate MOS transistors are configured on the same chip. Regarding.
現在、ＰチヤンネルMOS形トランジスタと、
ＮチヤンネルMOS形トランジスタとよりなる相
補形トランジスタ（CMOS）ICは、低消費電力
であること、さらにノイズマージンが大きいとい
う利点から、EPROM・IC（コントロールゲート
およびフローテイングゲートを有する二重ゲート
MOSトランジスタ；SAMOS構造）の周辺回路
として用いることは大変重要である。 Currently, P-channel MOS transistors and
Complementary transistor (CMOS) ICs, which consist of N-channel MOS transistors, have the advantages of low power consumption and large noise margins.
It is very important to use it as a peripheral circuit for MOS transistors (SAMOS structure).
しかし、CMOS／EPROMからなる製造工程
は、CMOS・ICがＰチヤンネルMOS形トランジ
スタと、Ｎチヤンネルトランジスタより構成され
ることに加えてEPROMの工程が入ることから、
MOS形ICの中で最も複雑なものとなつている。
特に、CMOS・ICのＰチヤンネルトランジスタ
およびCMOS・ICのＮチヤンネルトランジスタ、
EPROMのＮチヤンネルトランジスタのソース・
ドレイン領域を写真蝕刻PEP工程を用いてエツ
チングあるいは不純物拡散しなければならず、予
期しないマスクレジストのピンホールあるいはマ
スク合せ誤差の頻出する確率が高くなり、
CMOS／EPROMの複合構造の製造上その特性を
劣化せしめ、製品の歩留りを低下させる要因とな
つている。 However, the manufacturing process for CMOS/EPROM requires an EPROM process in addition to the fact that the CMOS/IC is composed of a P-channel MOS transistor and an N-channel transistor.
It is the most complex of all MOS ICs.
In particular, CMOS/IC P-channel transistors and CMOS/IC N-channel transistors,
EPROM N-channel transistor source
The drain region must be etched or doped using a photolithographic PEP process, increasing the probability of unexpected mask resist pinholes or mask alignment errors.
This degrades the characteristics of CMOS/EPROM composite structures during manufacture, and is a factor that reduces product yields.
以下、第１図Ａ〜Ｅを参照して従来の製造方法
を説明する。一方導電型半導体基板、たとえばＰ
形シリコン基板１に３つの電界効果トランジス
タ、たとえばCMOSトランジスタ２および
SAMOSトランジスタ３を同一チツプ上に形成す
る製法を説明する。基板１のCMOSトランジス
タ２形成領域のＰチヤンネルMOS形トランジス
タ領域４にｎ型のウエル領域５を形成する。その
後、基板１の表面にフイールド酸化膜６を成長さ
せ、この各酸化膜６間の基板１の表面に薄く、た
とえば厚さ700Å〜1000Åのゲート用酸化膜７を
形成する。次に、酸化膜６，７上に不純物含有
層、たとえば厚さ3500〜4500Åの多結晶シリコン
膜８を形成する。なおこの膜８には、ｎ形不純物
として例えば「リン」が通常の拡散法によりドー
プされている。また、多結晶シリコンの代わりに
モリブデンシリサイドあるいはタングステンシリ
サイドを使用してもよい。 Hereinafter, a conventional manufacturing method will be explained with reference to FIGS. 1A to 1E. On the other hand, a conductive type semiconductor substrate, for example, P
Three field effect transistors, for example a CMOS transistor 2 and
A manufacturing method for forming SAMOS transistors 3 on the same chip will be explained. An n-type well region 5 is formed in the P-channel MOS type transistor region 4 of the CMOS transistor 2 formation region of the substrate 1. Thereafter, a field oxide film 6 is grown on the surface of the substrate 1, and a thin gate oxide film 7 having a thickness of, for example, 700 Å to 1000 Å is formed on the surface of the substrate 1 between the oxide films 6. Next, an impurity-containing layer, for example a polycrystalline silicon film 8 having a thickness of 3500 to 4500 Å, is formed on the oxide films 6 and 7. Note that this film 8 is doped with, for example, "phosphorus" as an n-type impurity by a normal diffusion method. Further, molybdenum silicide or tungsten silicide may be used instead of polycrystalline silicon.
その後、多結晶シリコン層８上に厚さ約700〜
1500Åの酸化膜９を成長させ、さらにこの酸化膜
９上に不純物含有層、たとえば3500〜4500Åの多
結晶シリコン膜１０を形成する。この場合にも多
結晶シリコンの代わりにモリブデンシリサイド、
タングステンシリサイドを上記同様に用いてもよ
い。次に、この多結晶シリコン膜１０上にも厚さ
約500〜1000Åの酸化膜１１を形成する。次に、
ホトリソグラフイー技術により、SAMOSトラン
ジスタ領域３の２重ゲート形成予定領域にレジス
トマスク１２を第１図Ａのように形成する。そし
て、このマスク１２を用いて酸化膜９まで選択エ
ツチングすることにより、マスク１２の下に酸化
膜９、多結晶シリコン膜１０および酸化膜１１の
三層からなるSAMOSトランジスタのコントロー
ルゲート構造を第１１図Ｂのようにパターン形成
する。さらに、CMOSトランジスタ形成領域２
のＰチヤンネル、ｎチヤンネルの各ゲート部にレ
ジストマスク１３，１４を第１図Ｂ図のように形
成する。このマスク１３，１４および上記パター
ン形成された酸化膜１１をマスクとして多結晶シ
リコン膜８を選択エツチングし、さらにマスク１
３，１４を除去した後に、ＰチヤンネルMOSト
ランジスタ形成領域の表面にレジストマスク１５
を形成し、その後、基板１内表面のｎチヤンネル
MOSトランジスタのソース・ドレイン領域１６，
１７，１８，１９にたとえばAsをイオン注入法
で注入して、各ソース・ドレインを第１図Ｃのよ
うに形成する。そして、レジストマスク１５を選
択的にエツチング除去したのち、ｎチヤンネル
MOSトランジスタ形成領域の表面にレジストマ
スク２０を形成して、ＰチヤンネルMOSトラン
ジスタ形成領域のソース・ドレイン領域に不純
物、たとえばホウ素イオン注入して第１図Ｅのよ
うにソース・ドレイン２１，２２を形成し、この
後レジストマスク２０を除去して、CMOS―
SAMOS複合構造のICを製造していた。 After that, on the polycrystalline silicon layer 8, a layer with a thickness of about 700 ~
An oxide film 9 with a thickness of 1500 Å is grown, and an impurity-containing layer, for example, a polycrystalline silicon film 10 with a thickness of 3500 to 4500 Å, is formed on this oxide film 9. In this case as well, molybdenum silicide is used instead of polycrystalline silicon.
Tungsten silicide may also be used in the same manner as above. Next, an oxide film 11 having a thickness of about 500 to 1000 Å is also formed on this polycrystalline silicon film 10. next,
As shown in FIG. 1A, a resist mask 12 is formed in the area where the double gate is to be formed in the SAMOS transistor region 3 by photolithography. Then, by selectively etching up to the oxide film 9 using this mask 12, a control gate structure of a SAMOS transistor consisting of three layers of the oxide film 9, the polycrystalline silicon film 10, and the oxide film 11 is formed under the mask 12. Form a pattern as shown in Figure B. Furthermore, CMOS transistor formation region 2
Resist masks 13 and 14 are formed on each gate portion of the P channel and the N channel as shown in FIG. 1B. Using these masks 13 and 14 and the patterned oxide film 11 as masks, the polycrystalline silicon film 8 is selectively etched.
3 and 14, a resist mask 15 is placed on the surface of the P-channel MOS transistor formation region.
, and then an n-channel on the inner surface of the substrate 1.
MOS transistor source/drain region 16,
For example, As is implanted into 17, 18, and 19 by ion implantation to form each source and drain as shown in FIG. 1C. After selectively etching away the resist mask 15, the n-channel
A resist mask 20 is formed on the surface of the MOS transistor formation region, and impurities, such as boron ions, are implanted into the source and drain regions of the P-channel MOS transistor formation region to form source and drain 21 and 22 as shown in FIG. 1E. After that, the resist mask 20 is removed and the CMOS-
They were manufacturing ICs with SAMOS composite structure.
しかしこの従来の製法では、歩留りや特性の所
望値を得るのに１回でも工程の少ない製法が要求
されていた。 However, this conventional manufacturing method requires a manufacturing method with as few steps as possible to obtain the desired yield and properties.
本発明は上記点に鑑みてなされたもので、上記
従来の製造方法よりもマスク工程を１回少なくす
ることにより、工程の簡略化は勿論、マスク合せ
の際のずれ不良を少なくし、歩留りの向上を計つ
た半導体装置の製造方法を提供するものである。 The present invention has been made in view of the above points, and by reducing the number of mask steps by one compared to the conventional manufacturing method described above, it not only simplifies the process, but also reduces misalignment during mask alignment and improves yield. The present invention provides an improved method of manufacturing a semiconductor device.
すなわち、同一半導体基板に絶縁ゲート電界効
果トランジスタとこのトランジスタと逆導電型チ
ヤネルでフローテイングゲートおよびコントロー
ルゲートを有する二重ゲート電界効果トランジス
タとを形成する半導体装置の製造方法において、
一方導電型半導体基板に他方導電型のウエル領域
およびフイールド絶縁層を選択的に形成する工程
と、上記フイールド絶縁層で分離された素子領域
の基板表面上にゲート絶縁膜としての第１の絶縁
層を形成する工程と、この基板の全面に上記各ト
ランジスタのゲート電極あるいはフローテイング
ゲートとなる第１の導電層を形成する工程と、こ
の第１の導電層上に第２の絶縁層、上記二重ゲー
ト電界効果トランジスタのコントロールゲートと
なる第２の導電層、および第３の絶縁層を順次形
成する工程と、上記二重ゲート電界効果トランジ
スタのゲート構造形成予定位置に対応する上記第
３の絶縁層上に写真蝕刻用の第１のマスクを形成
する工程と、この第１のマスクにより上記第３の
絶縁層、上記第２の導電層および上記第２の絶縁
層を選択的に除去することにより上記二重ゲート
電界効果トランジスタのコントロールゲートを形
成する工程と、上記絶縁ゲート電界効果トランジ
スタの形成予定位置に対応する上記第１の導電層
上に写真蝕刻用の第２のマスクを形成する工程
と、この第２のマスクおよび残存された上記第３
の絶縁層をマスクとして上記第１の導電層を選択
的に除去することにより上記二重ゲート電界効果
トランジスタのフローテイングゲートを形成する
工程と、上記絶縁ゲート電界効果トランジスタの
形成予定位置に残存された上記第１の導電層およ
び上記二重ゲート電界効果トランジスタのゲート
構造をマスクとして不純物のイオン注入を行なつ
て上記二重ゲート電界効果トランジスタのソー
ス、ドレイン領域を形成する工程と、上記絶縁ゲ
ート電界効果トランジスタのゲート構造形成予定
位置に対応する上記第１の導電層上および二重ゲ
ート電界効果トランジスタの形成位置上に写真蝕
刻用の第３のマスクを形成する工程と、この第３
のマスクにより上記第１の導電層を選択的に除去
して上記絶縁ゲート電界効果トランジスタのゲー
ト電極を形成する工程と、上記第３のマスクを用
いて不純物のイオン注入を行なつて上記絶縁ゲー
ト電界効果トランジスタのソース、ドレイン領域
を形成する工程とを具備する半導体装置の製造方
法を提供するものである。 That is, in a method for manufacturing a semiconductor device in which an insulated gate field effect transistor and a double gate field effect transistor having a floating gate and a control gate in channels of opposite conductivity type are formed on the same semiconductor substrate,
A step of selectively forming a well region and a field insulating layer of one conductivity type on a semiconductor substrate of the other conductivity type, and forming a first insulating layer as a gate insulating film on the substrate surface of the element region separated by the field insulating layer. A step of forming a first conductive layer to serve as a gate electrode or a floating gate of each of the transistors on the entire surface of the substrate, a second insulating layer on the first conductive layer, and a step of forming a first conductive layer on the entire surface of the substrate. a step of sequentially forming a second conductive layer and a third insulating layer to serve as a control gate of the double-gate field-effect transistor; and a step of forming the third insulating layer corresponding to a position where the gate structure of the double-gate field-effect transistor is planned to be formed. forming a first mask for photolithography on the layer, and selectively removing the third insulating layer, the second conductive layer, and the second insulating layer using the first mask; forming a control gate of the double gate field effect transistor, and forming a second mask for photolithography on the first conductive layer corresponding to a position where the insulated gate field effect transistor is to be formed. and this second mask and the remaining third mask.
forming a floating gate of the double gate field effect transistor by selectively removing the first conductive layer using the insulating layer as a mask; forming source and drain regions of the double gate field effect transistor by implanting impurity ions using the first conductive layer and the gate structure of the double gate field effect transistor as masks; forming a third mask for photolithography on the first conductive layer corresponding to the planned formation position of the gate structure of the field effect transistor and on the formation position of the double gate field effect transistor;
selectively removing the first conductive layer using a mask to form a gate electrode of the insulated gate field effect transistor; and implanting impurity ions using the third mask to form the gate electrode of the insulated gate field effect transistor. The present invention provides a method for manufacturing a semiconductor device, which includes a step of forming source and drain regions of a field effect transistor.
そして、上記二重ゲート電界効果トランジスタ
のソース、ドレイン領域の形成時に上記絶縁ゲー
ト電界効果トランジスタの形成予定位置上に残存
されている第１の導電層をマスクとして利用する
こと、および第３のマスクを上記残存されている
第１の導電層のエツチングと絶縁ゲート電界効果
トランジスタのソース、ドレイン領域の形成用に
共用することを特徴としている。 and using a first conductive layer remaining on a planned formation position of the insulated gate field effect transistor as a mask when forming the source and drain regions of the double gate field effect transistor, and a third mask. It is characterized in that it is used for etching the remaining first conductive layer and for forming the source and drain regions of the insulated gate field effect transistor.
以下、本発明の一実施例について第２図Ａ〜Ｅ
を参照して説明する。なお、第２図ＡおよびＥの
工程は前述した従来の第１図ＡおよびＥと同一で
あるのでその説明は省略し、従来と異なる第２図
Ｂ，Ｃ，Ｄの工程についてのみ詳細に説明する。
また、第１図と同一部分には同一符号を付して説
明する。 Hereinafter, one embodiment of the present invention will be described in FIGS. 2A to 2E.
Explain with reference to. Note that the steps in FIG. 2 A and E are the same as those in the conventional FIG. 1 A and E described above, so their explanation will be omitted, and only the steps in FIG. 2 B, C, and D, which are different from the conventional one, will be explained in detail. do.
Further, the same parts as those in FIG. 1 will be described with the same reference numerals.
まず、第２図Ａに示すように第１図Ａと同同様
な工程を行い、しかるのち第２図Ｂに示すよう
に、レジストマスク（第１のマスク）１２を用い
て酸化膜９までのエツチンング除去を行う工程ま
では従来と同一である。その後、一方のチヤンネ
ルのMOSトランジスタのソース・ドレイン領域
を先に形成する。これを第１図と同様にｎチヤン
ネルMOSトランジスタとすると、このトランジ
スタのゲート構造を形成するためのレジストマス
ク１４を形成する際に、同時に他方チヤンネルで
あるＰチヤンネルMOSトランジスタの領域被覆
用のレジストマスク（第２のマスク）３０を形成
する。その後、露出している多結晶シリコン膜８
をエツチング除去して第２図Ｃのように形成す
る。その後、マスク１４，３０を除去し、ｎチヤ
ンネルMOSトランジスタのソース・ドレイン領
域１６，１７，１８，１９に不純物、たとえば
Asをイオン注入して各ソース・ドレインを形成
する。この状態で、CMOSトランジスタ２の一
方のｎチヤンネルMOSトランジスタおよび
SAMOSトランジスタ３が形成されたことにな
る。 First, as shown in FIG. 2A, the same process as in FIG. 1A is performed, and then, as shown in FIG. The process up to the etching removal process is the same as the conventional method. After that, the source and drain regions of the MOS transistor of one channel are formed first. If this is made into an n-channel MOS transistor as shown in FIG. 1, when forming the resist mask 14 for forming the gate structure of this transistor, at the same time a resist mask 14 for covering the region of the other channel, the p-channel MOS transistor, is used. (Second mask) 30 is formed. After that, the exposed polycrystalline silicon film 8
is removed by etching to form a structure as shown in FIG. 2C. Thereafter, the masks 14 and 30 are removed, and impurities, such as
Each source and drain is formed by ion implantation of As . In this state, one n-channel MOS transistor of CMOS transistor 2 and
This means that SAMOS transistor 3 has been formed.
次に、他のチヤンネル、つまりＰチヤンネル
MOS構造の形成である。この工程も同様に、第
２図Ｄに示すようにＰチヤンネルMOSトランジ
スタのゲート形成用のレジストマスク３１の形成
時にｎチヤンネルMOSトランジスタの領域被覆
用のレジストマスク２０を形成する。そして、こ
れらマスク（第３のマスク）３１，２０を用いて
多結晶シリコン膜８を選択エツチングすることに
よりゲート電極を形成する。その後、マスク３
１，２０をそのまま残した状態で、ウエル領域５
内のソース・ドレイン領域２１，２２に不純物、
たとえばホウ酸をイオン注入して各ソース・ドレ
インを形成する。このようにして、基板１にＰチ
ヤンネルMOSトランジスタとｎチヤンネルMOS
トランジスタを形成する。この後、マスク３１，
２０を除去することにより第２図Ｅに示すように
第１図Ｅと同様な構造に形成できる。 Next, the other channel, i.e. the P channel
This is the formation of a MOS structure. Similarly, in this step, as shown in FIG. 2D, a resist mask 20 for covering the region of the N-channel MOS transistor is formed at the time of forming the resist mask 31 for forming the gate of the P-channel MOS transistor. Then, by selectively etching the polycrystalline silicon film 8 using these masks (third masks) 31 and 20, a gate electrode is formed. Then mask 3
Well area 5 with 1 and 20 left as they are.
Impurities are added to the source/drain regions 21 and 22 within the
For example, each source/drain is formed by ion implantation of boric acid. In this way, a P-channel MOS transistor and an N-channel MOS transistor are placed on the substrate 1.
Form a transistor. After this, the mask 31,
By removing 20, a structure similar to that shown in FIG. 1E can be formed as shown in FIG. 2E.
以上説明したように本発明方法によれば、マス
ク工程を１回減らすことができるため、製造工程
の簡略化は勿論、マスク合せの際のずれ不良を少
なくすることができ、歩留りの良い半導体装置の
製造方法を得ることができる。 As explained above, according to the method of the present invention, the number of mask steps can be reduced by one, which not only simplifies the manufacturing process but also reduces misalignment defects during mask alignment, resulting in semiconductor devices with high yield. A manufacturing method can be obtained.
なお、上記実施例では、本発明をCMOS構造
とSAMOS構造の複合構造集積回路に適用した場
合を例にとつて説明したが、SAMOSトランジス
タと同一導電型のMOSトランジスタの形成には
特別な配慮を払う必要はなく、SAMOSトランジ
スタの製造工程の一部の工程で行なえるため、上
記SAMOSトランジスタと同一導電型のMOSト
ランジスタが存在するか否かは、本発明の本質
（特徴）には直接的には関係がない。従つて、同
一半導体装置にMOSトランジスタとこのトラン
ジスタとは逆導電型チヤネルのSAMOSトランジ
スタとを形成する場合にも適用できることは説明
するまでもないことである。 In the above embodiment, the present invention is applied to an integrated circuit with a composite structure of a CMOS structure and a SAMOS structure. However, special consideration should be given to the formation of a MOS transistor of the same conductivity type as a SAMOS transistor. There is no need to pay for this, and it can be done in a part of the SAMOS transistor manufacturing process. Therefore, whether or not there is a MOS transistor of the same conductivity type as the SAMOS transistor described above has no direct bearing on the essence (features) of the present invention. is irrelevant. Therefore, it goes without saying that the present invention can also be applied to the case where a MOS transistor and a SAMOS transistor with a channel of the opposite conductivity type are formed in the same semiconductor device.
第１図Ａ〜Ｅは従来の製法を説明するための工
程別素子断面図、第２図Ａ〜Ｅは本発明方法を
CMOS―SAMOS複合構造IC製造方法に適用した
実施例を説明するための工程別素子断面図であ
る。
１……基板、２……CMOSトランジスタ、３
……SAMOSトランジスタ、６，７，９，１１…
…酸化膜、８，１０……多結晶シリコン膜、３
０，１４，３１，２０……レジストマスク、２
１，２２，１６，１７，１８，１９……ソース・
ドレイン領域。
FIGS. 1A to 1E are cross-sectional views of elements by process to explain the conventional manufacturing method, and FIGS.
FIG. 3 is a cross-sectional view of an element by process for explaining an example applied to a CMOS-SAMOS composite structure IC manufacturing method. 1...Substrate, 2...CMOS transistor, 3
...SAMOS transistor, 6, 7, 9, 11...
...Oxide film, 8,10...Polycrystalline silicon film, 3
0, 14, 31, 20...Resist mask, 2
1, 22, 16, 17, 18, 19... Source
drain area.
Claims (1)
ジスタとこのトランジスタと逆導電型チヤネルで
フローテイングゲートおよびコントロールゲート
を有する二重ゲート電界効果トランジスタとを形
成する半導体装置の製造方法において、一方導電
型半導体基板に他方導電型のウエル領域およびフ
イールド絶縁層を選択的に形成する工程と、上記
フイールド絶縁層で分離された素子領域の基板表
面上にゲート絶縁膜としての第１の絶縁層を形成
する工程と、この基板の全面に上記各トランジス
タのゲート電極あるいはフローテイングゲートと
なる第１の導電層を形成する工程と、この第１の
導電層上に第２の絶縁層、上記二重ゲート電界効
果トランジスタのコントロールゲートとなる第２
の導電層、および第３の絶縁層を順次形成する工
程と、上記二重ゲート電界効果トランジスタのゲ
ート構造形成予定位置に対応する上記第３の絶縁
層上に写真蝕刻用の第１のマスクを形成する工程
と、この第１のマスクにより上記第３の絶縁層、
上記第２の導電層および上記第２の絶縁層を選択
的に除去することにより上記二重ゲート電界効果
トランジスタのコントロールゲートを形成する工
程と、上記絶縁ゲート電界効果トランジスタの形
成予定位置に対応する上記第１の導電層上に写真
蝕刻用の第２のマスクを形成する工程と、この第
２のマスクおよび残存された上記第３の絶縁層を
マスクとして上記第１の導電層を選択的に除去す
ることにより上記二重ゲート電界効果トランジス
タのフローテイングゲートを形成する工程と、上
記絶縁ゲート電界効果トランジスタの形成予定位
置に残存された上記第１の導電層および上記二重
ゲート電界効果トランジスタのゲート構造部をマ
スクとして不純物のイオン注入を行なつて上記二
重ゲート電界効果トランジスタのソース、ドレイ
ン領域を形成する工程と、上記絶縁ゲート電界効
果トランジスタのゲート構造形成予定位置に対応
する上記第１の導電層上および二重ゲート電界効
果トランジスタの形成位置上に写真蝕刻用の第３
のマスクを形成する工程と、この第３のマスクに
より上記第１の導電層を選択的に除去して上記絶
縁ゲート電界効果トランジスタのゲート電極を形
成する工程と、上記第３のマスクを用いて不純物
のイオン注入を行なつて上記絶縁ゲート電界効果
トランジスタのソース、ドレイン領域を形成する
工程とを具備することを特徴とする半導体装置の
製造方法。 ２ 前記第１、第２の導電層はそれぞれ、不純物
がドープされた多結晶シリコン、モリブデンシリ
サイド、あるいはタングステンシリサイドから成
ることを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。[Scope of Claims] 1. A method for manufacturing a semiconductor device in which an insulated gate field effect transistor and a double gate field effect transistor having a floating gate and a control gate in opposite conductivity type channels are formed on the same semiconductor substrate, A step of selectively forming a well region and a field insulating layer of one conductivity type on a semiconductor substrate of the other conductivity type, and forming a first insulating layer as a gate insulating film on the substrate surface of the element region separated by the field insulating layer. A step of forming a first conductive layer to serve as a gate electrode or a floating gate of each of the transistors on the entire surface of the substrate, a second insulating layer on the first conductive layer, and a step of forming a first conductive layer on the entire surface of the substrate. The second gate serves as the control gate of the heavy gate field effect transistor.
a conductive layer and a third insulating layer, and forming a first mask for photolithography on the third insulating layer corresponding to the position where the gate structure of the double gate field effect transistor is to be formed. The step of forming the third insulating layer and the first mask,
forming a control gate of the double gate field effect transistor by selectively removing the second conductive layer and the second insulating layer, and corresponding to a planned formation position of the insulated gate field effect transistor; forming a second mask for photolithography on the first conductive layer, and selectively removing the first conductive layer using the second mask and the remaining third insulating layer as masks; forming a floating gate of the double gate field effect transistor by removing the first conductive layer remaining at the intended formation position of the insulated gate field effect transistor and the second conductive layer of the double gate field effect transistor; forming the source and drain regions of the double gate field effect transistor by implanting impurity ions using the gate structure as a mask; A third layer for photolithography is formed on the conductive layer and on the formation location of the double gate field effect transistor.
forming a mask, selectively removing the first conductive layer using the third mask to form a gate electrode of the insulated gate field effect transistor, and using the third mask. 1. A method of manufacturing a semiconductor device, comprising the step of implanting impurity ions to form source and drain regions of the insulated gate field effect transistor. 2. The method of manufacturing a semiconductor device according to claim 1, wherein each of the first and second conductive layers is made of impurity-doped polycrystalline silicon, molybdenum silicide, or tungsten silicide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55160230A JPS5784164A (en) | 1980-11-14 | 1980-11-14 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55160230A JPS5784164A (en) | 1980-11-14 | 1980-11-14 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5784164A JPS5784164A (en) | 1982-05-26 |
| JPH0113230B2 true JPH0113230B2 (en) | 1989-03-03 |
Family
ID=15710511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55160230A Granted JPS5784164A (en) | 1980-11-14 | 1980-11-14 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5784164A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5974677A (en) * | 1982-10-22 | 1984-04-27 | Ricoh Co Ltd | Semiconductor device and manufacture thereof |
| JPS60213051A (en) * | 1984-04-09 | 1985-10-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS60226182A (en) * | 1984-04-25 | 1985-11-11 | Nec Corp | Manufacture of field effect semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129551A (en) * | 1984-07-20 | 1986-02-10 | Canon Inc | Manufacture of liquid injection recording head |
-
1980
- 1980-11-14 JP JP55160230A patent/JPS5784164A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129551A (en) * | 1984-07-20 | 1986-02-10 | Canon Inc | Manufacture of liquid injection recording head |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5784164A (en) | 1982-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5449637A (en) | Method of producing low and high voltage MOSFETs with reduced masking steps | |
| JPH08255846A (en) | Semiconductor device and manufacture thereof | |
| JPH04348077A (en) | Thin-film transistor | |
| JPS59121976A (en) | Semiconductor device | |
| US6150202A (en) | Method for fabricating semiconductor device | |
| JPH0555262A (en) | Vertical mos filed-effect transistor and manufacture thereof | |
| JPH0113230B2 (en) | ||
| JPH08181223A (en) | Manufacture of semiconductor device | |
| JPH10163338A (en) | Semiconductor device and its manufacturing method | |
| US20030116800A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2979864B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP3521921B2 (en) | Method for manufacturing semiconductor device | |
| JPH0794721A (en) | Semiconductor device and manufacture thereof | |
| JPS6129551B2 (en) | ||
| JPH1050857A (en) | Method for manufacturing semiconductor device | |
| JP2596341B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP3212882B2 (en) | Method for manufacturing semiconductor device | |
| JP2970376B2 (en) | Method of manufacturing complementary semiconductor device | |
| JPH0422345B2 (en) | ||
| JPH03171671A (en) | Semiconductor device and manufacture thereof | |
| JPH04321271A (en) | Semiconductor device | |
| JPH04302170A (en) | Manufacture of semiconductor device | |
| JPH06334130A (en) | Semiconductor device | |
| JPS6142171A (en) | Manufacture of nonvolatile semiconductor memory device | |
| JPS61185974A (en) | Manufacture of semiconductor device |