JPH01131932A - Data transfer device - Google Patents
Data transfer deviceInfo
- Publication number
- JPH01131932A JPH01131932A JP62291132A JP29113287A JPH01131932A JP H01131932 A JPH01131932 A JP H01131932A JP 62291132 A JP62291132 A JP 62291132A JP 29113287 A JP29113287 A JP 29113287A JP H01131932 A JPH01131932 A JP H01131932A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- correction information
- data transfer
- data
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビット・シリアルなデータ転送装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a bit serial data transfer device.
第３図は、誤り訂正情報を付加してデータ転送を行うこ
とが可能な従来のデータ転送装置である。FIG. 3 shows a conventional data transfer device capable of transferring data with error correction information added thereto.
このような装置において、誤り訂正情報を付加したデー
タ転送は次のように行われる。In such a device, data transfer with error correction information added is performed as follows.
まず、ＣＰＵは誤り訂正情報生成信号２０６によって、
誤り訂正情報を生成・付加したデータ転送を行うことを
誤り訂正情報生成回路１０３に指示しておく。このこと
は、受信側にも２０６を通して通知される。これにより
、受信側はその時のデータ転送において、誤り訂正情報
が付加されているかどうかを知ることができる。First, the CPU uses the error correction information generation signal 206 to
The error correction information generation circuit 103 is instructed to transfer data with error correction information generated and added. This fact is also notified to the receiving side through 206. This allows the receiving side to know whether error correction information is added in the data transfer at that time.
次に、ＣＰＵはデータ書き込み信号２０１とデータ・バ
ス２０２を用いて、転送データをデータ変換回路１０１
に書き込む。１０１は、書き込ま九たデータを決められ
た形式のシリアル・データに変換し、シリアル・データ
転送線２０３を介してデータ送信部１０２および誤り訂
正情報生成回路１０３へ転送する。Next, the CPU uses the data write signal 201 and the data bus 202 to transfer the transfer data to the data conversion circuit 101.
write to. 101 converts the written data into serial data in a predetermined format and transfers it to the data transmitter 102 and the error correction information generation circuit 103 via the serial data transfer line 203.
１０３は、転送されきたシリアル・データにもとづいて
誤り訂正情報の生成を行い、その誤り訂正情報を、誤り
訂正情報転送線２０５を通して１０２へ転送する。１０
２は、２０３から送られてくるデータを順次出力し、誤
り訂正情報をその後部に付加して出力する。103 generates error correction information based on the transferred serial data, and transfers the error correction information to 102 through an error correction information transfer line 205. 10
2 sequentially outputs the data sent from 203 and adds error correction information to the rear of the data.
また、誤り訂正情報を付加せずにデータ転送を行う場合
には、２０６によって１０３が動作しないような指示を
しておく。なお、ＣＰＵによるデータの転送方法は誤り
訂正情報を付加する場合と同様である。この場合には、
データ転送の後でも誤り訂正情報の出力は行わない。Further, when data is transferred without adding error correction information, an instruction is given by 206 so that 103 does not operate. Note that the data transfer method by the CPU is the same as when adding error correction information. In this case,
Even after data transfer, error correction information is not output.
上述した従来のデータ転送装置では、誤り訂正情報の付
加が一意的に決められてしまうため、例えば回線の状態
がよく、誤り訂正情報を必要としない場合でも、誤り訂
正情報が無条件に付加され、データ転送における冗長度
が増えて、データの転送効率が上がらないという欠点が
あった。In the conventional data transfer device described above, the addition of error correction information is uniquely determined, so even if the line is in good condition and error correction information is not required, error correction information is not added unconditionally. However, this method has the disadvantage that redundancy in data transfer increases and data transfer efficiency does not improve.
また、誤り訂正情報を付加しない場合には、回線の状態
が悪化した場合、誤り発生の頻度が高くなり、データの
再送回数が増えてしまい、システム全体の動作効率を落
としてしまうという問題点があった。In addition, if error correction information is not added, if the line condition deteriorates, errors will occur more frequently, the number of data retransmissions will increase, and the operating efficiency of the entire system will decrease. there were.
〔発明の従来技術に体する相違点〕
本発明によるデータ転送装置では、あらかじめ誤り発生
の許容回数を設定することができ、その回数を基準にし
て、受信誤り発生回数を計数した上で、誤り訂正情報の
付加を制御することができるようになっている点が従来
のデータ転送装置と異なる。[Differences between the present invention and the prior art] In the data transfer device according to the present invention, a permissible number of errors can be set in advance, and the number of reception errors can be counted based on the number of times the error can occur. This differs from conventional data transfer devices in that the addition of correction information can be controlled.
本発明によるデータ転送装置では、誤り訂正情報生成手
段と、誤り許容回数を設定する手段と、送信したデータ
・ブロックの受信状態を示す受信側からの応答を認識す
る手段とを有し、応答の異常受信を示す回数が誤り許容
回数に達した場合には、それ以後のデータ転送において
、誤り訂正情報を付加したデータ転送を行う点に特徴が
ある。The data transfer device according to the present invention includes error correction information generating means, means for setting the number of allowed errors, and means for recognizing a response from the receiving side indicating the reception status of the transmitted data block. A feature of this method is that when the number of abnormal receptions reaches the error tolerance number, data transfer with error correction information added is performed in subsequent data transfers.
〔実施例１〕 以下、図面を用いて本発明について説明する。[Example 1] The present invention will be described below with reference to the drawings.
第１図は、本発明による実施例の一つである。FIG. 1 shows one embodiment according to the invention.
１０１はデータ変換回路、１０２はデータ送信部、１０
３は誤り訂正情報生成回路、１０４は誤り訂正情報制御
回路、１０５は誤り許容回数設定回路、１０６は応答信
号認識回路、２０工はデータ書き込み信号、２０２はデ
ータ・バス、２０３はシリアル・データ転送線、２０４
はデータ出力線、２０５は誤り訂正情報転送線、２０６
は誤り訂正情報生成信号、２０７は回数書き込み信号、
２０８は誤り許容回数転送線、２０９は受信異常表示信
号、２１０は応答信号入力、２１１は回数リセット信号
である。101 is a data conversion circuit, 102 is a data transmitter, 10
3 is an error correction information generation circuit, 104 is an error correction information control circuit, 105 is an error tolerance number setting circuit, 106 is a response signal recognition circuit, 20 is a data write signal, 202 is a data bus, and 203 is a serial data transfer line, 204
is a data output line, 205 is an error correction information transfer line, 206
207 is an error correction information generation signal, 207 is a number of write signals,
Reference numeral 208 indicates an error tolerance number transfer line, 209 a reception abnormality display signal, 210 a response signal input, and 211 a number reset signal.
本発明によるデータ転送装置を用いてデータ転送を行う
場合は次のようにする。まず、ＣＰＵはデータ転送に際
して、許容できる誤り発生回数を２０７を用いて１０５
に設定する。これと同時に、この値は２０８を通して１
０４に入力される。When data transfer is performed using the data transfer device according to the present invention, the following procedure is performed. First, the CPU uses 207 to set the allowable number of error occurrences to 105 when transferring data.
Set to . At the same time, this value is 1 through 208.
04 is input.
次に、ＣＰＵは転送するデータ・ブロックを順次２０１
と２０２を用いて１０１に書き込む。Next, the CPU sequentially transfers the data blocks to 201
and 202 to write to 101.
１０１は書き込まれたデータを決められた形式のシリア
ル・データに変換し、これを２０３を介して１０２およ
び１０３へ転送する。１０２に転送されたデータは２０
４を通して出力される。ただし、１０３はまだ非動作状
態であり、このときに転送されるデータ・ブロックに対
しては誤り訂正情報の生成は行わない。この状態では、
２０６は誤り訂正情報を生成していない旨の信号を出力
し、受信側にこれを通知する。101 converts the written data into serial data in a predetermined format, and transfers this to 102 and 103 via 203. The data transferred to 102 is 20
It is output through 4. However, the data block 103 is still in an inactive state, and error correction information is not generated for the data block transferred at this time. In this state,
206 outputs a signal indicating that error correction information has not been generated, and notifies the receiving side of this.
受信側では、データ・ブロックの受信毎にその結果を２
１０を介して送信側に通知する。この信号は１０６に入
力され、１０６はこの信号が異常を示していた場合にそ
れを２０９を通して１０４に通知する。１０４はこの回
数を計数するカウンタを有しており、このカウンタは受
信異常の発生回数をカウントし、データ・ブロックの転
送が°終了する度に、この値と２０８から入力される誤
り許容回数との比較を行う。On the receiving side, each time a data block is received, the result is
10 to the sender. This signal is input to 106, and if this signal indicates an abnormality, 106 notifies it to 104 through 209. 104 has a counter that counts this number of times, and this counter counts the number of occurrences of reception abnormality, and each time the data block transfer is completed, this value and the error tolerance number inputted from 208 are calculated. Make a comparison.
比較の結果、受信誤りの発生回数が１０５に設定した値
に達した場合には、２０６が活性化され、１０３の動作
を開始させると共に２０６を用いてこれを受信側へ通知
する。この状態以降に２０３に入力されるデータ・ブロ
ックについては誤り訂正情報を生成する。この情報は２
０５を介して１０２に送られ、データ・ブロックの後部
に付加され２０４より送出される。なお、受信側では２
０６の信号によって、誤り訂正情報が付加されたデータ
・ブロックがどこから始まるのかを認識できる。As a result of the comparison, if the number of occurrences of reception errors reaches the value set in 105, 206 is activated, starts the operation of 103, and uses 206 to notify this to the receiving side. Error correction information is generated for data blocks input to 203 after this state. This information is 2
It is sent to 102 via 05, added to the end of the data block, and sent out from 204. In addition, on the receiving side, 2
By using the signal 06, it is possible to recognize where the data block to which the error correction information is added begins.
また、１０５の内容は２１１によってリセットでき、新
たな誤り許容回数の設定が可能であるため、例えば、数
ブロツク毎のデータ転送の度に誤り許容回数を変更する
こともできる。また、２１１は１０４へも入力されてお
り、比較動作の初期化が行える。Further, the contents of 105 can be reset by 211, and a new number of allowed errors can be set, so for example, the number of allowed errors can be changed every time several blocks of data are transferred. Further, 211 is also input to 104, and the comparison operation can be initialized.
〔実施例２〕 第２図は本発明によるもう一つの実施例である。[Example 2] FIG. 2 shows another embodiment according to the invention.
本実施例は、１０５に対する誤り許容回数の設定とリセ
ットを受信側から行うようにした点と、２０６が送信側
に出力される点が実施例１と異なる。それ以外の動作は
実施例１と同様である。This embodiment differs from the first embodiment in that the number of allowed errors for 105 is set and reset from the receiving side, and that 206 is output to the transmitting side. The other operations are the same as in the first embodiment.
以上説明したように、本発明によるデータ転送装置によ
れば、誤り訂正情報の生成・付加を受信状況の変化に応
じて、自動的に制御することができるようになり、効率
的なデータ転送が可能になる。As explained above, according to the data transfer device according to the present invention, it is possible to automatically control the generation and addition of error correction information according to changes in reception conditions, and efficient data transfer is possible. It becomes possible.
さらに、回線状況が悪化した場合でも、誤り訂正情報が
付加されるため信頼性の高いデータ転送が実現できる。Furthermore, even if line conditions deteriorate, highly reliable data transfer can be achieved because error correction information is added.
第１図は本発明による第１の実施例、第２図は第２の実
施例である。第３図は従来のデータ転送装置である。
１０１・・・・・・データ変換回路、１０２・・・・・
・データ送信部、１０３・・・・・・誤り訂正情報生成
回路、１０４・・・・・・誤り訂正情報制御回路、１０
５・・・・・・誤り許容回数設定回路、１０６・・・・
・・応答信号認識回路、２０１・・・・・・データ書き
込み信号、２０２・・・・・・データ・バス、２０３・
・・・・・シリアル・データ転送線、２０４・・・・・
・データ出力線、２０５・・・・・・誤り訂正情報転送
線、２０６・・・・・・誤り訂正情報生成信号、２０７
・・・・・・回数書き込み信号、２０８・・・・・・誤
り許容回数転送線、２０９・・・・・・受信異常表示信
号、２１０・・・・・・応答信号入力、２１１・・・・
・・回数リセット信号。
代理人 弁理士 内 原 音
＠４
蚤÷
僧に
…
＼
家FIG. 1 shows a first embodiment of the present invention, and FIG. 2 shows a second embodiment. FIG. 3 shows a conventional data transfer device. 101...Data conversion circuit, 102...
・Data transmitter, 103...Error correction information generation circuit, 104...Error correction information control circuit, 10
5...Error tolerance number setting circuit, 106...
...Response signal recognition circuit, 201... Data write signal, 202... Data bus, 203...
...Serial data transfer line, 204...
・Data output line, 205...Error correction information transfer line, 206...Error correction information generation signal, 207
...Number of times write signal, 208 ... Error tolerance number transfer line, 209 ... Reception error display signal, 210 ... Response signal input, 211 ...・
...Count reset signal. Agent Patent Attorney Oto Uchihara @4 Flea ÷ Monk… ＼ House
Claims (1)
生成手段と、誤り許容回数を設定する手段と、送信した
データ・ブロックの受信結果を示す受信側からの応答を
確認する手段とを有し、該応答の異常受信を示す回数が
前記誤り許容回数に達した場合には、それ以後のデータ
転送において、誤り訂正情報を付加したデータ転送を行
うことを特徴とするデータ転送装置。In bit-serial data transfer, the bit-serial data transfer includes error correction information generation means, means for setting the number of allowed errors, and means for confirming a response from the receiving side indicating the reception result of the transmitted data block. A data transfer device characterized in that when the number of times indicating abnormal reception reaches the error tolerance number, data transfer with error correction information added is performed in subsequent data transfers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291132A JPH01131932A (en) | 1987-11-17 | 1987-11-17 | Data transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291132A JPH01131932A (en) | 1987-11-17 | 1987-11-17 | Data transfer device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01131932A true JPH01131932A (en) | 1989-05-24 |
Family
ID=17764866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62291132A Pending JPH01131932A (en) | 1987-11-17 | 1987-11-17 | Data transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01131932A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02311107A (en) * | 1989-05-25 | 1990-12-26 | Matsushita Electric Works Ltd | Fixture for wiring instrument |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452908A (en) * | 1977-10-05 | 1979-04-25 | Mitsubishi Electric Corp | Data transfer device |
| JPS5452907A (en) * | 1977-10-05 | 1979-04-25 | Mitsubishi Electric Corp | Data transfer unit |
| JPS59228440A (en) * | 1983-06-09 | 1984-12-21 | Fujitsu Ltd | Data transmission system |
| JPS61242433A (en) * | 1985-04-19 | 1986-10-28 | Nippon Telegr & Teleph Corp <Ntt> | Error correction system for multi-access system |
| JPS61283241A (en) * | 1985-06-10 | 1986-12-13 | Nec Corp | Data communication receiver |
-
1987
- 1987-11-17 JP JP62291132A patent/JPH01131932A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452908A (en) * | 1977-10-05 | 1979-04-25 | Mitsubishi Electric Corp | Data transfer device |
| JPS5452907A (en) * | 1977-10-05 | 1979-04-25 | Mitsubishi Electric Corp | Data transfer unit |
| JPS59228440A (en) * | 1983-06-09 | 1984-12-21 | Fujitsu Ltd | Data transmission system |
| JPS61242433A (en) * | 1985-04-19 | 1986-10-28 | Nippon Telegr & Teleph Corp <Ntt> | Error correction system for multi-access system |
| JPS61283241A (en) * | 1985-06-10 | 1986-12-13 | Nec Corp | Data communication receiver |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02311107A (en) * | 1989-05-25 | 1990-12-26 | Matsushita Electric Works Ltd | Fixture for wiring instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0352028B1 (en) | Apparatus for transmitting data between a central processor and remote peripheral devices | |
| EP0196911B1 (en) | Local area networks | |
| JPS602813B2 (en) | Computer-to-computer communication method and system | |
| JP2700843B2 (en) | Multiplex communication controller | |
| JPH0638600B2 (en) | Local area network system | |
| US5077656A (en) | CPU channel to control unit extender | |
| US4170038A (en) | Apparatus for selective control of information between close and remote stations | |
| US6604154B1 (en) | Data processing device | |
| JPH01131932A (en) | Data transfer device | |
| EP0239323A2 (en) | CPU channel to control unit extender | |
| JPS6253046A (en) | Communication equipment for data of industrial robot | |
| JP2969744B2 (en) | Data transmission method of computer system | |
| JPH0522329A (en) | Specifying method for signal transmission fault | |
| JP2671426B2 (en) | Serial data transfer method | |
| JP3127939B2 (en) | Event information transmission device | |
| JPS6010466B2 (en) | Message transmission method | |
| JPS59200365A (en) | Transfer system of control information | |
| JPH03104582A (en) | Robot control device using serial communication | |
| SU955167A1 (en) | Device for data checking and transmission | |
| KR850000561B1 (en) | Control method for i/o devices | |
| JPS6257337A (en) | Data transmission equipment | |
| JPH0440919B2 (en) | ||
| JPS61101860A (en) | Data transmission control system | |
| JPH04115640A (en) | Signal transmitting system | |
| JPS63301698A (en) | Polling monitor device |